KR100520146B1

KR100520146B1 - 고속 순방향 패킷 접속 통신 시스템에서 데이터 처리장치및 방법

Info

Publication number: KR100520146B1
Application number: KR10-2003-0094553A
Authority: KR
Inventors: 이강규; 박성욱; 채상훈; 오진영
Original assignee: 삼성전자주식회사
Priority date: 2003-12-22
Filing date: 2003-12-22
Publication date: 2005-10-10
Also published as: AU2004304543A1; WO2005062550A1; KR20050063187A; CN1765086A; RU2005130400A; RU2297104C2; AU2004304543B2; US7366122B2; US20050135329A1; JP2007526673A

Abstract

본 발명은 고속 순방향 패킷 접속 방식을 사용하는 통신 시스템에서 MAC-hs PDU(Protocal Data Unit)의 처리 장치 및 방법을 제공한다. 이를 위한 본 발명은 고속 순방향 패킷 접속 통신 시스템에 있어서 PHY계층(Physical Layer)을 통해 수신한 프로토콜 데이터 유닛(PDU: Protocol Data Unit)을 MAC계층(Media Access Control Layer)으로 전송 처리하는 장치는, 상기 PHY계층으로부터 PDU가 수신되는 제 1주기간격으로 상기 PDU를 디코딩하여 내부 메모리에 저장하는 HS-DSCH(High Speed-Down Link Shared Channel)디코딩부와, 상기 PDU 위치와 개수를 나타내는 제어 테이블을 구비하는 리오더링 큐 동작 수행을 위한 외부 메모리와, 상기 내부 메모리에서 상기 PDU를 독출하여 상기 외부 메모리에 저장하고, 상기 제 1주기보다 긴 제 2주기동안 상기 외부 메모리를 감시하여 외부 메모리에 저장되는 PDU들의 개수를 업 데이트한 후 리오더링 큐 분배부로 상기 제 2주기 간격으로 인터럽트 신호를 출력하는 HSDPA(High Speed Downlink Packet Access) 제어부와, 상기 HSDPA 제어부로부터 인터럽트 신호가 입력되면 상기 제어 테이블의 PDU 위치와 개수를 업 데이트하고, 상기 외부 메모리에 저장되어 있는 상기 PDU를 상위계층으로 전달하는 리오더링 큐 분배부를 구비함을 특징으로 한다.

Description

고속 순방향 패킷 접속 통신 시스템에서 데이터 처리장치 및 방법{METHOD FOR PROCESSING DATA IN HIGH SPEED DOWNLINK PACKET ACCESS COMMUNICATION SYSTEM}

본 발명은 고속 순방향 패킷 접속 방식을 사용하는 통신 시스템에 관한 것으로서, 특히 고속 순방향 패킷 접속 방식을 사용하는 통신 시스템에서 MAC-hs PDU(Protocal Data Unit)의 처리 장치 및 방법에 관한 것이다.

일반적으로, 고속 순방향 패킷 접속(HSDPA: High Speed Downlink Packet Access, 이하 "HSDPA"라 칭하기로 한다)은 W-CDMA 통신시스템에서 순방향 고속 패킷 전송을 지원하기 위한 순방향 데이터 채널(HS-DSCH: High Speed-Downlink Shared Channel, 이하 "HS-DSCH"라 칭하기로 한다)과 관련된 제어 채널들 및 이들을 위한 장치, 시스템, 방법들을 총칭한다. 상기 HSDPA를 지원하기 위해서 혼화 자동 재전송 요구(HARQ: Hybrid Automatic Retransmission Request, 이하 "HARQ"라 칭하기로 한다) 등이 제안되었다. 이하 도 1을 참조하여 W-CDMA 통신시스템 구조와 HARQ 방식을 설명하기로 한다.

도 1은 일반적인 W-CDMA 통신 시스템의 구조를 개략적으로 도시한 도면이다. W-CDMA 통신시스템은 코어 네트워크(CN: Core Network)(100)와 복수개의 무선 네트워크 서브시스템(RNS: Radio Network Subsystem, 이하 "RNS"라 칭하기로 한다)들(110, 120)과 사용자 단말기(UE: User Equipment, 이하 "UE"라 칭하기로 한다)(130)로 구성된다. 상기 RNS(110) 및 RNS(120)는 무선 네트워크 제어기(RNC: Radio Network Controller,이하 "RNC"라 칭하기로 한다) 및 복수개의 기지국(Node B)(하기 설명에서 Node B 또는 셀로 용어를 혼용하여 사용한다.)들로 구성된다. 예를 들면, 상기 RNS(110)는 RNC(111)와 복수개의 Node B들(113, 115)로 구성된다. 상기 RNC는 그 역할에 따라 Serving RNC(이하 "SRNC"라 칭하기로 한다), Drift RNC(이하 "DRNC"라 칭하기로 한다) 또는 Controlling RNC(이하 "CRNC"라 칭한다)로 분류된다. 상기 SRNC와 DRNC는 각각의 UE에 대한 역할에 따라 분류되며, UE의 정보를 관리하고 코어 네트워크와의 데이터 전송을 담당하는 RNC를 그 UE의 SRNC가 되며, UE의 데이터가 SRNC가 아닌 다른 RNC를 거쳐 상기 SRNC로 송수신되는 경우 그 RNC는 그 UE의 DRNC가 된다. 상기 CRNC는 각각의 Node B를 제어하는 RNC를 나타낸다. 도 1을 예를 들면, UE(130)의 정보를 RNC(111)가 관리하고 있으면 상기 RNC(111)이 SRNC가 되고, 상기 UE(130) 가 이동하여 UE(130)의 데이터가 RNC(112)를 통해 송수신되면 상기 RNC(112)가 DRNC가 된다. 그리고 Node B(113)를 제어하는 RNC(111)가 상기 Node B(113)의 CRNC가 된다.

이어서, HARQ 방식, 특히 다채널 정지-대기 혼합 자동 재전송(n-channel Stop And Wait Hybrid Automatic Retransmission Request:이하 "n-channel SAW HARQ"라 칭한다.) 방식을 설명하기로 한다. 통상적인 ARQ(Automatic Retransmission Request, 이하 "ARQ"라 칭하기로 한다) 방식은 UE와 기지국 제어기(RNC: Radio Network Controller)간에 인지신호(Acknowledgement, 이하 "ACK"칭하기로 한다)와 재전송 패킷데이터의 교환으로 이루어 있다. 그런데 상기 HARQ 방식은 상기 ARQ 방식의 전송 효율을 증가시키기 위해 에러정정 기법(FEC : Forward Error Correction)이 적용되었다. 또한, 상기 HSDPA 방식은 상기 UE와 기지국의 MAC HS-DSCH 사이에서 ACK과 재전송 패킷 데이터가 교환된다. 또한, 상기 HSDPA 방식에서는 N개의 논리적인 채널을 구성해서 ACK를 받지 않은 상태에서도 여러 개의 패킷 데이터를 전송할 수 있는 상기 n-channel SAW HARQ 방식을 도입하였다. 상기 정지 대기 자동 재전송(Stop And Wait Automatic Retransmssion Request:SAW ARQ) 방식의 경우 이전 패킷 데이터에 대한 ACK를 수신하여야만 다음 패킷 데이터를 전송한다. 그런데, 이렇게 이전 패킷 데이터에 대한 ACK를 수신한 후에만 다음 패킷데이터를 전송하기 때문에 상기 SAW ARQ 방식은 채널사용 효률이 낮다는 단점이 있다. 상기 n-channel SAW HARQ 방식에서는 상기 이전 패킷 데이터에 대한 ACK를 받지 않은 상태에서 다수의 패킷 데이터들을 다른 채널을 통해 연속적으로 전송해서 채널의 사용 효율을 높일 수 있다. 즉, UE와 Node B간에 n 개의 채널들을 설정하고, 특정 시간 또는 채널 번호로 상기 n 개의 채널들 각각이 식별 가능하다면, 이들 패킷 데이터를 수신하게 되는 상기 UE는 임의의 시점에서 수신한 패킷 데이터가 어느 채널을 통해 전송된 패킷 데이터인지를 알 수 있으며, 수신되어야 할 순서대로 패킷 데이터들을 재구성하거나 해당 패킷 데이터를 컴바이닝(combining) 하는 등 필요한 조치를 취할 수 있다.

그러면 여기서 상기 n-channel SAW HARQ 방식의 동작을 상기 도 1을 참조하여 구체적으로 설명하면 다음과 같다. 먼저,UE(130)와 임의의 Node B(113)사이에 n-channel SAW HARQ 방식, 특히 4-channel SAW HARQ 방식이 수행되고 있으며, 상기 4개의 채널들 각각은 1에서 4까지 논리적 식별자를 부여받았다고 가정한다. 상기 UE(130)와 Node B(113)의 MAC(Medium Access Control) 계층(layer)에는 각 채널에 대응되는 혼화 자동 재전송 프로세서(이하 "HARQ processor"라 칭하기로 한다)들을 구비한다. 상기 Node B(113)는 최초 전송하는 코딩부에 1이라는 채널 식별자를 부여하여 상기 UE(130)로 전송한다. 여기서, 상기 채널 식별자는 명시적으로 부여된다. 상기 1이라는 채널 식별자를 부여하여 전송한 코딩부에 오류가 발생하였을 경우 상기 UE(130)는 상기 채널 식별자 1과 대응되는 HARQ processor, 즉 HARQ processor 1로 상기 코딩 블록에 대한 부정적 인지신호(이하 "NACK"라 칭하기로 한다)를 상기 Node b(113)로 전송한다. 이때 상기 Node B(113)는 채널 1의 코딩 블록에 대한 ACK의 도착여부와 관계없이 후속 코딩블록을 채널 2를 통하여 전송할 수 있다. 상기 Node B(113)는 채널 1의 코딩 블록에 대한 (NACK)를 상기 UE(130)로부터 수신하면, 채널 1로 해당 코딩블록을 재전송하고, 이에 상기 UE(130)는 상기 재전송된 코딩 블록의 채널 식별자를 통해 이전에 채널 1을 통해 전송한 코딩 블록의 재전송분임을 감지하고, 상기 재전송 코딩 블록을 HARQ processor 1로 전달한다. 상기 재전송분 코딩 블록을 수신한 HARQ processor 1은 이미 저장하고 있는 최초 전송된 코딩 블록과 상기 재전송 코딩블록을 컴바이닝한다. 이와 같이 n-channel SAW HARQ 방식에서는 채널 식별자와 HARQ processor를 일대일 대응시키는 방식으로 ACK가 수신될 때까지 사용자 데이터 전송을 지연시키지 않고도, 최초 전송과 재전송을 적절하게 대응시킬 수 있다.

이와 같은 HSDPA 방식을 사용하는 W-CDMA 시스템의 계층 구조는 HARQ 기능이 MAC 계층(Medium Access Control Layer, 매체 접속 제어 계층)에 추가적으로 요구되므로 이에 해당하는 계층 구조가 기존의 계층구조, 즉 상기 HSDPA 방식을 사용하지 않는 W-CDMA 통신 시스템의 계층 구조에서 변화하였다. 구체적으로 상기 HSDPA 방식을 지원하기 위해서 종래 W-CDMA 통신 시스템의 MAC 계층 구조에서 MAC-c/sh 및 MAC-d 개체에 추가적으로 MAC-hs 개체가 구현되었다.

도 2는 HSDPA 방식을 사용하는 부호 분할 다중 접속 통신 시스템의 UE측 MAC-hs 계층 구조를 도시한 도면이다. 도 2를 참조하면, MAC-hs 부계층(115)은 HSDPA 방식을 지원하기 위한 HS-DSCH 채널 상의 HARQ를 위한 기능을 주요 기능으로 가진다. MAC-hs 부계층(115)은 무선 채널로부터 수신된 데이터 블록 즉, 패킷 데이터에 대한 에러 발생이 검출되지 않으면 기지국으로 ACK를 전송하고, 데이터 블록에 대한 에러 발생이 검출되면 에러 발생한 데이터 블록에 대한 재전송을 요구하는 NACK를 생성하여 기지국으로 전송하는 기능을 수행한다. 이러한 MAC-hs 부계층(115)은 RRC에 의해서 설정정보를 받는다.

HS-DSCH를 통해 MAC-hs부계층(115)로 전달된 데이터 블록은 먼저 HARQ 블록 내의 여러 HARQ 프로세스 중 한 프로세스에 저장된다. 이때 어떤 HARQ 프로세스에 저장되느냐 하는 것은 순방향 제어 신호에 담긴 HARQ 프로세스 식별자로부터 알 수 있다. 데이터 블록을 저장한 HARQ 프로세스는 만약 데이터 블록에 에러가 있으면 UTRAN 측으로 NACK 정보를 전송하여 데이터 블록의 재전송을 요구하며, 에러가 없으면 이를 리오더링(Reordering) 블록으로 전달하고 UTRAN 측으로 ACK 정보를 전송한다. 리오더링(Reordering) 블록은 UTRAN 측의 송신 버퍼와 마찬가지로 우선순위(Priority) 별로 존재하며, HARQ 프로세스는 데이터블록에 포함되어 있는 우선순위식별자(Priority Class Identifier)를 통해 데이터블록을 해당 리오더링 블록으로 전달한다. 리오더링(Reordering) 블록의 큰 특징은 데이터의 순차적인 전달을 지원한다는 점으로서, 데이터 블록은 일련번호(TSN: Transmission Sequence Number)를 기준으로 순차적으로 상위로 전달되며, 만약 해당 데이터 블록 이전의 데이터 블록이 수신되지 않은 경우에는 일단 그 데이터 블록은 리오더링 버퍼에 저장되었다가 그 이전의 데이터 블록이 모두 수신되면 상위로 전달된다. 일반적으로 여러 개의 HARQ 프로세스가 동작하기 때문에 리오더링 블록은 비순차적으로 데이터 블록들을 받게 되며, 따라서 리오더링 블록에서는 상위로 데이터 블록들을 순차적으로 전달하기 위해 리오더링 버퍼는 필수적이다. 이러한 리오더링 버퍼에 소정 TSN의 데이터 블록들이 유지되고 리오더링 버퍼에 유지된 데이터 블록의 TSN 보다 낮은 TSN에 해당하는 하나 이상의 데이터 블록이 누락되기 때문에 상위 계층으로 전달될 수 없는 경우에는 스톨(stall) 현상이 발생한다.

한편, 하드웨어로 구현된 HSDPA MAC-hs 디코딩 체인(decoding chain)의 출력인 MAC-hs PDU에서 CRC error가 없는 경우, HS-DSCH TTI(2ms)의 정수배 간격으로 해당 MAC-hs PDU가 상위 MAC 계층으로 전달되는데, HSDPA 기술을 적용한 3GPP Release 5 TS 25.306 의 내용에 따라 HS-PDSCH Category가 높을수록 언급한 전달간격이 좁아진 수 있다. 즉, Inter-minimum TTI interval이라는 정의를 통해 Inter-minimum TTI interval(= N) x HS-DSCH TTI (2ms) 간격으로 수신된 MAC-hs PDU가 상위 MAC계층으로 전달된다. 따라서 상위계층(MAC)에서는 상기 N x HS-DSCH TTI 간격으로 최고 2ms마다 HSDPA MAC-hs의 출력 데이터를 읽어가야만 한다. 하드웨어에서 버퍼링을 수행하지 않는다면 일반적으로 제어부 상에서 동작하는 MAC계층은 최대 2ms 마다 하드웨어 출력인 MAC-hs PDU를 읽어야 하는 부담이 발생한다. 아직까지 UE에 채용한 일반적인 OS(Operation System)상에서 2ms간격으로 데이터 처리를 위한 인터럽트 핸들링은 용이하지 않다.

상술한 바와 같이 종래의 3GPP에서 HSDPA를 지원하는 PHY와 MAC사이에 정의된 PHY-DATA-IND라는 프리미티브를 통해 상위로 수신되는 MAC PDU를 전송하는 장치 및 방법에 대한 기술은 표준규격에서 제한하지 않고 있다.

따라서 본 발명의 목적은 고속 순방향 패킷 접속 통신 시스템에서 N-channel SAW 프로토콜의 스톨의 방지를 위해 제안된 릴리즈 타이머 T1(release timer T1)을 고려하여 보다 효율적인 메모리 인터페이스를 제공함에 있다.

상기한 목적들을 달성하기 위한 본원발명은 고속 순방향 패킷 접속 통신 시스템에 있어서 PHY계층(Physical Layer)을 통해 수신한 프로토콜 데이터 유닛(PDU: Protocol Data Unit)을 MAC계층(Media Access Control Layer)으로 전송 처리하는 장치에 있어서, 상기 PHY계층으로부터 PDU가 수신되는 제 1주기간격으로 상기 PDU를 디코딩하여 내부 메모리에 저장하는 HS-DSCH(High Speed-Down Link Shared Channel)디코딩부와, 상기 PDU 위치와 개수를 나타내는 제어 테이블을 구비하는 리오더링 큐 동작 수행을 위한 외부 메모리와, 상기 내부 메모리에서 상기 PDU를 독출하여 상기 외부 메모리에 저장하고, 상기 제 1주기보다 긴 제 2주기동안 상기 외부 메모리를 감시하여 외부 메모리에 저장되는 PDU들의 개수를 업 데이트한 후 리오더링 큐 분배부로 상기 제 2주기 간격으로 인터럽트 신호를 출력하는 HSDPA(High Speed Downlink Packet Access) 제어부와, 상기 HSDPA 제어부로부터 인터럽트 신호가 입력되면 외부메모리에 구비된 상기 제어 테이블의 PDU 위치와 개수를 확인하여, 상기 외부 메모리에 저장되어 있는 상기 PDU를 상위계층으로 전달하는 리오더링 큐 분배부를 구비함을 특징으로 한다.

상기한 목적들을 달성하기 위한 본원발명은 고속 순방향 패킷 접속 통신 시스템에 있어서 PHY계층(Physical Layer)을 통해 수신한 프로토콜 데이터 유닛(PDU: Protocol Data Unit)을 MAC계층(Media Access Control Layer)으로 전송 처리하기 위한 방법에 있어서, 상기 PDU 위치와 개수를 나타내는 제어 테이블을 구비하는 리오더링 큐 동작 수행을 위한 외부 메모리를 구비하는 과정과, 상기 PHY계층으로부터 상기 PDU가 수신되는 제 1주기간격으로 상기 PDU를 디코딩하여 내부 메모리에 저장하는 과정과, 상기 내부 메모리에서 상기 PDU를 독출하여 상기 외부 메모리에 저장하고, 상기 제 1주기보다 긴 제 2주기동안 상기 외부 메모리를 감시하여 외부 메모리에 저장되는 PDU들의 개수를 업 데이트한 후 상기 제 2주기 간격으로 인터럽트 신호를 발생하는 과정과, 상기 인터럽트 신호에 따라 상기 외부메모리에 구비된 제어 테이블의 PDU 위치와 개수를 확인하여, 상기 외부 메모리에 저장되어 있는 상기 PDU를 상위계층으로 전달하는 과정으로 이루어짐을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

본 발명에서는 하드웨어로 구현된 HSDPA MAC-hs 디코딩 체인이 일정시간동안 버퍼링할 수 있다면, 상위계층인 MAC이 MAC-hs PDU를 최대 2ms마다 읽어 갈 필요는 없다. 그러나 종래에는 하드웨어 블럭에 내부 메모리(Internal memory)를 증가시켜 버퍼링을 수행하는 작업이 용이하지 않다. 왜냐하면, 게이트 수가 메모리 증가분만큼 많이 증가하기 때문이며, 일반적으로 이러한 구현방식은 바람직하지 못하기 때문이다. 따라서, 본 발명에서는 MAC-hs PDUs를 버퍼링하기 위해 외부 메모리(External Memory)를 구비함으로써, 내부(internal) 버퍼링을 수행하지 않으므로 게이트 수가 증가하지 않으며 외부 메모리의 사용으로 인하여 MAC-hs PDUs저장을 위해 상당히 큰 메모리를 할당할 수 있도록 한다. 또한, MAC 계층은 2ms 마다 MAC-hs PDU를 처리하는 것이 아니라, 10ms 마다 수신된 MAC-hs PDU들을 한꺼번에 처리하므로 빈번한 인터럽트(interrupt)로 인한 부담을 줄인다.

그러면, 우선 도 3을 참조하여 고속 순방향 패킷 접속 통신 시스템에서 보다 효과적인 고속의 데이터를 처리할 수 있기 위한 메모리 인터페이스에 대하여 설명하도록 한다. 도 3은 본 발명에 따른 프로토콜 데이터 유닛(PDU)의 처리 방법을 설명하기 위한 도면이다.

도 3을 참조하면, HS-DSCH 디코딩부(300), 내부 메모리(Internal Memory)(302), HSDPA 제어블록(304), 외부 메모리(External Memory)(306), 리오더링 큐 분배블록(Reordering Queue Distribution)(308)으로 구성된다. 또한, 본 발명은 Inter-minimum TTI interval = 1 인 경우에 대하여 가정하고, 수신되는 MAC-hs PDU에 CRC 에러가 없는 상황(즉, 최대 데이터 수신을 수행하는 상황)을 가정하고 설명하도록 한다.

먼저 2ms마다 HS-DSCH 디코딩부(300)는 MAC-hs PDU를 내부 메모리(302)에 출력한다. 또한, HSDPA 제어부(304)는 2ms 마다 라이트(Write)되는 내부 메모리(302)에서 MAC-hs PDU를 독출하여 외부 메모리(306)에 복사한다. 이때 최초 복사되는 인덱스와 10ms 동안 수신된 MAC-hs PDU들의 개수를 업 데이트한다. 이후 HSDPA 제어부(304)는10ms 간격으로 리오더링 큐 분배부(308)로 외부 메모리(306)에 처리해야 할 MAC-hs PDU set(최대 5개)이 존재함을 알린다. 이러한 외부 메모리(306)는 일정한 크기(최대 MAC-hs PDU 크기)로 이루어진 512개의 엔트리를 가진다. 또한, 최근 10ms 동안 외부 메모리(306)에 복사된 최초 MAC-hs PDU 위치와 개수를 나타내는 영역인 제어 테이블을 구비한다. 이러한 리오더링 큐 분배부(308)는 10ms 간격으로 HSDPA 제어부(304)로부터 통보를 받으면, 외부메모리에 구비된 제어 테이블의 MAC-hs PDU 위치와 개수를 참조하여 리오더링 큐 동작 수행을 위한 리오더링 제어 테이블(최대 8개의 table이 존재)을 업데이트 한다. 이후, 외부 메모리(306)에 복사된 MAC-hs PDU는 64 x 8 x 2 = 1024 ms 이내에 처리되어 RLC보다 상위계층으로 전달된다.

그러면, 이제 도 3에 도시되어 있는 HS-DSCH 디코딩부(300) 및 HSDPA 제어블록(304), 리오더링 큐 분배부(308)에서 각각 데이터를 처리하는 과정에 대하여 도 4 내지 6을 참조하여 설명하도록 한다.

먼저, 도 4를 참조하여 HS-DSCH 디코딩부(300)에서 데이터를 처리하는 과정에 대하여 설명하도록 한다. 도 4는 본 발명에 따른 HS-DSCH 디코딩부(300)에서의 PDU처리 방법을 나타내는 흐름도이다.

400단계에서 대기상태를 유지하다가 402단계에서 HS-DSCH 디코딩부(300)은 HS-PDSCH 채널을 통해 데이터가 수신되면 404단계로 진행하여 데이터를 디코딩하고, 406단계로 진행하여 CRC를 확인한다.

이후, CRC 확인 결과 에러가 없는 경우에는 408단계로 진행하여 정상적으로 데이터가 수신된 경우이므로 상대방에게 ACK를 전송하고 디코딩된 데이터를 내부 메모리(302)에 출력한다. 만약, CRC 확인 결과 에러가 있는 경우에는 410단계로 진행하여 상대방에게 NACK를 전송하여 재전송을 요구하고 수신한 데이터는 HARQ 타입(type)에 따라 외부 메모리(306)에 저장하거나 삭제한다.

도 5는 본 발명에 따른 HSDPA 제어부(304)에서의 PDU처리 방법을 나타내는 흐름도이다. 500단계에서 대기상태를 유지하다가 502단계에서 처음 디코딩 된 데이터가 있으면, 504단계로 진행하여 내부 메모리(302)에 있는 디코딩 된 데이터를 외부 메모리(306) 영역으로 이동시킨다. 이후 10ms주기 인터럽트 카운트를 시작시킨다. 한편, 502단계에서 처음 디코딩 된 데이터가 아닌 경우에는 508단계로 진행하여 내부 메모리(302)에 있는 디코딩 된 데이터를 외부 메모리(306) 영역으로 이동시킨다. 이후, 510단계에서 10ms경과했는지를 검사하여 10ms경과한 경우에 512단계로 진행하여 PHY-HS-DATA-IND를 MAC계층의 리오더링 큐 분배부(308)로 통보한다. 즉, 내부 메모리(302)에 있는 디코딩 된 데이터를 외부 메모리(306)로 이동시키는 동작을 통해 최대 2ms마다 업데이트 되는 내부 메모리(302)에서 오버라이트(overwrite)가 발생되지 않도록 한다. 또한, 최초로 디코딩 된 데이터인 경우 10ms 주기 인터럽트를 시작시킨다. 이후 10ms 마다 PHY-HS-DATA-IND를 MAC계층의 리오더링 큐 분배부(308)로 통보한다.

도 6은 본 발명에 따른 리오더링 큐 분배부(308)에서의 PDU처리 방법을 나타나는 흐름도이다.

HSDPA 제어부(304)로부터 PHY-HS-DATA-IND를 받으면, 최근 10 ms 동안 외부 메모리(306)에 새롭게 추가된 MAC-hs PDU들을 검사하여 최대 8개의 리오더링 큐 역할을 수행하는 리오더링 제어 테이블을 업데이트 한다.

상기한 바와 같이 본 발명은 수신한 MAC-hs PDU들을 버퍼링하기 위해 외부 메모리를 사용함으로써 상위계층인 MAC이 MAC-hs PDU들을 10ms 간격으로 데이터 처리할 수 있도록 한다.

상술한 바와 같이 본 발명은 수신한 MAC-hs PDUs를 버퍼링하기 위해 외부 메모리를 사용함으로써, 하드웨어 버퍼링을 수행하지 않으므로 게이트 수가 증가하지 않으며, 외부 메모리의 사용으로 인하여 MAC-hs PDUs 저장을 위해 상당히 큰 메모리를 할당할 수 있다. 또한 수신한 MAC-hs PDU를 외부 메모리로 복사하는 동작을 HSDPA 제어부에 의해 수행하므로, CPU상에서 동작하는 다른 계층의 명령을 동시에 수행할 수 있다. 또한, MAC 계층은 2ms 마다 MAC-hs PDU를 처리하는 것이 아니라, 10ms 마다 수신된 MAC-hs PDU set을 한꺼번에 처리하므로 빈번한 인터럽트로 인한 부담이 덜하다. 또한, 외부 메모리에 버퍼링되어 있는 각 MAC-hs PDU들은 리오더링 제어 테이블 처리로 인하여 리오더링이 수행되고, MAC, RLC 계층 내에서 공통으로 사용되므로 MAC-RLC 계층간 불필요한 복사-붙이기 동작을 줄임으로써 처리 시간을 줄일 수 있다.

도 1은 일반적인 UMTS 통신 시스템의 구조를 개략적으로 도시한 도면,

도 2는 HSDPA 방식을 사용하는 부호 분할 다중 접속 통신 시스템의 UE측 MAC-hs 계층 구조를 도시한 도면,

도 3은 본 발명에 따른 프로토콜 데이터 유닛(PDU)의 처리 방법을 설명하기 위한 도면,

도 4는 본 발명에 따른 HS-DSCH 디코딩부에서의 PDU처리 방법을 나타내는 흐름도,

도 5는 본 발명에 따른 HSDPA 제어부에서의 PDU처리 방법을 나타내는 흐름도,

도 6은 본 발명에 따른 리오더링 큐 분배부에서의 PDU처리 방법을 나타나는 흐름도.

Claims

고속 순방향 패킷 접속 통신 시스템에 있어서 PHY계층(Physical Layer)을 통해 수신한 프로토콜 데이터 유닛(PDU: Protocol Data Unit)을 MAC계층(Media Access Control Layer)으로 전송 처리하는 장치에 있어서,

상기 PHY계층으로부터 PDU가 수신되는 제 1주기간격으로 상기 PDU를 디코딩하여 내부 메모리에 저장하는 HS-DSCH(High Speed-Down Link Shared Channel)디코딩부와,

상기 PDU 위치와 개수를 나타내는 제어 테이블을 구비하는 리오더링 큐 동작 수행을 위한 외부 메모리와,

상기 내부 메모리에서 상기 PDU를 독출하여 상기 외부 메모리에 저장하고, 상기 제 1주기보다 긴 제 2주기동안 상기 외부 메모리를 감시하여 외부 메모리에 저장되는 PDU들의 개수를 업 데이트한 후 리오더링 큐 분배부로 상기 제 2주기 간격으로 인터럽트 신호를 출력하는 HSDPA(High Speed Downlink Packet Access) 제어부와,

상기 HSDPA 제어부로부터 인터럽트 신호가 입력되면 상기 외부 메모리에 구비된 제어 테이블의 PDU 위치와 개수를 확인하여, 상기 외부 메모리에 저장되어 있는 상기 PDU를 상위계층으로 전달하는 리오더링 큐 분배부를 구비함을 특징으로 하는 데이터 처리 장치.
제 1항에 있어서, 상기 제 2주기는 10ms 또는 그 배수임을 특징으로 하는 데이터 처리 장치.
제 1항에 있어서, 상기 HSDPA 제어부는,

처음 디코딩 된 PDU가 있으면 상기 내부 메모리에 있는 디코딩 되어 저장된 상기 PDU를 상기 외부 메모리 영역으로 이동시키고, 상기 제 2 주기를 카운트함을 특징으로 하는 데이터 처리 장치.
제 1항에 있어서, 상기 내부 메모리에 있는 디코딩 된 PDU를 상기 외부 메모리 영역으로 이동 중 상기 제 2주기가 되면 상기 상위계층의 상기 리오더링 큐 분배부로 상기 제 2주기가 되었음을 알리는 프리미티브를 전송함을 특징으로 하는 데이터 처리 장치.
제 4항에 있어서, 상기 리오더링 큐 분배부가 상기 HSDPA 제어부로부터 상기 프리미티브를 수신하면, 최근 제 2주기 동안 상기 외부 메모리에 새롭게 추가된 PDU들을 검사하여 리오더링 큐 역할을 수행하는 상기 리오더링 제어 테이블을 업데이트 함을 특징으로 하는 데이터 처리 장치.
고속 순방향 패킷 접속 통신 시스템에 있어서 PHY계층(Physical Layer)을 통해 수신한 프로토콜 데이터 유닛(PDU: Protocol Data Unit)을 MAC계층(Media Access Control Layer)으로 전송 처리하기 위한 방법에 있어서,

상기 PDU 위치와 개수를 나타내는 제어 테이블을 구비하는 리오더링 큐 동작 수행을 위한 외부 메모리를 구비하는 제 1과정과,

상기 PHY계층으로부터 상기 PDU가 수신되는 제 1주기간격으로 상기 PDU를 디코딩하여 내부 메모리에 저장하는 제 2과정과,

상기 내부 메모리에서 상기 PDU를 독출하여 상기 외부 메모리에 저장하고, 상기 제 1주기보다 긴 제 2주기동안 상기 외부 메모리를 감시하여 외부 메모리에 저장되는 PDU들의 개수를 업 데이트한 후 상기 제 2주기 간격으로 인터럽트 신호를 발생하는 제 3과정과,

상기 인터럽트 신호에 따라 상기 제어 테이블의 PDU 위치와 개수를 업데이트하고, 상기 외부 메모리에 저장되어 있는 상기 PDU를 상위계층으로 전달하는 제 4과정으로 이루어짐을 특징으로 하는 데이터 처리 방법.
제 6항에 있어서, 상기 제 2주기는 10ms임을 특징으로 하는 데이터 처리 방법.
제 6항에 있어서, 상기 제 2과정은, 처음 디코딩 된 PDU가 있으면 상기 내부 메모리에 저장된 상기 PDU를 상기 외부 메모리 영역으로 이동시키고, 상기 제 2주기를 카운드하는 과정임을 특징으로 하는 데이터 처리 방법.
제 8항에 있어서, 상기 내부 메모리에 있는 PDU를 상기 외부 메모리 영역으로 이동 중 상기 제 2주기가 되면 상기 상위계층으로 상기 제 2주기가 되었음을 알리는 프리미티브를 전송하는 과정은 더 구비함을 특징으로 하는 데이터 처리 방법.
제 9항에 있어서, 상기 프리미티브는 PHY-HS-DATA-IND임을 특징으로 하는 데이터 처리 방법.
제 6항에 있어서, 상기 제 3과정은, 상기 프리미티브를 수신하면, 최근 상기 제 2주기동안 상기 외부 메모리에 새롭게 추가된 PDU들을 검사하여 리오더링 큐 역할을 수행하는 상기 리오더링 제어 테이블을 업데이트 하는 과정임을 특징으로 하는 데이터 처리 방법.