[go: up one dir, main page]

KR100517770B1 - 정전기 방전 보호 소자 - Google Patents

정전기 방전 보호 소자 Download PDF

Info

Publication number
KR100517770B1
KR100517770B1 KR10-2003-0037529A KR20030037529A KR100517770B1 KR 100517770 B1 KR100517770 B1 KR 100517770B1 KR 20030037529 A KR20030037529 A KR 20030037529A KR 100517770 B1 KR100517770 B1 KR 100517770B1
Authority
KR
South Korea
Prior art keywords
high concentration
type
concentration impurity
impurity region
electrostatic discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0037529A
Other languages
English (en)
Other versions
KR20030096026A (ko
Inventor
히가시겐이찌
아단알베르토오
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030096026A publication Critical patent/KR20030096026A/ko
Application granted granted Critical
Publication of KR100517770B1 publication Critical patent/KR100517770B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/251—Lateral thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 사이리스터, 및 사이리스터를 온-상태로 트리거시키는 트리거 다이오드를 구비하는, MOSFET를 제공하는 반도체 집적 회로에 사용되는 정전기 방전 보호 소자를 제공하고, 여기서, 트리거 다이오드는 n-형 캐소드 고농도 불순물 영역, p-형 애노드 고농도 불순물 영역, 및 2개의 고농도 불순물 영역 사이에 형성되고 반도체 집적 회로를 형성하는 MOSFET의 게이트와 동일한 재료로 구성되는 게이트를 구비하고, 사이리스터는, 캐소드를 형성하는 p-형 고농도 불순물 영역, 및 애노드를 형성하는 n-형 고농도 불순물 영역을 구비하고, p-형 고농도 불순물 영역은 p 우물에 제공되고 저항기에 접속되고, n-형 고농도 불순물 영역은 n 우물에 제공되고 저항기에 접속된다.

Description

정전기 방전 보호 소자{Electrostatic Discharge Protection Element}
본 발명은 정전기 방전 보호소자에 관한 것이다. 특히, 본 발명은 외부로부터 반도체 집적회로로의 정전기의 주입, 또는 대전된 반도체 집적회로로부터 외부로의 정전기 방출의 현상으로 인한 절연파괴로부터 반도체 집적회로를 보호하기 위해 반도체 집적회로내에 제공되는 정전기 방전 보호소자에 관한 것이다.
반도체 집적회로를 취급할 때 문제점으로 간주되는 정전기의 대전 또는 방출 현상은 기계 장치 또는 사람에 의해 반도체 집적회로가 취급될 시에 대전된 기계 장치 또는 사람으로부터 정전기가 흐를 때 반도체 집적회로가 전기적으로 대전되는 현상, 및 운반시에 발생하는 진동, 마찰등에 의해 반도체 집적회로가 전기적으로 대전된 이후에 반도체 집적회로가 정전기를 외부 도체로 방전하는 현상이다. 정전기는 정전기 현상의 결과로서 반도체 집적회로로 순시적으로 대전되거나 반도체 집적회로로부터 방전되며, 그 결과, 과도한 전류가 반도체 집적회로를 통해 흐른다. 따라서, 이러한 과도한 전류에 대응하는 과도한 전압이 반도체 집적회로의 내부 회로에 인가된다. 그 결과, 접합 절연파괴, 절연 필름 절연파괴, 와이어 파열 등이 반도체 집적회로 내부에서 발생하여, 반도체 집적회로가 파괴될 수 있는 위험성이 있다.
일반적으로, 정전기 방전 보호소자는 정전기로 인한 절연파괴로부터 반도체 집적회로를 보호하기 위해 반도체 집적회로의 외부단자와 내부회로 사이에 제공되며, 이것은 정전기의 우회로 (detour) 가 된다. 이러한 정전기 방전 보호소자는 반도체 집적회로를 형성하는 제조 프로세스를 이용하여 형성된다. 여기서, 반도체 집적회로의 제조 비용을 증가시키지 않기 위해, 반도체 집적회로를 형성하는 제조 프로세스에 특정의 제조 프로세스를 부가하지 않고 소자를 형성하는 것이 바람직하다.
정전기 방전 보호소자는 전류제한소자와 전압클램프소자를 적당히 결합시킨 구조를 갖는다. 전류 제한 소자는 반도체 집적회로를 통해 일시적으로 흐르는 전류를 제한하는 소자로서, 그 예로는, 확산 저항기, 다결정 저항기 등을 들 수 있다. 한편, 전압 클램프 소자는 내부 회로에 인가되는 전압을 억제하는 소자로서, 그 예로는, 다이오드, 바이폴라 트랜지스터, MOS 트랜지스터, 사이리스터 등을 들 수 있다.
특히, 사이리스터는 과도한 전류를 흐르게 하는 전압 클램프 소자와 같은 장점을 갖고 있다. 그러나, 예를 들어, 전력 장치와 함께 사용하는 사이리스터를, 전류가 흐르기 시작하도록 온-상태로 전환시키는 트리거 전압이 고전압이며, 그 결과, 사이리스터가 턴 온하기 이전에 반도체 집적회로의 절연파괴의 가능성이 매우 높다. 따라서, 트리거 전압 (Vtr) 을 감소시킬 필요가 있다.
도 7은 정전기 서지 (surge) 의 인가시에, 정전기 방전 보호소자와 같은, SCR 소자에 요구되는 개략 I-V 특성도를 나타낸다. 도면에서는, SCR 소자가 애벌런시 (avalanche) 절연파괴를 시작하는 전압을 Vtr로 표시하고, 제 1 절연 파괴 전압을 Vt1으로 표시하고, 홀딩 전압을 VH로 표시한다. 여기서, 정전기 방전 보호소자는, (i) 정전기 서지로 인한 절연파괴로부터 내부 회로의 게이트 산화막을 보호하기 위해, 제 1 절연파괴 전압 (Vt1) 을 초과하지 않는 서지 인가시의 산화막의 내전압 (withstand voltage : BVox) 을 가져야 하고, 그리고, (ii) 통상의 동작시에 회로의 래칭 업 (latching up) 을 방지하기 위해 내부 회로의 최대 동작 전압 (Vddmax) 을 초과하는 홀딩 전압 (VH) 을 가져야 한다.
전술한 종래 기술의 예로는, 예를 들어, 미국 특허 제 6,524,893 호에 기재된 기술을 들 수 있으며, 이를 도 4(a) 및 4(b) 를 참조하여 설명한다. 도 4(a) 는 개략적인 횡단면도를 나타내며, 도 4(b) 는 도 4(a) 의 등가 회로도를 나타낸다. 이 기술은 트리거 전압의 감소를 달성한, 사이리스터를 사용하는 정전기 방전 보호소자에 관한 것이다. 상기 공보에 기재된 사이리스터는 저전압에서 사이리스터를 온-상태로 트리거시키는 트리거 다이오드를 구비한다. 이러한 트리거 다이오드에는 n형 캐소드 고농도 불순물 영역 (6), p형 애노드 고농도 불순물 영역 (4), 상기 n형 캐소드 고농도 불순물 영역 (6) 의 표면상에 형성된 실리사이드 층, 상기 p형 애노드 고농도 불순물 영역 (4) 의 표면상에 형성된 실리사이드 층, 및 영역 (4) 로부터 영역 (6) 을 전기적으로 분리시키는 (소자 분리 영역) 수단이 제공되며, 이에 의해, 상기 트리거 다이오드는 실리사이드를 형성하는 단계를 포함하는 반도체 집적회로의 제조 프로세스에 어떤 특수한 프로세스, 특히 포토그래피 프로세스를 부가하지 않고, 제조 비용을 증가시키기 않고 제조할 수 있다. 도 4(a)에서, p형 실리콘 기판은 1로 표시하고, p형 우물은 1'로 표시하고, n형 우물은 2로 표시하고, 얕은 트렌치 분리 (STI) 는 3으로 표시하고, n형 애노드 고농도 불순물 영역은 5로 표시하고, p형 캐소드 고농도 불순물 영역은 7로 표시하고, p형 고농도 불순물 영역은 8로 표시하고, n형 고농도 불순물 영역은 9로 표시하고, 실리사이드 층은 10a 내지 10f와 11로 표시하고, 측벽은 12로 표시하고, 게이트 산화막은 13으로 표시하고, 게이트 폴리 실리콘은 14로 표시하고, 산화막은 15로 표시하고, 콘택트는 16a 내지 16d로 표시하고, 금속 와이어는 17 및 18로 표시하고, 트리거 다이오드는 D로 표시하고, n 우물의 저항은 Rnw로 표시하고, p 우물의 저항은 Rpw로 표시하고, 제 1 트랜지스터는 Tr1로 표시하고, 제 2 트랜지스터는 Tr2로 표시한다.
그러나, 최소의 프로세싱 규모로 감소시키기 위해 현대의 제조 프로세스를 도입할 경우에는, 반도체 집적회로의 동작용 전원 전압이 감소하며, 트랜지스터의 단채널 효과가 쉽게 발생한다. 이를 방지하기 위해, n 우물 및 p 우물의 불순물 농도를 증대시키거나 게이트 절연막의 막 두께를 감소시켜야 하며, 그 결과, 게이트 절연막의 절연 파괴 전압이 감소한다.
따라서, 트랜지스터의 소형화와 함께, 2 유형의 우물의 불순물 농도의 증대는 n 우물 저항 (Rnw) 및 p 우물 저항 (Rpw) 의 감소를 초래하며, 따라서, 종래의 구조를 갖는 사이리스터에서, 사이리스터를 온-상태로 전환시키는 트리거 다이오드가 동작을 시작하는 전압이 감소된다.
그러나, 트리거 다이오드를 통해 흐르는 전류의 양에 따라서 결정되는 제 1 절연 파괴 전압 (Vt1) 은, 오직 우물 농도에 의해서만 결정되므로, 이 제 1 절연 파괴 전압 (Vt1) 을 조절하는 것이 어렵다.
따라서, 트리거 전압 (Vtr) 을 저감시키는 것 뿐만 아니라, 어떠한 유형의 프로세스에 따라서도 제조할 수 있도록, 사이리스터를 온-상태로 전환시키는 제 1 절연 파괴 전압 (Vt1) 을 조정가능하게 하는 것이 바람직하다. 또한, 트리거 다이오드의 게이트 전위가 부동 (floating) 상태에 있는 경우에 발생하는, 불안정한 사이리스터의 동작을 억제하는 것이 바람직하다.
따라서, 본 발명은 사이리스터, 및 그 사이리스터를 온-상태로 트리거시키는 트리거 다이오드를 구비하는, MOSFET를 제공하는 반도체 집적회로에 사용되는 정전기 방전 보호소자를 제공하며, 여기서,
상기 트리거 다이오드는 n형 캐소드 고농도 불순물 영역, p형 애노드 고농도 불순물 영역, 및 2개의 고농도 불순물 영역 사이에 형성된 게이트를 구비하고, 게이트는 반도체 집적회로를 형성하는 MOSFET의 게이트와 동일한 재료로 이루어져 있고,
상기 사이리스터는 캐소드를 형성하는 p형 고농도 불순물 영역 및 애노드를 형성하는 n형 고농도 불순물 영역을 구비하고,
상기 p형 고농도 불순물 영역은 p 우물에 제공되고 저항기에 접속되고, 상기 n형 고농도 불순물 영역은 n 우물에 제공되고 저항기에 접속된다.또, 저항기를 통해 p형 고농도 불순물영역과 직렬로 접속된 배선 또는 저항기를 통해 n형 고농도 불순물영역과 직렬로 접속된 배선을 가질 수도 있다.또, 저항기를 통해 p형 고농도 불순물영역과 직렬로 접속된 배선, 및 저항기를 통해 n형 고농도 불순물영역과 직렬로 접속된 배선을 모두 가질 수도 있다.
또한, 본 발명은 전술한 트리거 다이오드의 게이트가 GND 와이어, VDD 와이어, 또는 입력 또는 출력용 신호 와이어에 접속되는 정전기 방전 보호소자를 제공한다.
이하, 본 발명의 이러한 목적 및 다른 목적을 명백하게 상세히 설명한다. 그러나, 당업자는 본 발명의 사상 및 범위 내의 다양한 변형예를 상세한 설명으로부터 명백히 알 수 있으므로, 본 발명의 바람직한 실시형태를 나타내고 상세한 설명 및 구체적인 예를 일예로서 제공한다.
일반적으로, 본 발명의 정전기 방전 보호소자는 반도체 기판상에 형성된다. 반도체 기판의 예로는, 실리콘 기판, 실리콘 게르마늄 기판등을 들 수 있다. 이러한 기판은 p 또는 n 도전형일 수 있다. p형을 제공하는 불순물의 예로는 붕소 등을 들 수 있으며, n형을 제공하는 불순물의 예로는 인, 비소 등을 들 수 있다.
반도체 기판에 반도체 집적회로가 형성된다. 반도체 집적회로의 유형은 MOSFET를 구비하기만 하면 특히 한정되지 않는다. 반도체 집적회로의 소자의 예로는, MOSFET 이외에, 바이폴라 트랜지스터, 커패시터, 저항기 등을 들 수 있다.
정전기 방전 보호소자는 적어도, 하나의 사이리스터, 및 그 사이리스터를 저 전압의 온-상태로 트리거시키는 트리거 다이오드를 구비한다.
트리거 다이오드는 적어도, 하나의 n형 캐소드 고농도 불순물 영역, p형 애노드 고농도 불순물 영역, 및 2개의 고농도 불순물 영역들 사이에 형성된 게이트를 구비한다. n형 캐소드 고농도 불순물 영역의 불순물 농도는 소망하는 트리거 다이오드의 특성에 따라 적절하게 설정된다. 한편, p형 애노드 고농도 불순물 영역의 불순물 농도는 소망하는 트리거 다이오드의 특성에 따라 적절하게 설정된다.
트리거 다이오드의 게이트는 반도체 집적회로를 형성하는 MOSFET의 게이트와 동일한 재료를 갖는다. 따라서, 트리거 다이오드의 게이트가 MOSFET의 게이트의 프로세스와 동일한 프로세스로 형성되므로, 제조 단계의 수를 감소시킬 수 있다.
또한, 트리거 다이오드의 게이트는 GND 와이어, VDD 와이어, 또는 입력 또는 출력용의 신호 와이어에 접속되는 것이 바람직하다.
다음으로, 사이리스터는 캐소드를 형성하는 p형 고농도 불순물 영역, 및 애노드를 형성하는 n형 고농도 불순물 영역을 구비한다. p형 고농도 불순물 영역의 불순물 농도는 소망하는 사이리스터의 특성에 따라 적절하게 설정된다. 한편, n형 고농도 불순물 영역의 불순물 농도는 소망하는 사이리스터의 특성에 따라 적절하게 설정된다.
또한, 본 발명에 따르면, p형 고농도 불순물 영역은 p우물에 형성되며, n형 고농도 불순물 영역은 n우물에 형성된다. 또한, 우물(들)에 형성된 고농도 불순물 영역(들)은 저항기(들)에 접속된다.
p 우물의 불순물 농도는 소망하는 사이리스터의 특성에 따라 적절하게 설정된다. n 우물의 불순물 농도는 소망하는 사이리스터의 특성에 따라 적절하게 설정된다.
p형 고농도 불순물 영역 및/또는 n형 고농도 불순물 영역에 접속되는 저항기(들)는, 다결정 실리콘으로, 정전기 방전 보호소자를 p형 기판에 형성하는 경우에는 p형 기판에 n 우물로, 또는 정전기 방전 보호소자를 n형 기판에 형성하는 경우에는 n형 기판에 p우물로 형성하는 것이 바람직하다. 상기 저항기들중에서 저항기를 선택함으로써, 이러한 저항기(들)에 의해, 예를 들어, 도 6 (b) 에 도시된 Tr1 또는 Tr2의 베이스 전압을 제어할 수 있다.
다음으로, 실시형태에 기초하여 본 발명을 상세히 설명한다.
이하에서는, 저농도 붕소를 포함하는 p형 반도체 기판을 이용하는 실시형태를 본 발명의 실시형태로 설명하지만, 이하의 설명은 다른 불순물을 포함하는 반도체 기판 및 n형 반도체 기판에도 적용할 수 있다.
<실시형태 1>
도 1 (a) 는 본 발명의 실시형태 1에 따른 정전기 방전 보호소자인 트리거 다이오드를 갖는 사이리스터의 구조를 설명하는 횡단면도이다. 도 1 (b) 는 도 1 (a) 의 등가 회로도이다.
p형 실리콘 기판 (1) 에, n형 우물 (2) 이 형성된다. 그 n형 우물 (2) 의 표면 상에, p형 애노드 고농도 불순물 영역 (4) 및 n형 애노드 고농도 불순물 영역 (5) 이 형성된다. n형 우물 (2) 로부터 이격된 거리에 위치한 p형 우물 (1') 의 표면 상에, p형 캐소드 고농도 불순물 영역 (7) 및 n형 캐소드 고농도 불순물 영역 (6) 이 형성된다. p형 애노드 고농도 불순물 영역 (4), n형 애노드 게이트 고농도 불순물 영역 (5), p형 캐소드 게이트 고농도 불순물 영역 (7), 및 n형 캐소드 고농도 불순물 영역 (6) 의 각 표면 상에, 실리사이드 층 (10a 내지 10f) 이 형성되며, 콘택트 (16a 내지 16d) 를 통해 금속 와이어 (17 및 18) 에 접속된다.
한편, 사이리스터 동작을 트리거시키는 트리거 다이오드 (D) 는, 트리거 다이오드 (D) 의 애노드가 되는 p형 고농도 불순물 영역 (8), 캐소드가 되는 n형 고농도 불순물 영역 (9), 및 n형 우물 (2) 로 형성된다. 반도체 집적회로의 MOS 트랜지스터의 게이트부를 형성하는 게이트 산화막 (13), 게이트 폴리 실리콘 (게이트 전극) (14), 및 절연체로 이루어진 측벽 스페이서 (12) 는, 트리거 다이오드 (D) 의 애노드가 되는 상기 p형 고농도 불순물 영역 (8) 및 캐소드가 되는 상기 n형 고농도 불순물 영역 (9) 에 존재한다. 게이트 폴리 실리콘의 상부에, 반도체 집적회로에 대한 실리사이드 프로세스에서 실리콘 상의 실리사이드 층 (10a 내지 10f) 과 동일한 시간에 형성되는, 실리사이드 층 (11) 이 위치된다. 측벽 스페이서 (12) 의 표면상에는 실리사이드 층이 형성되지 않으며, 따라서, 트리거 다이오드 (D) 의 p형 고농도 불순물 영역 (8), 및 캐소드가 되는 n형 고농도 불순물 영역 (9) 이 실리사이드 층을 통해 단락되지 않는다.
실시형태 1에서는, 전술한 구조에, 폴리 실리콘, n 우물 등으로 이루어진 저항기 (R1)를 부가하되, 제 1 절연파괴 전압을 제어하기 위해, 도 1 (a) 에 도시한 바와 같이, 실리사이드 층 (10a) 과 금속 와이어 (17) 사이에 배치한다.
여기서, 도 8 (a) 및 8 (b) 는 실리사이드 층 (10a) 과 금속 와이어 (17) 사이에 배치된 저항기 (R1) 를 40 Ω으로 설정하고 p형 우물 (1') 과 n형 우물 (2) 과의 총 저항 (Rpw + Rnw) 을 30 Ω으로 설정한 경우에 TPL 테스트 (송신 라인 펄스 테스트) 의 결과를 나타낸다. 여기서, 펄스가 캐소드와 애노드 사이에 인가되는 시간의 I-V 특성은 사이리스터의 특성을 평가하는데 일반적으로 사용되는 테스트에 따라 결정된다. 도 8 (a) 로부터 명백히, 제 1 절연파괴 전압이 저항기가 없는 종래 기술의 9.5 V로부터 저항기가 제공된 실시형태 1의 7.5 V로 대략 2 V 만큼 감소됨을 알 수 있다.
<실시형태 2>
본 발명의 실시형태 2 에 따른, 도 2 (a) 는 정전기 방전 보호소자인 트리거 다이오드를 가진 사이리스터의 (도 1 (a) 의 구조의 변형예인) 구조를 나타낸 횡단면도로서, 여기서, 폴리 실리콘, n 우물 등으로 이루어진 저항기 (R2) 가 실리사이드 층 (10f) 과 금속 와이어 (18) 사이에 위치된다. 도 2 (b) 는 도 2 (a) 의 등가 회로도이다.
<실시형태 3>
또한, 도 3 (a) 는 본 발명의 제 3 실시형태를 나타내며, 여기서, 폴리 실리콘, n 우물 등으로 이루어진 저항기 (R1 및 R2) 가 실리사이드 층 (10a) 과 금속 와이어 (17) 사이 뿐만 아니라, 실리사이드 층 (10f) 과 금속 와이어 (18) 사이에 모두 배치된다. 도 3 (b) 는 도 3 (a) 의 등가 회로도이다.
전술한 실시형태 1 내지 3 에서는, 트리거 다이오드의 게이트의 게이트 전위가 종래의 기술과 동일하게 부동 상태에 있는 경우에 대해 설명하였지만, 이하에서는 게이트 전위가 고정된, 다른 유형의 실시형태를 설명한다.
<실시형태 4>
도 5 (a) 는 본 발명의 제 4 실시형태를 나타내며, 여기서, 트리거 다이오드의 게이트 폴리 실리콘 (14) 은 캐소드 측상의 금속 와이어 (17) 에 접속되지만, 구조의 나머지 부분은 도 4 (a) 의 종래 기술과 동일하다. 즉, 도 4 (a) 의 종래 기술에서는, 트리거 다이오드의 게이트 폴리 실리콘 (14) 이 부동 상태에 있지만, 실시형태 4 에서는, 트리거 다이오드의 게이트 폴리 실리콘 (14) 이 GND 단자에 접속되어 있으므로 전위가 고정된다. 도 5 (b) 는 도 5 (a) 의 등가 회로도이다.
이에 대한 효과를, 도 9 및 10을 참조하여 설명한다. 여기서, 도 9는 종래의 구조에서의 TPL 테스트 결과를 나타내지만, 도 10은 트리거 다이오드의 게이트 전극을 실시형태 4에 따라 GND 전위에 고정한 경우를 나타낸다. 여기서, 도 9 및 10에서의 전압은 정전기 방전 보호소자를 통해 전류를 0 A 에서 100 mA 까지 연속으로 3회 소인 (sweeping) 시켜 구한 평균값을 나타낸다.
도 9는 사이리스터의 모든 단자를 통한 제 1 시간 동안 전압 인가시와 제 2 시간 동안 전압 인가시의 V-I 특성의 변화를 나타낸다. 즉, 도 9에서는, 누설 전류의 증가 (3.5 V에서, 100 배, 또는 그 이상) 가 관찰되지만, 실시형태 4 (도 10) 에서 이러한 누설 전류의 증가의 억제가 구현된다.
도 9에서는, 트리거 다이오드의 게이트 전극이 부동 상태에 있기 때문에, 전압 스트레스로 인하여 게이트 산화막에 어떤 결함을 초래할 수 있다. 한편, 실시형태 4에서는, 도 10에 도시한 바와 같이, 트리거 다이오드의 게이트 전극이 고정되기 때문에, 게이트 산화막이 거의 영향받지 않는다. 즉, 실시형태 4의 구조를 갖는 사이리스터는 동작이 안정됨을 알 수 있다.
여기서는, 트리거 다이오드의 게이트 전극을 GND 전위에 고정시킨 예를 전술하였지만, 게이트 전극의 전위 고정을 VDD 전압에서 수행하거나, 또는 입력 또는 출력용 신호 와이어로의 접속을 통해 수행할 경우에서도 동일한 효과를 얻을 수 있다.
<실시형태 5>
또한, 도 6 (a) 는 본 발명의 또 다른 실시형태로서 제 5 실시형태를 나타낸다. 도 6 (a) 는 전술한 제 3 실시형태와 제 4 실시형태를 결합한 구조를 도시한다. 이 구조에서는, 사이리스터의 제 1 절연파괴 전압 (Vt1) 을 감소시켜 안정한 동작을 달성하는 것이 가능하다. 도 6 (b) 는 도 6 (a) 의 등가 회로도를 나타낸다.
여기서, 상기 설명에서는, CMOS 반도체 집적회로에서, n형 우물이 위치되는 영역 이외의 p형 기판 (1) 영역에, p형 실리콘 기판 (1) 보다 더 높은 불순물 농도를 갖는 p형 우물 (1') 을 형성한다. 그러나, 도시하지는 않았지만, p형 우물 (1') 이 형성되지 않은 구조에서도, 물론, 저전압에서 트리거되는 사이리스터를 획득할 수 있다.
폴리 실리콘, n 우물 등으로 이루어지고, 실리사이드 층 (10a) 과 금속 와이어 (17) 사이, 또는 실리사이드 층 (10f) 과 금속 와이어 층 (18) 사이에 위치되며, 전술한 절연파괴 전압을 제어하는, 저항기는 게이트 전극이 형성되는 시간과 동일한 시간에, 그리고, n 우물이 형성되는 시간과 동일한 시간에 제조된다. 따라서, 반도체 집적회로를 형성하는 모든 제조 프로세스에 부가되는 추가적인 프로세스가 없으므로, 제조 비용이 증가하지 않는다.
캐소드, 애노드, 또는 둘 모두의 확산 층(들) 에 저항기(들) 를 삽입함으로써, 정전기 서지의 인가시에, 특히, 제 1 절연파괴 전압의 감소시에 정전기 방전 보호소자와 같은 SCR 소자에 대해 요구되는 I-V 특성을 실현할 수 있다. 또한, 트리거 다이오드의 게이트 전극을 GND 전위에 고정함으로써 누설 전류를 억제하여, 안정한 사이리스터 동작을 실현할 수 있다.
도 1 (a) 및 (b) 는 실시형태 1의 정전기 방전 보호소자를 나타낸 개략도.
도 2 (a) 및 (b) 는 실시형태 2의 정전기 방전 보호소자를 나타낸 개략도.
도 3(a) 및 (b) 는 실시형태 3의 정전기 방전 보호소자를 나타낸 개략도.
도 4 (a) 및 (b) 는 종래 기술의 정전기 방전 보호소자를 나타낸 개략도.
도 5 (a) 및 (b) 는 실시형태 4의 정전기 방전 보호소자를 나타낸 개략도.
도 6 (a) 및 (b) 는 실시형태 5의 정전기 방전 보호소자를 나타낸 개략도.
도 7은 정전기 서지의 인가시에, 정전기 방전 보호소자와 같은, SCR 소자에 요구되는 개략 I-V 특성도.
도 8 (a) 및 (b) 는 실시형태 1 및 종래 기술의 정전기 방전 보호소자의 TPL 테스트 결과를 나타낸 그래프.
도 9는 종래 기술 구조의 TPL 테스트 결과를 나타낸 그래프.
도 10은 트리거 다이오드의 게이트 전극을 실시형태 4에 따라 GND 전위에 고정한 경우의 TPL 테스트 결과를 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1 : p형 실리콘 기판 1' : p형 우물
2 : n형 우물 3 : 얕은 트렌치 절연 (STI)
4 : p형 애노드 고농도 불순물 영역
5 : n형 애노드 고농도 불순물 영역
6 : n형 캐소드 고농도 불순물 영역
7 : p형 캐소드 고농도 불순물 영역
8 : p형 고농도 불순물 영역은
9 : n형 고농도 불순물 영역
10a ~ 10f, 11 : 실리사이드 층
12 : 측벽 13 : 게이트 산화막
14 : 게이트 폴리 실리콘 15 : 산화막
16a ~ 16d : 콘택트 17, 18 : 금속 와이어

Claims (12)

  1. 반도체 집적회로의 정전기 방전 보호소자로서,
    상기 정전기 방전 보호소자는 사이리스터와 사이리스터를 온상태로 트리거하는 트리거 다이오드를 구비하고,
    상기 트리거 다이오드는 n형 캐소드 고농도 불순물 영역과, p형 애노드 고농도 불순물 영역과, 양 고농도 불순물 영역간에 형성된 게이트를 구비하고,
    상기 게이트는 반도체 집적회로를 구성하는 MOSFET의 게이트와 동일한 구성을 가지며,
    상기 사이리스터는 p웰위에 설치한 캐소드를 형성하고 또한 제 1 저항기와 접속하는 p형 고농도 불순물 영역과, 애노드를 형성하는 n형 고농도 불순물 영역을 구비하고,
    상기 제 1 저항기를 통해 상기 n형 고농도 불순물 영역과 직렬로 접속된 배선을 갖는 것을 특징으로 하는 정전기 방전 보호소자.
  2. 반도체 집적회로의 정전기 방전 보호소자로서,
    상기 정전기 방전 보호소자는 사이리스터와 사이리스터를 온상태로 트리거하는 트리거 다이오드를 구비하고,
    상기 트리거 다이오드는 n형 캐소드 고농도 불순물 영역과, p형 애노드 고농도 불순물 영역과, 양 고농도 불순물 영역간에 형성된 게이트를 구비하고,
    상기 게이트는 반도체 집적회로를 구성하는 MOSFET의 게이트와 동일한 구성을 가지며,
    상기 사이리스터는 캐소드를 형성하는 p형 고농도 불순물 영역과, n웰위에 설치한 애노드를 형성하고 또한 제 2 저항기와 접속하는 n형 고농도 불순물 영역을 구비하고,
    상기 제 2 저항기를 통해 상기 p형 고농도 불순물 영역과 직렬로 접속된 배선을 갖는 것을 특징으로 하는 정전기 방전 보호소자.
  3. 반도체 집적회로의 정전기 방전 보호소자로서,
    상기 정전기 방전 보호소자는 사이리스터와 사이리스터를 온상태로 트리거하는 트리거 다이오드를 구비하고,
    상기 트리거 다이오드는 n형 캐소드 고농도 불순물 영역과, p형 애노드 고농도 불순물 영역과, 양 고농도 불순물 영역간에 형성된 게이트를 구비하고,
    상기 게이트는 반도체 집적회로를 구성하는 MOSFET의 게이트와 동일한 구성을 가지며,
    상기 사이리스트는 p웰위에 설치한 캐소드를 형성하고 제 1 저항기와 접속하는 p형 고농도 불순물 영역과, n웰위에 설치한 애노드를 형성하고 또한 제 2 저항기와 접속하는 n형 고농도 불순물 영역을 구비하고,
    상기 제 1 저항기를 통해 상기 n형 고농도 불순물 영역과 직렬로 접속된 배선, 및 상기 제 2 저항기를 통해 상기 p형 고농도 불순물 영역과 직렬로 접속된 배선을 갖는 것을 특징으로 하는 정전기 방전 보호소자.
  4. 제 1 항에 있어서,
    상기 저항기는, 다결정 실리콘, 상기 정전기 방전 보호소자가 p형 기판에서 형성되는 경우에는 p형 기판의 n 우물, 및 상기 정전기 방전 보호소자가 n형 기판에서 형성되는 경우에는 n형 기판의 p우물중에서 선택되는 것을 특징으로 하는 정전기 방전 보호소자.
  5. 제 1 항에 있어서,
    상기 트리거 다이오드의 게이트는, GND 와이어, VDD 와이어, 또는 입력 또는 출력용 신호 와이어에 접속되는 것을 특징으로 하는 정전기 방전 보호소자.
  6. 제 1 항에 있어서,
    상기 정전기 방전 소자 및 반도체 집적회로는 하나의 기판상에서 형성되지만 서로 상이한 영역에 형성되는 것을 특징으로 하는 정전기 방전 보호소자.
  7. 제 2 항에 있어서,
    상기 저항기는, 다결정 실리콘, 상기 정전기 방전 보호소자가 p형 기판에서 형성되는 경우에는 p형 기판의 n우물, 및 상기 정전기 방전 보호소자가 n형 기판에서 형성되는 경우에는 n형 기판의 p우물중에서 선택되는 것을 특징으로 하는 정전기 방전 보호소자.
  8. 제 2 항에 있어서,
    상기 트리거 다이오드의 게이트는, GND 와이어, VDD 와이어, 또는 입력 또는 출력용 신호 와이어에 접속되는 것을 특징으로 하는 정전기 방전 보호소자.
  9. 제 2 항에 있어서,
    상기 정전기 방전 소자 및 반도체 집적회로는 하나의 기판상에서 형성되지만 서로 상이한 영역에 형성되는 것을 특징으로 하는 정전기 방전 보호소자.
  10. 제 3 항에 있어서,
    상기 저항기는, 다결정 실리콘, 상기 정전기 방전 보호소자가 p형 기판에서 형성되는 경우에는 p형 기판의 n우물, 및 상기 정전기 방전 보호소자가 n형 기판에서 형성되는 경우에는 n형 기판의 p우물중에서 선택되는 것을 특징으로 하는 정전기 방전 보호소자.
  11. 제 3 항에 있어서,
    상기 트리거 다이오드의 게이트는, GND 와이어, VDD 와이어, 또는 입력 또는 출력용 신호 와이어에 접속되는 것을 특징으로 하는 정전기 방전 보호소자.
  12. 제 3 항에 있어서,
    상기 정전기 방전 소자 및 반도체 집적회로는 하나의 기판상에서 형성되지만 서로 상이한 영역에 형성되는 것을 특징으로 하는 정전기 방전 보호소자.
KR10-2003-0037529A 2002-06-14 2003-06-11 정전기 방전 보호 소자 Expired - Fee Related KR100517770B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002174699A JP4146672B2 (ja) 2002-06-14 2002-06-14 静電気保護素子
JPJP-P-2002-00174699 2002-06-14

Publications (2)

Publication Number Publication Date
KR20030096026A KR20030096026A (ko) 2003-12-24
KR100517770B1 true KR100517770B1 (ko) 2005-09-28

Family

ID=29720202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037529A Expired - Fee Related KR100517770B1 (ko) 2002-06-14 2003-06-11 정전기 방전 보호 소자

Country Status (6)

Country Link
US (1) US6921931B2 (ko)
EP (1) EP1378945A3 (ko)
JP (1) JP4146672B2 (ko)
KR (1) KR100517770B1 (ko)
CN (1) CN1252815C (ko)
TW (1) TWI224851B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071898A (zh) * 2020-09-03 2020-12-11 华中科技大学 一种快速离化器件及其制备方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987300B2 (en) * 2004-03-25 2006-01-17 Microchip Technology Incorporated High voltage ESD-protection structure
KR100629436B1 (ko) * 2004-09-08 2006-09-27 매그나칩 반도체 유한회사 고전압 소자의 정전기 보호장치
KR101159114B1 (ko) * 2005-05-25 2012-06-25 매그나칩 반도체 유한회사 Ｅｓｄ 보호 소자
KR100698096B1 (ko) * 2005-08-11 2007-03-23 동부일렉트로닉스 주식회사 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법
JP4459213B2 (ja) * 2006-11-07 2010-04-28 日本テキサス・インスツルメンツ株式会社 サイリスタの駆動方法
CN101465349B (zh) * 2007-12-18 2010-06-02 世界先进积体电路股份有限公司 半导体装置
KR100952245B1 (ko) * 2007-12-26 2010-04-09 주식회사 동부하이텍 정전기 방전 보호회로 및 그 제조 방법
US7919817B2 (en) * 2008-05-16 2011-04-05 Alpha & Omega Semiconductor Ltd. Electrostatic discharge (ESD) protection applying high voltage lightly doped drain (LDD) CMOS technologies
US8618608B2 (en) * 2008-12-31 2013-12-31 United Microelectronics Corp. Lateral silicon controlled rectifier structure
KR101031799B1 (ko) * 2009-05-28 2011-04-29 주식회사 바우압텍 정전기 방전 보호 소자
US8796731B2 (en) * 2010-08-20 2014-08-05 International Business Machines Corporation Low leakage, low capacitance electrostatic discharge (ESD) silicon controlled recitifer (SCR), methods of manufacture and design structure
CN101937917B (zh) * 2010-08-31 2012-02-22 北京时代民芯科技有限公司 一种集成电路中静电放电防护结构
US8906751B2 (en) 2011-01-06 2014-12-09 International Business Machines Corporation Silicon controlled rectifiers (SCR), methods of manufacture and design structures
EP2549541B1 (de) * 2011-07-19 2019-10-02 Elmos Semiconductor Aktiengesellschaft Festkörper-Diode
CN103378087B (zh) * 2012-04-28 2016-02-24 无锡华润上华半导体有限公司 静电释放保护结构及其制造方法
US9117673B2 (en) * 2012-09-04 2015-08-25 Macronix International Co., Ltd. Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor
CN103681651B (zh) * 2012-09-07 2016-06-22 旺宏电子股份有限公司 静电放电保护电路装置
CN104157645B (zh) * 2012-12-20 2017-02-22 杭州士兰微电子股份有限公司 具有抗静电放电能力的功率半导体器件及制造方法
WO2015056040A1 (en) * 2013-10-18 2015-04-23 Freescale Semiconductor, Inc. Electrostatic discharge protection device structures and methods of manufacture
WO2015112163A1 (en) * 2014-01-24 2015-07-30 Intel Corporation Fin-based semiconductor devices and methods
US10121777B2 (en) * 2016-04-25 2018-11-06 Novatek Microelectronics Corp. Silicon controlled rectifier
JP6590844B2 (ja) * 2017-02-13 2019-10-16 株式会社豊田中央研究所 半導体装置
CN107658295B (zh) * 2017-11-10 2023-09-29 江南大学 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件
KR102496371B1 (ko) * 2018-10-30 2023-02-07 삼성전자주식회사 반도체 장치
CN111092076A (zh) * 2019-12-27 2020-05-01 电子科技大学 一种高维持电压横向scr器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19735542A1 (de) * 1997-08-16 1999-02-18 Bosch Gmbh Robert Hochspannungsbauelement und Verfahren zu seiner Herstellung
JPH11204737A (ja) 1998-01-19 1999-07-30 Denso Corp 集積回路用保護装置
JP4256544B2 (ja) 1998-08-25 2009-04-22 シャープ株式会社 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路
JP3810246B2 (ja) 2000-03-15 2006-08-16 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
EP1348236B1 (en) * 2000-11-06 2007-08-15 Sarnoff Corporation Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071898A (zh) * 2020-09-03 2020-12-11 华中科技大学 一种快速离化器件及其制备方法
CN112071898B (zh) * 2020-09-03 2022-08-30 华中科技大学 一种快速离化器件及其制备方法

Also Published As

Publication number Publication date
CN1471166A (zh) 2004-01-28
TW200405541A (en) 2004-04-01
JP4146672B2 (ja) 2008-09-10
US20040027743A1 (en) 2004-02-12
US6921931B2 (en) 2005-07-26
JP2004022752A (ja) 2004-01-22
EP1378945A3 (en) 2006-05-17
EP1378945A2 (en) 2004-01-07
TWI224851B (en) 2004-12-01
CN1252815C (zh) 2006-04-19
KR20030096026A (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
KR100517770B1 (ko) 정전기 방전 보호 소자
JP2699654B2 (ja) トリガ電圧を低減したｓｃｒ保護構造および回路
US6426665B2 (en) Semiconductor device
US7154152B2 (en) Semiconductor device
JP4402109B2 (ja) 低電圧ｎｍｏｓ型静電気放電クランプ
US6710990B2 (en) Low voltage breakdown element for ESD trigger device
US7576961B2 (en) Electrostatic discharge protection circuit using triple welled silicon controlled rectifier
KR20000017536A (ko) 반도체 집적회로의 정전기 보호장치, 그의 제조방법 및 그를사용한 정전기 보호회로
CN106449634A (zh) 瞬态电压抑制器及其制造方法
KR100311578B1 (ko) 반도체장치
US5844280A (en) Device for protecting a semiconductor circuit
US20070235809A1 (en) Semiconductor device
US6570226B1 (en) Device and circuit for electrostatic discharge and overvoltage protection applications
US5514893A (en) Semiconductor device for protecting an internal circuit from electrostatic damage
US5969923A (en) Electrostatic protection structure for MOS circuits
US6894351B2 (en) Semiconductor device for electrostatic protection
US20060125054A1 (en) Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
EP0472592B1 (en) Low trigger voltage scr protection device and structure
JP4457620B2 (ja) 静電破壊保護回路
KR100347397B1 (ko) 반도체 집적회로용 입출력 보호 장치
KR100591125B1 (ko) 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터
US7279753B1 (en) Floating base bipolar ESD devices
US6445601B1 (en) Electrostatic discharge protection circuit
JP3187773B2 (ja) 入力保護素子を備えた半導体装置
KR20000020618A (ko) 반도체 장치의 정전기 보호 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030611

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050718

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050922

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050922

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080911

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090910

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100910

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20110811

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120907

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee