KR100513803B1 - 반도체 소자의 콘택 형성 방법 - Google Patents
반도체 소자의 콘택 형성 방법 Download PDFInfo
- Publication number
- KR100513803B1 KR100513803B1 KR10-1998-0042789A KR19980042789A KR100513803B1 KR 100513803 B1 KR100513803 B1 KR 100513803B1 KR 19980042789 A KR19980042789 A KR 19980042789A KR 100513803 B1 KR100513803 B1 KR 100513803B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- titanium
- ion implantation
- germanium
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 title 1
- 230000008569 process Effects 0.000 claims abstract description 24
- 239000010936 titanium Substances 0.000 claims abstract description 22
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000008188 pellet Substances 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 229910006160 GeF4 Inorganic materials 0.000 claims 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 claims 1
- 229910052986 germanium hydride Inorganic materials 0.000 claims 1
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 claims 1
- 229910008484 TiSi Inorganic materials 0.000 abstract description 12
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000004151 rapid thermal annealing Methods 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910015890 BF2 Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 저저항의 티타늄실리사이드 형성을 위한 반도체소자 제조방법에 관한 것으로서, 콘택 저항을 낮추기 위해, 워드 라인과 액티브 영역을 형성한 다음에, 실리콘 표면에 게르마늄(Ge) 이온주입을 실시하고 이온화된 티타늄을 증착한 다음, 열처리 공정을 통하여 저저항의 TiSi2 을 형성한다.
Description
본 발명은 일반적으로 반도체 소자 제조 방법에 관한 것으로서, 특히, 반도체 소자의 워드라인 및 액티브 영역에 저저항의 티타늄실리사이드를 형성하기 위한 방법에 관한 것이다.
일반적으로, 반도체 소자에서 워드라인의 전극으로 도핑된 다결정실리콘을 사용하여왔다. 그러나, 다결정실리콘의 비저항이 높은 관계로 인해 텅스텐실리사이드(WSix)와 다결정실리콘의 이중층을 사용하는 기술이 개발되어 비저항을 어느정도 낮출 수 있었다. 하지만 텅스텐실리사이드 박막의 비저항은 약 100 μΩ㎝로 여전히 큰 비저항을 나타내고 있어 이러한 이중 구조로도 차세대 소자개발을 위한 워드라인과 콘택의 저항을 낮추는데는 한계가 있다. 따라서, 텅스텐실리사이드를 비저항이 약 13-20 μΩ㎝인 티탄 실리사이드 박막으로 대체하여 워드라인의 저항을 최대한 낮추려는 연구가 진행되고 있다. 또한, 티탄 실리사이드는 다결정실리콘의 워드라인과 도핑된 단결정 실리콘의 소스/드레인 영역에서 자기-정렬 실리사이드(self-aligned silicide(salicide))의 공정이 가능하여 논리 소자에 적용되고 있다.
그러나, 소자의 디자인 룰(design rule)이 0.25㎛ 이하로 작아짐에 따라, 워드라인과 소스/드레인 위에 형성되는 티탄 실리사이드 박막의 저저항을 갖는 C54 TiSi2로의 상변태온도가 증가(900℃)되고 있다. 뿐만 아니라, 이러한 고온에서도 일부 TiSi2가 C54상으로 변태되지 않고 C49 TiSi2로 남아있게 하여 충분히 낮은 저항값을 확보하는데 어려움이 있다. 최근, 이러한 문제를 해결하고자 Ti 증착 전후에 Si, As 등을 게이트, 소스/드레인 영역에 이온주입하여 다결정 실리콘이나 소스/드레인 영역을 사전-비정질화(preamorphization)시킴으로써 C54상으로의 상변화하는데 필요한 핵생성 사이트를 제공하여 비교적 저온(750-850℃)에서도 좁은 라인폭을 갖는 곳에서 저저항의 TiSi2를 형성하려는 연구가 진행중에 있다. 하지만, Si은 비정질화시에 기판에 넓은 층의 결함층을 형성시켜 누설전류의 근원으로 작용하고, As은 PMOS의 액티브 영역에서 역도핑(counterdoping)의 효과를 주어 소스/드레인의 면(sheet) 저항 및 콘택 저항을 증가시키는 문제점이 있었다.
전술한 문제점을 해결하기 위해 안출된 본 발명은, 좁은 라인폭을 갖는 다결정실리콘 워드라인과 소스/드레인 영역에 TiSi2를 이용한 콘택 및 자기-정렬 실리사이드 콘택 형성시에 발생하는 콘택에서의 저항 극소화 및 상변화 온도를 낮추기 위하여, 실리콘 표면에 게르마늄(Ge) 이온주입과 이온화된 티타늄을 증착하고 열처리 공정을 통하여 저저항의 TiSi2 콘택을 형성하기 위한 반도체 소자 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일실시예에 따른 반도체 소자의 제조방법은, 반도체 기판 상에 소자분리막, 게이트 절연막, 게이트 전극, 게이트 전극 스페이서, 소스/드레인 영역을 형성하는 단계; 열공정을 실시하여 상기 소스/드레인 영역을 활성화시키는 단계; 게르마늄 이온 주입을 실시하여 상기 게이트 전극 및 상기 소스/드레인 영역을 비정질화시키는 단계; 이온화된 티타늄을 증착하는 단계; 및 열처리공정을 실시하여 실리사이드를 형성하는 단계를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 양호한 실시예에 대해 상세하게 설명한다.
먼저, 도1a에 도시된 바와 같이, 반도체 기판(11)에 소자분리막(isolation)(12)을 STI(Shallow Trench Isolation) 기술 등을 이용하여 형성하고, 게이트 절연막(dielectric)(13)을 약 10-200Å 정도의 두께로 증착한다. 이 게이트 절연막으로는, 실리콘 산화막, 실리콘 질화막, 실리콘 산화막과 실리콘 질화막의 적층구조, 또는 탄탈륨 산화막(Ta2O5)이 사용될 수 있다. 그리고, 도핑된 다결정실리콘을 약 100-2000Å 정도의 두께로 증착한 후, 워드라인 마스크를 이용하여 다결정실리콘을 패터닝함으로써 게이트 전극(14)을 형성하고, 게이트 전극(14) 측벽에 스페이서(15)를 형성한다. 이때, 다결정 실리콘의 증착은 N형의 경우에 As, AsH3, Sb를 이용하고, P형의 경우에 B, BF2, Ga, In을 이용하여, 이온주입 및 화학 기상 증착법에 의한 인-시튜(in-situ) 방법으로 이루어질 수 있다.
다음에는, 도1b에 도시된 바와 같이, 액티브 영역을 형성하기 위한 마스크(16)를 이용하여 이온주입을 실시함으로써 소스/드레인(17)을 형성하고 활성화(activation)를 위한 열공정을 실시한다. 이때, 소스/드레인 영역이 N+층인 경우에는 As, AsH3, P, PH3, Sb 등을 이용하고, P+층인 경우에는 B, BF2, Ga, In을 이용한다. 그리고, 활성화를 위한 열공정은 약 850-1100℃의 온도에서, 통상적인 반응로(furnace)를 이용하거나 RTA 리액터(reactor)를 이용하여 수행될 수 있다. 통상적인 반응로를 이용하는 경우에 램프업 속도(ramp up rate)는 5-100℃/min가 적절하고, RTA 리액터의 경우에는 20-150℃/min의 램프업 속도가 적절하다.
다음에는, 도1c에 도시된 바와 같이, Ge을 이용하여 전면성 이온주입(blanket implantation)을 실시한다. 이때, 다결정 실리콘의 워드라인과 액티브 영역을 비정질화하기 위해 게르마늄(Ge) 사전-비정질화 공정을 수행할 수 있으며, Ge의 소스로는 GeF2나 GeH2 가스를 이용하고, 솔리드 소스(solid source)로는 엘리먼탈 Ge 펠릿(elemental Ge pellet)을 증발시켜(evaporation) 사용한다. 이때의 공정 조건으로는 8E13-4E15의 주입량(dosage)과 5-50 keV의 에너지를 이용한다.
그리고, 도1d에 도시된 바와 같이, 자기-정렬 실리사이드(self-aligned silicide (salicide)) 형성을 위해, 워드라인(게이트 전극)과 액티브 영역(소스/드레인) 위에 이온화된 티탄(18)을 동시에 증착하고 급속 열처리(rapid thermal annealing:RTA)를 통하여 C49 상의 TiSi2막(19)을 형성한다. 이때, 이온화된 Ti는 Ti 타겟을 이용한 스퍼터링 방식으로 약 50-750Å의 두께로 증착하는데, 이때의 기판 온도는 20-550℃가 적절하다. 또한, 스퍼터링을 위한 전력은 500W 내지 4kW로 하고, Ti 이온화를 위해 타겟과 기판 사이에 이오나이저(Ionizer)를 설치하고, 이오나이저에는 RF 바이어스 전압을 인가하여 이온화를 용이하게 한다. 이때의 RF 바이어스 전력은 100-4000W, 전압은 50-200V가 적절하다. Ti를 증착하기 전에, 바람직하게는, HF계의 BOE(Buffered Oxide Etchant)나 희석된(diluted) HF를 이용하여 자연산화막을 제거한다. RTA 공정은 2-3차에 걸쳐 수행될 수 있으며, 1차 RTA 온도는 600-730℃로 하고, 열처리 분위기는 N2, NH3, Ar, He 또는 이들의 조합을 이용할 수 있으며, 이때의 유량은 1-5 SLPM(standard liter per minute)로 하고, 램프업 속도는 20-150℃/min로 한다. 다음에, 700-750℃의 온도에서 2차 RTA 공정을 실시할 수도 있다.
다음에, 반응이 이루어지지 않은(unreacted) Ti/TiN를 제거하게 되면, 도1e에 도시된 바와 같은 구조가 얻어지는데, 이후 일련의 RTA 처리를 실시하여 C54상을 갖는 TiSi2막(20)를 형성한다. 이때, 반응하지 않은 Ti/TiN은 NH4OH:H2O2:DI(Deionized water)를 1:1:3-10의 비율로 이용하여 제거하는데, Si와 접하고 있지 않는 부분에서의 Ti나 N과 반응한 TiN은 선택적 식각 방식을 이용하여 모두 제거될 수 있다. 이때, 낮은 저항의 TiSi2 박막을 형성하기 위해, 선택적 식각 공정 이후에, 약 700-900℃의 온도에서 RTA 공정을 실시할 수 있다.
이와 같은 본 발명의 콘택 형성 방법은 메모리 소자의 주변영역이나 MML 소자의 CMOS에서 워드라인, 비트라인, 소스/드레인의 콘택매립을 포함한 배선공정에도 적용될 수 있다. 이때, 도2에 도시된 바와 같이, 도1c 이후에 절연막(22)을 증착하고, 깊은 콘택홀을 형성한 후, 콘택 클리닝을 실시하고, 이온화된 Ti 증착을 완료하고, 저온 열처리(750-800℃)를 통하여 C54상을 갖는 TiSi2(23)를 형성한다. 이후에는, 통상적인 공정으로 금속확산막(TiN) 증착한 다음, 텅스텐 플러깅(plugging) 및 A1 배선공정(wiring) 등의 통상적인 금속배선(metallization) 공정을 실시하면 된다. 또한, 본 발명의 다른 실시예에서는, 워드라인을 제외하고, 소스/드레인 영역에서만 자기-정렬 실리사이드(self-aligned silicide) 프로세스를 실시할 수 있다. 이때, 워드라인 상에는 마스크 산화막을 증착하면 된다.
전술한 바와 같은 본 발명에 따르면, Ge의 이온주입을 통한 사전-비정질화 공정과 이온화시킨 티탄의 증착 공정을 통하여 다음과 같은 이점을 얻을 수 있다.
첫째, Ge은 4가의 최외각 전자를 가진 물질로 이온주입시에 Si PMOS 소자의 액티브 영역에서 중립(neutral)을 지킴으로써 As을 이용한 사전-비정질화 방법에서 제기되는 역도핑의 효과에 의한 소스/드레인 영역의 저항증가 문제를 해결할 수 있다.
둘째, Ge은 Si, As 들과 비교하여 이온주입시 형성되는 비정질층과 기판사이의 손상되는 층의 두께가 얇으므로 접합 누설전류(junction leakage current)의 감소를 이룰 수 있다.
셋째, 이온화된 티탄의 증착시 자기-바이어스(self-bias) 효과에 의하여 기판에 얇은 TiSix의 비정질층을 형성하여 실리사이드 형성시 낮은 활성화 에너지를 가지므로 저온열처리 공정에서도 저저항을 갖는 TiSi2막을 형성할 수 있다. 또한, 이온화 된 Ti 입자와 기판 사이에 바이어스를 가함으로써 비정질층의 깊이를 조절할 수 있고, 깊은 콘택의 응용에서도 양호한 피복성(bottom coverage)를 얻을 수 있다.
따라서, 반도체 소자의 소스/드레인 또는 워드라인의 면저항, 콘택저항, 기생저항 등의 감소를 이룰 수 있으므로, 소자의 동작속도의 극대화 및 신뢰성 있는 공정기술을 확보할 수 있는 효과가 있다.
도1a 내지 도1e는 본 발명의 일실시예에 따른 반도체 소자 제조 방법의 공정 단면도.
도2는 본 발명의 다른 실시예에 따른 반도체 소자 제조 방법의 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11:기판 12:소자분리막
13:게이트 절연막 14:게이트 전극
15:스페이서 16:마스크
17:소스/드레인 영역 18:티타늄막
19:Ge 20:TiSi2
Claims (6)
- 반도체 기판 상에 소자분리막, 게이트 절연막, 게이트 전극, 게이트 전극 스페이서, 소스/드레인 영역을 형성하는 단계;열공정을 실시하여 상기 소스/드레인 영역을 활성화시키는 단계;게르마늄 이온 주입을 실시하여 상기 게이트 전극 및 상기 소스/드레인 영역을 비정질화시키는 단계;이온화된 티타늄을 증착하는 단계; 및열처리공정을 실시하여 실리사이드를 형성하는 단계를 포함하며,상기 게르마늄의 소스로는 GeF4 또는 GeH4 가스를 사용하고, 솔리드 소스로는 엘리먼탈 게르마늄 펠릿을 증발시켜 사용하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 게르마늄 이온 주입은 8E13-4E15의 이온주입량과 5-50 keV의 이온주입 에너지를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 이온화된 티타늄을 증착하는 단계는, 20-550℃의 기판 온도, 500W 내지 4kW의 전력, 100-4000W의 이오나이저 RF 바이어스 전력, 50-200V의 이오나이저 RF 바이어스 전압의 공정 조건하에서 Ti 타겟을 이용한 스퍼터링 방식으로 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 티티늄은 약 50-750Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 티티늄을 증착하기 전에, BOE 또는 희석된 HF 용액을 이용하여 자연산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 열처리공정을 실시하여 실리사이드를 형성하는 단계는 급속열처리 공정을 이용하여 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0042789A KR100513803B1 (ko) | 1998-10-13 | 1998-10-13 | 반도체 소자의 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0042789A KR100513803B1 (ko) | 1998-10-13 | 1998-10-13 | 반도체 소자의 콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000025633A KR20000025633A (ko) | 2000-05-06 |
| KR100513803B1 true KR100513803B1 (ko) | 2005-12-05 |
Family
ID=19553890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0042789A Expired - Fee Related KR100513803B1 (ko) | 1998-10-13 | 1998-10-13 | 반도체 소자의 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100513803B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050764A (ja) * | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法 |
| KR20030056215A (ko) * | 2001-12-27 | 2003-07-04 | 동부전자 주식회사 | Ｍｏｓ 소자의 샐리사이드층 형성 방법 |
| KR100588779B1 (ko) * | 2003-12-30 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835112A (en) * | 1988-03-08 | 1989-05-30 | Motorola, Inc. | CMOS salicide process using germanium implantation |
| KR950034535A (ko) * | 1994-02-17 | 1995-12-28 | 가네꼬 히사시 | 자기-정렬 금속 실리사이드 막 형성 단계를 포함한 반도체 집적회로 소자 제조 방법 |
| JPH08330253A (ja) * | 1995-06-02 | 1996-12-13 | Texas Instr Inc <Ti> | ポリシリコン線上のシリサイドの形成方法 |
| KR970003670A (ko) * | 1995-06-02 | 1997-01-28 | 서브 마이크론 실리콘 및 폴리실리콘 라인에 대해 낮은 티타늄-실리사이드시트 저항 및 균일한 실리사이드 두께를 얻기 위한 캐핑층 활용법 | |
| KR970067719A (ko) * | 1996-03-15 | 1997-10-13 | 세끼자와 다다시 | 반도체 장치의 제조방법 |
| KR20000010018A (ko) * | 1998-07-29 | 2000-02-15 | 윤종용 | 반도체 장치의 제조방법 |
-
1998
- 1998-10-13 KR KR10-1998-0042789A patent/KR100513803B1/ko not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835112A (en) * | 1988-03-08 | 1989-05-30 | Motorola, Inc. | CMOS salicide process using germanium implantation |
| KR950034535A (ko) * | 1994-02-17 | 1995-12-28 | 가네꼬 히사시 | 자기-정렬 금속 실리사이드 막 형성 단계를 포함한 반도체 집적회로 소자 제조 방법 |
| KR0175419B1 (ko) * | 1994-02-17 | 1999-04-01 | 가네꼬 히사시 | 자기-정렬 금속 실리사이드 막 형성 단계를 포함한 반도체 집적회로 소자 제조방법 |
| JPH08330253A (ja) * | 1995-06-02 | 1996-12-13 | Texas Instr Inc <Ti> | ポリシリコン線上のシリサイドの形成方法 |
| KR970003670A (ko) * | 1995-06-02 | 1997-01-28 | 서브 마이크론 실리콘 및 폴리실리콘 라인에 대해 낮은 티타늄-실리사이드시트 저항 및 균일한 실리사이드 두께를 얻기 위한 캐핑층 활용법 | |
| KR970067719A (ko) * | 1996-03-15 | 1997-10-13 | 세끼자와 다다시 | 반도체 장치의 제조방법 |
| KR20000010018A (ko) * | 1998-07-29 | 2000-02-15 | 윤종용 | 반도체 장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000025633A (ko) | 2000-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
| US5480814A (en) | Process of making a polysilicon barrier layer in a self-aligned contact module | |
| US5937315A (en) | Self-aligned silicide gate technology for advanced submicron MOS devices | |
| JP2945967B2 (ja) | 半導体デバイスの製造方法 | |
| US20060199323A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH10135460A (ja) | Ｍｏｓｆｅｔデバイスおよびその製造方法 | |
| JP2008022027A (ja) | 半導体装置のセルフアラインシリサイドの形成方法 | |
| US6294448B1 (en) | Method to improve TiSix salicide formation | |
| JP2874626B2 (ja) | 半導体装置の製造方法 | |
| KR100835521B1 (ko) | 반도체 소자의 구조 및 그의 제조방법 | |
| US6245622B1 (en) | Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film | |
| US20070132057A1 (en) | Active region spacer for semiconductor devices and method to form the same | |
| GB2337634A (en) | Making a MOS transistor having gate double sidewall spacers, e.g. for a DRAM | |
| KR100513803B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| US5700734A (en) | Process of fabricating field effect transistor having reliable polycide gate electrode | |
| TWI262561B (en) | Method of forming ultra-shallow junction devices and its application in a memory device | |
| US7049218B2 (en) | Method of fabricating local interconnection using selective epitaxial growth | |
| US6727165B1 (en) | Fabrication of metal contacts for deep-submicron technologies | |
| KR100258347B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| KR100552592B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100705233B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020002644A (ko) | 비트라인 콘택 안정화를 위한 추가이온주입에 따른층간절연막의 손상 발생을 방지할 수 있는 반도체 소자제조 방법 | |
| JPH07249761A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20000041468A (ko) | 비정질실리콘막을 이용한 폴리사이드 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19981013 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20030226 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19981013 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050120 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050823 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050901 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050902 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080820 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090828 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100825 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |