KR100511903B1 - Method of manufacturing SOI substrate - Google Patents
Method of manufacturing SOI substrate Download PDFInfo
- Publication number
- KR100511903B1 KR100511903B1 KR10-1999-0025303A KR19990025303A KR100511903B1 KR 100511903 B1 KR100511903 B1 KR 100511903B1 KR 19990025303 A KR19990025303 A KR 19990025303A KR 100511903 B1 KR100511903 B1 KR 100511903B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- trench
- semiconductor substrate
- silicon nitride
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 에스오아이(SOI) 기판의 제조방법에 관한 것으로, 보다 상세하게는, 소자분리막의 신뢰성을 높임과 동시에, 균일한 두께의 반도체층을 얻을 수 있는 에스오아이 기판의 제조방법에 관한 것이다. 본 발명의 에스오아이 기판의 제조방법은, 벌크 실리콘으로 이루어진 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 트렌치가 형성될 부분을 노출시키는 마스크 패턴을 형성하는 단계; 노출된 반도체 기판 부분을 식각하여 소정 깊이의 트렌치를 형성하는 단계; 상기 결과물의 상부에 소정 두께의 실리콘질산화막을 증착하는 단계; 상기 실리콘질산화막 상에 상기 트렌치가 완전히 매립될 정도의 두께로 산화막을 증착하는 단계; 상기 마스크 패턴이 노출될 때까지, 상기 산화막 및 실리콘질산화막을 연마하는 단계; 상기 마스크 패턴을 제거하여, 상기 반도체 기판에 트렌치형 소자분리막을 형성하는 단계; 상기 트렌치형 소자분리막이 구비된 반도체 기판 상에 매몰산화막을 증착하고, 상기 매몰산화막 상에 베이스 기판을 본딩하는 단계; 상기 트렌치형 소자분리막의 저면에 잔류되어 있는 실리콘질산화막을 연마정지층으로 하는 연마 공정으로 상기 반도체 기판의 후면을 연마하여 반도체층을 얻는 단계; 및 연마정지층으로 사용된 실리콘질산화막을 제거하는 단계를 포함하여 이루어진다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a SOI substrate, and more particularly, to a method of manufacturing a SOI substrate capable of increasing the reliability of a device isolation film and obtaining a semiconductor layer having a uniform thickness. The method of manufacturing the SOH eye substrate of the present invention includes providing a semiconductor substrate made of bulk silicon; Forming a mask pattern exposing a portion where a trench is to be formed on the semiconductor substrate; Etching the exposed portion of the semiconductor substrate to form a trench of a predetermined depth; Depositing a silicon nitride oxide film having a predetermined thickness on the resultant; Depositing an oxide film on the silicon nitride oxide film to a thickness such that the trench is completely buried; Polishing the oxide film and the silicon nitride oxide film until the mask pattern is exposed; Removing the mask pattern to form a trench type isolation layer on the semiconductor substrate; Depositing a buried oxide film on the semiconductor substrate including the trench type isolation layer and bonding a base substrate on the buried oxide film; Obtaining a semiconductor layer by polishing a rear surface of the semiconductor substrate by a polishing process using a silicon nitride oxide film remaining on the bottom of the trench isolation layer as a polishing stop layer; And removing the silicon oxynitride film used as the polishing stop layer.
Description
본 발명은 에스오아이(SOI : Silicon On Insulator) 기판의 제조방법에 관한 것으로, 보다 상세하게는, 소자분리막의 신뢰성을 높임과 동시에, 균일한 두께의 반도체층을 얻을 수 있는 에스오아이 기판의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a silicon on insulator (SOI) substrate, and more particularly, to a method of manufacturing a S.O.sub.I substrate capable of obtaining a semiconductor layer having a uniform thickness while increasing the reliability of the device isolation film. It is about.
반도체 소자의 고집적화 및 고성능화가 진행됨에 따라, 벌크 실리콘으로 이루어진 실리콘 기판을 대신하여 에스오아이(SOI) 기판을 이용한 반도체 집적 기술이 주목되고 있다. As high integration and high performance of semiconductor devices progress, semiconductor integration technologies using SOI substrates have been attracting attention instead of silicon substrates made of bulk silicon.
SOI 기판은 지지 수단인 베이스 기판과 소자가 형성될 반도체층 사이에 매몰산화막이 개재된 구조로서, 이러한 SOI 기판 상에 형성된 반도체 소자는 완전한 소자 분리와 기생 용량의 감소 및 고속 동작이 가능한 장점을 갖는다. The SOI substrate has a structure in which a buried oxide film is interposed between a base substrate, which is a supporting means, and a semiconductor layer, on which the device is to be formed. The semiconductor device formed on the SOI substrate has advantages of complete device isolation, parasitic capacitance reduction, and high speed operation. .
상기 SOI 기판을 제조하기 위한 방법으로서, 종래에는, 산소 이온주입을 이용하는 SIMOX(seperation by implanted oxygen)법과, 두장의 실리콘 기판을 매몰산화막의 개재하에 본딩시키는 본딩법이 이용되어져 왔다. 그런데, 상기 SIMOX법을 이용한 SOI 기판의 제조방법은 소자가 형성될 반도체층의 두께 조절이 어렵고, 또한, 제조 시간이 길다는 단점이 있기 때문에, 최근에는 본딩법을 이용한 SOI 기판의 제조방법이 주로 이용되고 있다. As a method for manufacturing the SOI substrate, conventionally, a SIMOX (seperation by implanted oxygen) method using oxygen ion implantation and a bonding method of bonding two silicon substrates under intervening buried oxide films have been used. However, since the method of manufacturing the SOI substrate using the SIMOX method has a disadvantage in that it is difficult to control the thickness of the semiconductor layer on which the device is to be formed and the manufacturing time is long, recently, the method of manufacturing the SOI substrate using the bonding method is mainly used. It is used.
본딩법을 이용한 SOI 기판의 제조방법을 간략하게 설명하면, 다음과 같다. A method of manufacturing an SOI substrate using the bonding method will be briefly described as follows.
먼저, 반도체 기판에 트렌치를 형성하고, 상기 트렌치 내에 산화막을 매립시켜, 소자분리 및 후속의 연마 공정에서 연마정지층으로 사용하기 위한 트렌치형의 소자분리막을 형성한다. 그런다음, 트렌치형의 소자분리막이 구비된 반도체 기판을 매몰산화막의 개재하에 베이스 기판과 본딩시킨다. 여기서, 상기 매몰산화막은 기판들간의 본딩 이전에 트렌치형의 소자분리막이 구비된 반도체 기판 상에 형성시키거나, 또는, 베이스 기판에 형성시키며, 아울러, 상기 기판들 모두에 형성시킬 수도 있다. First, a trench is formed in a semiconductor substrate, and an oxide film is embedded in the trench to form a trench type device isolation film for use as a polishing stop layer in device isolation and subsequent polishing processes. Then, the semiconductor substrate provided with the trench type isolation layer is bonded with the base substrate through the buried oxide film. The buried oxide film may be formed on a semiconductor substrate having a trench type isolation layer, or formed on a base substrate, and formed on all of the substrates before bonding between the substrates.
다음으로, 그라인딩 공정을 통해 트렌치형의 소자분리막과 인접된 곳까지 반도체 기판의 후면을 제거하고, 연이어서, 트렌치형의 소자분리막을 연마정지층으로 하는 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정을 수행하여 소자가 형성될 반도체층을 얻음과 동시에, SOI 기판을 완성한다. Next, the back surface of the semiconductor substrate is removed to a region adjacent to the trench type device isolation film through a grinding process, and subsequently, chemical mechanical polishing (hereinafter referred to as CMP) is used as the polishing stop layer. ) To obtain a semiconductor layer on which the device is to be formed, and at the same time, complete the SOI substrate.
그러나, 상기와 같은 종래의 SOI 기판 제조방법은 다음과 같은 문제점이 있다. However, the conventional SOI substrate manufacturing method as described above has the following problems.
우선, 전술한 바와 같이, 반도체 기판에 구비시킨 트렌치형의 소자분리막은 CMP 공정시에 연마정지층으로서 이용된다. 그런데, 산화막과 실리콘막은 그들간의 연마 선택비가 크지 않기 때문에, CMP 공정을 통해 얻어지는 반도체층의 두께 균일도는 낮으며, 특히, 최종적으로 얻어진 반도체층의 표면에서 디싱(Dishing) 현상이 발생하게 됨에 따라, 소자 특성의 향상을 기대할 수 없고, 아울러, 후속 공정, 예컨데, 노광 공정 등의 어려움을 초래하게 된다. First, as described above, the trench type device isolation film provided in the semiconductor substrate is used as the polishing stop layer in the CMP process. However, since the polishing selectivity between the oxide film and the silicon film is not large, the thickness uniformity of the semiconductor layer obtained through the CMP process is low, and in particular, as dishing occurs on the surface of the finally obtained semiconductor layer, Improvement in device characteristics cannot be expected, and at the same time, difficulties in subsequent steps, for example, exposure steps, are caused.
또한, 트렌치형의 소자분리막을 형성함에 있어서는, 식각 마스크로 사용되는 패드 질화막을 연마정지층으로 하여 산화막에 대한 CMP 공정을 수행하게 되는데, 상기 질화막은 실리콘막과의 선택비는 우수하지만, 트렌치 내에 매립되는 산화막 표면에 스크래치(scratch)와 같은 결함을 유발시키게 됨으로써, 트렌치형 소자분리막의 신뢰성 저하가 발생되는 문제점이 있다. In addition, in forming a trench isolation device, a CMP process is performed on an oxide film using a pad nitride film used as an etching mask as a polishing stop layer. The nitride film has an excellent selectivity with respect to a silicon film, By causing a defect such as a scratch on the surface of the oxide film to be embedded, there is a problem that the reliability of the trench type isolation layer occurs.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 트렌치형 소자분리막의 신뢰성을 높임과 동시에, 균일한 두께의 반도체층을 얻을 수 있는 SOI 기판의 제조방법을 제공하는데, 그 목적이 있다. Accordingly, an object of the present invention is to provide a method of manufacturing an SOI substrate which can provide a semiconductor layer having a uniform thickness while increasing the reliability of a trench type isolation layer. .
상기와 같은 목적을 달성하기 위한 본 발명의 SOI 기판의 제조방법은, 벌크 실리콘으로 이루어진 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 트렌치가 형성될 부분을 노출시키는 마스크 패턴을 형성하는 단계; 노출된 반도체 기판 부분을 식각하여 소정 깊이의 트렌치를 형성하는 단계; 상기 결과물의 상부에 소정 두께의 실리콘질산화막을 증착하는 단계; 상기 실리콘질산화막 상에 상기 트렌치가 완전히 매립될 정도의 두께로 산화막을 증착하는 단계; 상기 마스크 패턴이 노출될 때까지, 상기 산화막 및 실리콘질산화막을 연마하는 단계; 상기 마스크 패턴을 제거하여, 상기 반도체 기판에 트렌치형 소자분리막을 형성하는 단계; 상기 트렌치형 소자분리막이 구비된 반도체 기판 상에 매몰산화막을 증착하고, 상기 매몰산화막 상에 베이스 기판을 본딩하는 단계; 상기 트렌치형 소자분리막의 저면에 잔류되어 있는 실리콘질산화막을 연마정지층으로 하는 연마 공정으로 상기 반도체 기판의 후면을 연마하여 반도체층을 얻는 단계; 및 연마정지층으로 사용된 실리콘질산화막을 제거하는 단계를 포함하여 이루어진다. SOI substrate manufacturing method of the present invention for achieving the above object comprises the steps of providing a semiconductor substrate made of bulk silicon; Forming a mask pattern exposing a portion where a trench is to be formed on the semiconductor substrate; Etching the exposed portion of the semiconductor substrate to form a trench of a predetermined depth; Depositing a silicon nitride oxide film having a predetermined thickness on the resultant; Depositing an oxide film on the silicon nitride oxide film to a thickness such that the trench is completely buried; Polishing the oxide film and the silicon nitride oxide film until the mask pattern is exposed; Removing the mask pattern to form a trench type isolation layer on the semiconductor substrate; Depositing a buried oxide film on the semiconductor substrate including the trench type isolation layer and bonding a base substrate on the buried oxide film; Obtaining a semiconductor layer by polishing a rear surface of the semiconductor substrate by a polishing process using a silicon nitride oxide film remaining on the bottom of the trench isolation layer as a polishing stop layer; And removing the silicon oxynitride film used as the polishing stop layer.
본 발명에 따르면, 트렌치형 소자분리막을 형성하기 위한 CMP 공정 및 반도체층을 얻기 위한 반도체 기판의 CMP 공정시에 실리콘질산화막을 연마정지층으로 이용하기 때문에, 트렌치형 소자분리막의 표면에 스크래치와 같은 결함이 발생되는 것을 방지할 수 있으며, 아울러, 반도체층의 두께 균일도를 향상시킬 수 있다. According to the present invention, since the silicon nitride oxide film is used as the polishing stop layer during the CMP process for forming the trench type isolation layer and the CMP process of the semiconductor substrate for obtaining the semiconductor layer, defects such as scratches on the surface of the trench type isolation layer This can be prevented from occurring, and the thickness uniformity of the semiconductor layer can be improved.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 SOI 기판의 제조방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다. 1A to 1H are cross-sectional views of respective processes for explaining a method of manufacturing an SOI substrate according to an exemplary embodiment of the present invention.
우선, 도 1a에 도시된 바와 같이, 벌크 실리콘으로 이루어진 반도체 기판(1)을 마련하고, 상기 반도체 기판(1) 상에 50∼200Å의 패드 산화막(2) 및 700∼1,500Å의 패드 질화막(3)을 차례로 형성한다. First, as shown in FIG. 1A, a semiconductor substrate 1 made of bulk silicon is provided, and a 50-200 kPa pad oxide film 2 and a 700-1500 kPa pad nitride film 3 are provided on the semiconductor substrate 1. ) In turn.
그 다음, 도 1b에 도시된 바와 같이, 패드 질화막(3) 및 패드 산화막(2)을 패터닝하여, 트렌치가 형성될 반도체 기판(1) 부분을 노출시키고, 이어서, 노출된 반도체 기판 부분을 소정 깊이, 예컨데, 1,000∼3,000Å 깊이의 트렌치(4)를 형성한다. 여기서, 트렌치(4)의 깊이는 최종적으로 얻고자 하는 반도체층의 두께가 되도록 함이 바람직하다. 그런다음, 상기 트렌치(4)를 형성하기 위한 식각시에 발생된 트렌치(4) 벽면의 손상을 보상하고, 아울러, 트렌치(4) 코너 부분의 라운딩 (rounding)을 위하여 열산화 공정을 수행한다. 이때, 도시된 바와 같이, 트렌치(4) 벽면에는 50∼200Å 두께의 희생 산화막(5)이 형성된다. Next, as shown in FIG. 1B, the pad nitride film 3 and the pad oxide film 2 are patterned to expose the portion of the semiconductor substrate 1 on which the trench is to be formed, and then the exposed portion of the semiconductor substrate is a predetermined depth. , For example, to form a trench 4 of 1,000 to 3,000 microns deep. Here, the depth of the trench 4 is preferably such that the thickness of the semiconductor layer to be finally obtained. Thereafter, a thermal oxidation process is performed to compensate for damage to the wall of the trench 4 generated during the etching to form the trench 4 and to round the corners of the trench 4. At this time, as shown, a sacrificial oxide film 5 having a thickness of 50 to 200 Å is formed on the wall of the trench 4.
한편, 희생 산화 공정을 수행한 후에는, 트렌치(4) 벽면의 손상을 보다 완벽하게 보상하기 위하여, 상기 희생 산화막(5)을 제거한 상태에서, 재차 열산화 공정을 수행하여 동일 두께의 희생 산화막을 형성하는 것도 가능하다. On the other hand, after performing the sacrificial oxidation process, in order to more completely compensate for the damage of the trench 4 walls, the sacrificial oxide film having the same thickness is again subjected to the thermal oxidation process with the sacrificial oxide film 5 removed. It is also possible to form.
다음으로, 도 1c에 도시된 바와 같이, PE-CVD법으로 전체 상부에 1,000Å 이하의 두께, 바람직하게는, 500∼1,000Å 두께로 실리콘질산화막(SiON : 6)을 증착하고, 이어서, 트렌치(4)가 완전히 매립될 정도의 충분한 두께로 상기 실리콘질산화막(6) 상에 O3 TEOS USG 산화막 또는 고밀도 플라즈마 화학기상증착(HDP CVD) 산화막 중에서 선택되는 하나의 산화막(7)을 증착한다. 여기서, 산화막(7)으로서 O3 TEOS USG 산화막을 증착할 경우에는 그 치밀화를 위해 열처리를 수행하며, 특히, HDP CVD 산화막을 증착할 경우에는 그 치밀화를 위해 950∼1,150℃ 및 N2 분위기하에서 30∼60분 동안 열처리를 수행한다.Next, as shown in FIG. 1C, a silicon nitride oxide film (SiON: 6) is deposited to a thickness of 1,000 GPa or less, preferably 500 to 1,000 GPa, over the whole by PE-CVD. One oxide film 7 selected from an O 3 TEOS USG oxide film or a high density plasma chemical vapor deposition (HDP CVD) oxide film is deposited on the silicon oxynitride film 6 to a sufficient thickness such that (4) is completely embedded. Here, in the case of depositing the O 3 TEOS USG oxide film as the oxide film 7, heat treatment is performed for densification thereof. In particular, in the case of depositing the HDP CVD oxide film, it is carried out at 950-1,150 ° C. and N 2 atmosphere for densification. Heat treatment is performed for ˜60 minutes.
그 다음, 도 1d에 도시된 바와 같이, 패드 질화막(3)이 노출될 때까지, CMP 공정으로 산화막(7) 및 실리콘질산화막(6)을 연마하고, 그리고나서, 도 1e에 도시된 바와 같이, 노출된 패드 질화막 및 패드 산화막을 제거함으로써, 트렌치형의 소자분리막(10)을 형성한다. Then, as shown in FIG. 1D, the oxide film 7 and the silicon nitride oxide film 6 are polished by a CMP process until the pad nitride film 3 is exposed, and then, as shown in FIG. 1E. The trench isolation device isolation film 10 is formed by removing the exposed pad nitride film and the pad oxide film.
다음으로, 도 1f에 도시된 바와 같이, 트렌치형의 소자분리막(10)이 구비된 반도체 기판(1) 상에 O3 TEOS막을 3,000∼10,000Å 두께로 증착하고, 이어서, CMP 공정으로 상기 O3 TEOS막을 평탄화시켜, 매몰산화막(11)을 형성한다. 그런다음, 상기 매몰산화막(11) 상에 지지 수단인 베이스 기판(12)을 본딩시키고, 반도체 기판(1)과 베이스 기판(12)간의 본딩 강도를 증진시키기 위하여, 800∼950℃의 온도 및 O2 또는 N2 분위기하에서 10∼60분 동안 열처리를 수행한다.Next, as shown in FIG. 1F, an O 3 TEOS film is deposited to a thickness of 3,000 to 10,000 Å on a semiconductor substrate 1 having a trench type device isolation film 10, and then, the C 3 process is performed. The TEOS film is planarized to form a buried oxide film 11. Then, in order to bond the base substrate 12, which is a supporting means, to the buried oxide film 11, and to improve the bonding strength between the semiconductor substrate 1 and the base substrate 12, the temperature and the temperature of 800 ~ 950 ℃ Heat treatment is carried out for 10 to 60 minutes under 2 or N 2 atmosphere.
그 다음, 도 1g에 도시된 바와 같이, 트렌치의 저면에 잔류되어 있는 실리콘질산화막(6)을 연마정지층으로 해서, 반도체 기판의 후면을 CMP 공정으로 연마하여 소자가 형성될 반도체층(1a)를 얻는다. 여기서, 반도체층(1a)을 얻기 위한 CMP 공정은 실리콘막과 선택비가 우수한 실리콘질산화막을 연마정지층으로해서 수행되기 때문에, 종래와 비교해서, 디싱의 발생없이 균일한 두께의 반도체층(1a)을 얻을 수 있다. 한편, 상기한 CMP 공정은 CeO2 또는 SiO2를 기본으로 하는 연마액, 즉, 슬러리(Slurry)를 이용하여 수행한다.Next, as shown in FIG. 1G, the silicon nitride oxide film 6 remaining on the bottom of the trench is used as a polishing stop layer, and the back surface of the semiconductor substrate is polished by the CMP process to form the semiconductor layer 1a. Get In this case, the CMP process for obtaining the semiconductor layer 1a is performed by using a silicon nitride oxide film having excellent selectivity as the polishing stop layer, so that the semiconductor layer 1a having a uniform thickness without the occurrence of dishing is compared with the conventional one. You can get it. On the other hand, the CMP process is performed using a polishing liquid, that is, a slurry (Slurry) based on CeO 2 or SiO 2 .
이후, 도 1h에 도시된 바와 같이, 습식 식각으로 트렌치 내에 매립된 산화막(7) 상부의 실리콘질산화막을 제거하여, 균일한 두께의 반도체층(1a)를 갖는 SOI 기판(20)을 얻는다. Thereafter, as shown in FIG. 1H, the silicon nitride oxide film on the oxide film 7 embedded in the trench is removed by wet etching to obtain the SOI substrate 20 having the semiconductor layer 1a having a uniform thickness.
이상에서와 같이, 본 발명은 반도체층을 얻기 위한 반도체 기판의 CMP 공정시에 실리콘막과 선택비가 우수한 실리콘질산화막을 연마정지층으로해서 수행하기 때문에, 반도체층 표면에서 디싱 현상이 발생되는 것을 방지할 수 있고, 이에 따라, 반도체층의 두께 균일성을 향상시킬 수 있다. 따라서, 후속 공정의 안정화를 도모할 수 있음은 물론, 이러한 SOI 기판 상에 형성되는 반도체 소자의 특성 향상을 기대할 수 있다. As described above, the present invention uses a silicon nitride oxide film having excellent selectivity as the polishing stop layer during the CMP process of the semiconductor substrate for obtaining the semiconductor layer, thereby preventing dishing from occurring on the surface of the semiconductor layer. As a result, the thickness uniformity of the semiconductor layer can be improved. Therefore, not only the stabilization of subsequent processes can be achieved, but also the improvement of characteristics of the semiconductor device formed on such an SOI substrate can be expected.
또한, 트렌치형의 소자분리막을 얻기 위한 산화막의 CMP 공정시에도 실리콘질산화막을 이용함으로써, 소자분리막의 표면에 스크래치와 같은 결함이 발생되는 것을 방지할 수 있기 때문에, 상기 소자분리막의 신뢰성도 향상시킬 수 있다. In addition, the use of the silicon nitride oxide film during the CMP process of the oxide film for obtaining the trench type device isolation film can prevent scratches such as scratches from occurring on the surface of the device isolation film, thereby improving the reliability of the device isolation film. have.
한편, 여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한, 모든 수정과 변형을 포함하는 것으로 이해할 수 있다. Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 에스오아이 기판의 제조방법을 설명하기 위한 공정 단면도. 1A to 1H are cross-sectional views illustrating a method of manufacturing an SOH substrate according to an exemplary embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings
1 : 반도체 기판 1a : 반도체층1: semiconductor substrate 1a: semiconductor layer
2 : 패드 산화막 3 : 패드 질화막2: pad oxide film 3: pad nitride film
4 : 트렌치 5 : 희생 산화막4: trench 5: sacrificial oxide film
6 : 실리콘질산화막 7 : 산화막6: silicon nitride oxide film 7: oxide film
10 : 트렌치형 소자분리막 11 : 매몰산화막10: trench type isolation layer 11: investment oxide film
12 : 베이스 기판 20 : SOI 기판12: base substrate 20: SOI substrate
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025303A KR100511903B1 (en) | 1999-06-29 | 1999-06-29 | Method of manufacturing SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025303A KR100511903B1 (en) | 1999-06-29 | 1999-06-29 | Method of manufacturing SOI substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004609A KR20010004609A (en) | 2001-01-15 |
| KR100511903B1 true KR100511903B1 (en) | 2005-09-02 |
Family
ID=19596951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0025303A Expired - Fee Related KR100511903B1 (en) | 1999-06-29 | 1999-06-29 | Method of manufacturing SOI substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100511903B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850180B1 (en) | 2002-12-30 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Method for fabricating a SOI substrate and polishing apparatus used the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163817A (en) * | 1983-03-08 | 1984-09-14 | Nec Corp | Substrate for semiconductor device |
| JPH0279431A (en) * | 1988-09-14 | 1990-03-20 | Toshiba Ceramics Co Ltd | Semiconductor device and its manufacture |
| JPH0395912A (en) * | 1989-09-07 | 1991-04-22 | Sony Corp | Manufacture of semiconductor substrate |
| JPH03159257A (en) * | 1989-11-17 | 1991-07-09 | Nec Corp | Manufacture of semiconductor substrate |
-
1999
- 1999-06-29 KR KR10-1999-0025303A patent/KR100511903B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163817A (en) * | 1983-03-08 | 1984-09-14 | Nec Corp | Substrate for semiconductor device |
| JPH0279431A (en) * | 1988-09-14 | 1990-03-20 | Toshiba Ceramics Co Ltd | Semiconductor device and its manufacture |
| JPH0395912A (en) * | 1989-09-07 | 1991-04-22 | Sony Corp | Manufacture of semiconductor substrate |
| JPH03159257A (en) * | 1989-11-17 | 1991-07-09 | Nec Corp | Manufacture of semiconductor substrate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850180B1 (en) | 2002-12-30 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Method for fabricating a SOI substrate and polishing apparatus used the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004609A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242320B1 (en) | Method for fabricating SOI wafer | |
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| KR20010058498A (en) | Method of forming trench type isolation layer in semiconductor device | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| JP3933371B2 (en) | Trench element isolation method for integrated circuit device using high selectivity CMP | |
| KR19990055121A (en) | Semiconductor device manufacturing method | |
| KR20010064324A (en) | Method for forming isolation layer of semiconductor device using trench technology | |
| KR19980063317A (en) | Device Separation Method of Semiconductor Device | |
| KR100511903B1 (en) | Method of manufacturing SOI substrate | |
| KR20010046153A (en) | Method of manufacturing trench type isolation layer in semiconductor device | |
| US6169002B1 (en) | Methods of forming trench isolation structures by etching back electrically insulating layers using etching masks | |
| KR100511896B1 (en) | Method of manufacturing soi substrate | |
| JPH11284061A (en) | Method for manufacturing semiconductor device | |
| KR100303365B1 (en) | Method of manufacturing SOI substrate | |
| KR100422959B1 (en) | Device isolation insulating film formation method of semiconductor device | |
| KR100344765B1 (en) | Method for isolating semiconductor devices | |
| KR100608344B1 (en) | SOH wafer manufacturing method | |
| KR100437541B1 (en) | Method for forming isolation layer of semiconductor device using two-step gap filling processes | |
| KR100595858B1 (en) | Semiconductor device manufacturing method | |
| KR100430582B1 (en) | Method for manufacturing semiconductor device | |
| KR100265606B1 (en) | Device Separation Method of Semiconductor Device | |
| KR100829372B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR20000060946A (en) | Manufacturing Method of Semiconductor Device | |
| KR20080086222A (en) | ST formation process of semiconductor device | |
| KR19990004577A (en) | Device isolation insulating film formation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990629 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20031105 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19990629 Comment text: Patent Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050725 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050825 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050826 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080728 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090727 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100726 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |