[go: up one dir, main page]

KR100509609B1 - 디스플레이 패널구동방법 및 장치 - Google Patents

디스플레이 패널구동방법 및 장치 Download PDF

Info

Publication number
KR100509609B1
KR100509609B1 KR1020040021551A KR20040021551A KR100509609B1 KR 100509609 B1 KR100509609 B1 KR 100509609B1 KR 1020040021551 A KR1020040021551 A KR 1020040021551A KR 20040021551 A KR20040021551 A KR 20040021551A KR 100509609 B1 KR100509609 B1 KR 100509609B1
Authority
KR
South Korea
Prior art keywords
low level
scan
group
section
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040021551A
Other languages
English (en)
Inventor
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040021551A priority Critical patent/KR100509609B1/ko
Priority to JP2004288334A priority patent/JP4188898B2/ja
Priority to US11/030,202 priority patent/US20050219157A1/en
Priority to EP05075346A priority patent/EP1585095A3/en
Priority to CNA2005100526018A priority patent/CN1677461A/zh
Application granted granted Critical
Publication of KR100509609B1 publication Critical patent/KR100509609B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2948—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명에 의한 디스플레이 패널구동방법은, 주사전극 및 공통전극에 의해 구비되는 디스플레이 셀들을 복수의 그룹으로 구분하고, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하고, 상기 서브필드는, 어드레스구간 및 유지구간을 포함하고, 상기 어드레스구간에서, 디스플레이될 셀들을 선택하고, 상기 유지구간에서, 상기 주사전극과 상기 공통전극에 유지방전신호의 하이레벨과 로우레벨이 교대로 인가되어 유지방전이 수행되고, 적어도 하나의 유지구간에서 상기 주사전극에 인가되는 유지방전신호의 하이레벨의 전위 및 인가 타이밍은 모든 그룹에서 동일하고, 상기 주사전극에 인가되는 유지방전신호의 로우레벨의 전위는 제1로우레벨 및 상기 제1로우레벨보다 높은 제2로우레벨이 혼합되어 존재하고, 상기 제1로우레벨 및 상기 제2로우레벨이 상기 각 그룹별로 서로 다른 타이밍에 인가되는 것을 특징으로 한다.
본 발명의 디스플레이 패널구동방법에 의하면, 구동회로의 추가없이 디스플레이 셀들을 복수의 그룹으로 구분하여 구동할 수 있다.

Description

디스플레이 패널구동방법 및 장치{Method and apparatus for display panel}
본 발명은 플라즈마 디스플레이 패널(PDP)과 같이 어드레스기간과 유지기간이 순차적으로 수행되어 화상을 표시하는 디스플레이 패널에 관한 것으로서, 특히 디스플레이 셀들을 복수의 그룹으로 나누어 구동하는 디스플레이 패널구동방법 및 장치에 관한 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.
도 1를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(100, 106) 사이에는, 어드레스 전극 라인들(A1, A2, ... , A m), 유전층(102, 110), Y 전극 라인들(Y1, ... , Yn), X 전극 라인들(X1, ... , Xn), 형광층(112), 격벽(114) 및 보호층으로서 예컨대 일산화마그네슘 (MgO)층(104)이 마련되어 있다.
어드레스 전극 라인들(A1, A2, ... , Am)은 뒤쪽 글라스 기판(106)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(110)은 어드레스 전극 라인들(A1, A2, ... , Am)의 앞쪽에 도포된다. 아래쪽 유전층(110)의 앞쪽에는 격벽(114)들이 어드레스 전극 라인들(A1, A2, ... , Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 디스플레이 셀의 방전 영역을 구획하고, 각 디스플레이 셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광층(112)은, 격벽(114)들 사이에서 형성된다.
X 전극 라인들(X1, ... , Xn)과 Y 전극 라인들(Y1, ... , Yn )은 어드레스 전극 라인들(A1, A2, ... , Am)과 직교되도록 앞쪽 글라스 기판(100)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ... , Xn)과 각 Y 전극 라인(Y1, ... , Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(Xnb, Ynb)이 결합되어 형성될 수 있다. 앞쪽 유전층(102)은 X 전극 라인들(X1, ... , Xn)과 Y 전극 라인들(Y1, ... , Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(102)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이 유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이 유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이 방전이 수행된다. 이때, 디스플레이 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(112)이 여기되어 빛이 발생된다.
도 2는 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여준다.
도면을 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(200), 제어부(202), 어드레스 구동부(206), X 구동부(208) 및 Y 구동부(204)를 포함한다. 영상 처리부(200)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(202)는 영상 처리부(200)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(206)는, 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(208)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(204)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리(Address-Display Separation, 이하 "ADS"라 함) 구동방법이 미국특허 제5,541,618호에 개시되어 있다.
도 3은 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 ADS 구동방법을 보여준다.
도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8 개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋구간(미도시)과, 어드레스구간(A1, ..., A8)및, 유지방전구간(S1, ..., S8)로 분할된다.
각 어드레스구간(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다.
각 유지방전구간(S1, ..., S8)에서는, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn)에 디스플레이 방전용 펄스가 교호하게 인가되어, 어드레스구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전구간(S1, ..., S8)내의 유지방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256 계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 유지펄스의 수가 할당될 수 있다. 만일 133 계조의 휘도를 얻기 위해서는, 서브필드1 기간, 서브필드3 기간 및 서브필드8 기간 동안 셀들을 어드레싱하여 유지방전하면 된다.
각 서브필드에 할당되는 유지방전 수는, APC(Automatic power control) 단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 유지방전 수는. 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대 서브필드4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드6에 할당된 계조도를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.
도 4는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도로서, AC PDP의 ADS(Address display separated) 구동방식에서 한 서브필드(SF)내에 어드레스 전극(A), 공통전극(X) 및 주사전극(Y1~Yn)에 인가되는 구동신호를 나타낸다. 도 4를 참조하면, 하나의 서브필드(SF)는 리셋구간(PR), 어드레스구간(PA) 및 유지방전구간(PS)를 구비한다.
리셋구간(PR)은 모든 그룹의 주사라인에 대해 리셋펄스를 인가하여, 강제로 기입방전을 수행함으로써, 전체 셀의 벽전하 상태를 초기화한다. 어드레스구간(PA)에 들어가기 전에 리셋구간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 리셋구간(PR)에 의해 초기화된 셀들은, 셀 내부의 벽전하 조건이 모두 비슷하게 형성된다. 리셋구간(PR)이 수행된 후에 어드레스 기간(PA)이 수행된다. 이 때 어드레스구간(PA)에는, 공통전극(X)에 바이어스 전압(Ve)이 인가되고, 표시되어야 할 셀 위치에서 주사전극(Y1~Yn)과 어드레스 전극(A1~Am)을 동시에 턴온시킴으로써, 표시 셀을 선택한다. 어드레스구간(PA)이 수행된 후에, 공통전극(X)과 주사전극(Y1~Yn)에 유지펄스(Vs)를 교대로 인가하여, 유지방전구간(PS)이 수행된다. 유지방전구간(PS) 중에 어드레스 전극(A1~Am)에는 로우레벨의 전압(VG)이 인가된다. PDP에서 휘도는 유지방전 펄스수에 의하여 조정된다. 하나의 서브필드 또는 하나의 TV 필드에서의 유지방전 펄스수가 많으면 휘도가 증가한다.
도 5는 도 1에 도시된 패널의 구동 신호의 다른 예를 설명하기 위한 타이밍도로서, 도 4와의 차이점은 어드레스구간(PA)에서 주사전극의 하이레벨 전압(VSC-H)이 로우레벨의 유지전압 예컨대 접지전압보다 작은 경우를 나타낸다.
도 6은 도 4에 도시된 패널 구동신호를 구현하기 위한 Y구동부(204) 회로도의 일 예이다. 도 6에서 Ys 스위치와 Yg 스위치 사이의 노드에는 에너지 회생회로(Energy recovery circuit)가 연결될 수 있다. 에너지 회생회로는 에너지 회수용 캐패시터, 인덕터를 포함하여, 패널 캐패시턴스와 인덕터 사이의 LC 공진을 이용하여 소비전력의 효율을 향상한다. 에너지 회생회로는 미국특허 US4,866,349, US5,670,974에 그 예가 개시되어 있다.
도 4와 도 6을 참조하면, 리셋구간(PR)에서 Vs ~ VS+Vset의 상승램프구간은, Ys, Cset, Yrr1, SC_L 경로에 의하여 패널(Panel)에 인가된다. 또한 리셋구간(PR)에서 Vs ~ VSC_L 의 하강램프구간은, Ys, Ypp 가 턴온된 상태에서, Yfr, SC_L 경로에 의하여 패널에 인가된다.
도 7은 도 4에 도시된 패널 구동신호를 구현하기 위한 Y구동부(204) 회로도의 다른 예이다. 도 7과 도 6과의 차이점은, Ysch, Ysp 스위치가 추가된 것이다.
리셋구간(PR)을 구현하기 위한 스위칭 동작은, 도 6과 동일하고, 어드레스구간(PA) 및 유지방전구간(PS)을 구현하기 위한 스위칭 동작이 다음과 같이 수행된다.
어드레스구간(PA)에서, 하이레벨 주사전압(Vsc_h)은 Ysch, SC_H 스위치를 통하여 패널로 인가되고, 로우레벨 주사전압(Vsc_L)은 Ysc, SC_L 스위치를 통하여 인가된다.
또한 유지방전구간(PS)에서, 로우레벨에서 하이레벨로 천이하는 구간과 하이레벨 유지전압(Vs)은, Ypp, Ysp, SC_H 스위치를 통하여 인가된다. 또한 하이레벨에서 로우레벨로 천이하는 구간과 로우레벨 유지전압은, Ypp, SH_L 스위치를 통하여 인가된다.
도 8은 도 5에 도시된 패널 구동신호를 구현하기 위한 Y구동부(204) 회로도의 일 예이다. 도면에 도시되지는 않았지만, Ys 스위치와 Yg 스위치 사이의 노드에는 에너지 회생회로가 연결될 수 있다. 도 8과 도 6의 차이점은, Ypn 스위치가 추가된 것이다. Ypn은, 도 8에서 주사전압(Vsc_L, Vsc_h)이 접지전압보다 낮은 경우에, 어드레스구간(PA)에서, 접지전원과 Vsc_L을 차단하기 위해 구비된다. 만일 Ypn 이 없이 Ypp와 SC_L이 직접 연결되면, Yg, Ypp, SC_L 을 통하여 기생 다이오드를 통하여 도통된다. 그 외의 구동신호 생성을 위한 스위칭 동작은 도 6과 동일하다.
도 9는 도 5에 도시된 패널 구동신호를 구현하기 위한 Y구동부(204) 회로도의 다른 예이다. 또한 도 9와 도 7의 차이점은, Ypn 스위치가 추가된 것이다. Ypn의 역할은 도 8에서 설명한 바와 같다. 그 외의 구동신호 생성을 위한 스위칭 동작은 도 7과 동일하다.
전술한 종래의 ADS 구동방법은, 유지구간(PS)에서 주사전극과 공통전극에 교대로 인가되는 유지방전신호의 하이레벨과 로우레벨이 고정되어 있다. 이러한 종래의 구동방법에 의하면, 디스플레이 셀들을 복수의 그룹으로 구분하여 구동하기 위하여는, 각 그룹별로 독립적인 구동회로를 구비하여야 하므로, 구동회로가 복잡하고 비용이 상승하는 문제점이 있다.
또한 전술한 ADS 구동방법은 첫번째 주사전극(Y1)에서 마지막 주사전극까지의 어드레싱 동작을 완료한 다음 모든 셀에 대해 동시에 유지방전동작을 수행하도록 한 것이다. 이와 같은 ADS 구동방법에 의하면, 어느 한 주사라인에 어드레싱 동작이 수행된 후 그 주사라인에서의 유지방전 동작은 마지막 주사라인의 어드레싱 동작이 완료된 다음에야 비로소 수행된다. 따라서, 어드레싱 동작이 일어난 셀에서 유지방전동작이 일어나기까지 상당한 시간적인 갭이 발생하여 유지방전 동작이 불안정하게 될 수 있는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 구동회로의 추가없이 디스플레이 셀들을 복수의 그룹으로 구분하여 구동하기 위한 디스플레이 패널구동방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 계조성을 구현함에 있어서 어드레스구간과 유지구간 사이의 시간적인 갭을 최소화하여 원활한 유지방전이 일어날 수 있도록 하기 위하여, 구동회로의 추가없이 디스플레이 셀들을 복수의 그룹으로 구분하여 구동하기 위한 디스플레이 패널구동방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 상기 디스플레이 패널구동방법은 수행하기 위한 디스플레이 패널구동장치를 제공하는데 있다.
상기의 기술적 과제를 이루기 위한 본 발명에 의한 디스플레이 패널구동방법은, 주사전극 및 공통전극에 의해 구비되는 디스플레이 셀들을 복수의 그룹으로 구분하고, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하고, 상기 서브필드는, 어드레스구간 및 유지구간을 포함하고, 상기 어드레스구간에서, 디스플레이될 셀들을 선택하고, 상기 유지구간에서, 상기 주사전극과 상기 공통전극에 유지방전신호의 하이레벨과 로우레벨이 교대로 인가되어 유지방전이 수행되고, 적어도 하나의 유지구간에서 상기 주사전극에 인가되는 유지방전신호의 하이레벨의 전위 및 인가 타이밍은 모든 그룹에서 동일하고, 상기 주사전극에 인가되는 유지방전신호의 로우레벨의 전위는 제1로우레벨 및 상기 제1로우레벨보다 높은 제2로우레벨이 혼합되어 존재하고, 상기 제1로우레벨 및 상기 제2로우레벨이 상기 각 그룹별로 서로 다른 타이밍에 인가되는 것을 특징으로 한다.
상기 패널구동방법에 있어서, 상기 주사전극의 제1로우레벨과 상기 공통전극의 하이레벨이 중첩되는 기간에는 방전이 발생하는 것이 바람직하다.
상기 패널구동방법에 있어서, 상기 주사전극의 제2로우레벨과 상기 공통전극의 하이레벨이 중첩되는 기간에는 방전이 발생하지 않는 것이 바람직하다.
상기 패널구동방법에 있어서, 상기 제2로우레벨 전위는, 상기 어드레스구간에서 상기 주사전극에 인가되는 주사펄스의 하이레벨과 로우레벨의 전위차와 동일할 수 있다.
상기의 다른 기술적 과제를 이루기 위한 본 발명에 의한 디스플레이 패널구동방법은, 주사전극 및 공통전극에 의해 구비되는 디스플레이 셀들을 복수의 그룹으로 구분하고, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하고, 상기 서브필드는, 어드레스구간 및 유지구간을 포함하고, 상기 서브필드 중 적어도 하나는, 각 그룹별로 상기 어드레스구간과 상기 유지구간을 순차적으로 수행하되, 각 그룹의 어드레싱 동작을 수행한 다음 상기 어드레싱된 그룹의 셀들에 대해 유지구간을 수행하고, 상기 유지구간이 종료된 다음 다른 그룹의 셀들에 대해 어드레스 동작을 수행하여, 어느 한 그룹의 셀들에 대해 유지구간을 수행하는 동안 이미 이전에 어드레스구간이 수행된 다른 그룹의 셀들에 대해서도 선택적으로 유지구간을 수행하며, 적어도 하나의 유지구간에서 상기 주사전극에 인가되는 유지방전신호의 하이레벨의 전위 및 인가 타이밍은 모든 그룹에서 동일하고,
상기 주사전극에 인가되는 유지방전신호의 로우레벨의 전위는 제1로우레벨 및 상기 제1로우레벨보다 높은 제2로우레벨이 혼합되어 존재하고,
상기 제1로우레벨 및 상기 제2로우레벨이 상기 각 그룹별로 서로 다른 타이밍에 인가되는 것을 특징으로 한다.
상기 패널구동방법에 있어서, 상기 주사전극의 제1로우레벨과 상기 공통전극의 하이레벨이 중첩되는 기간에는 방전이 발생하는 것이 바람직하다.
상기 패널구동방법에 있어서, 상기 주사전극의 제2로우레벨과 상기 공통전극의 하이레벨이 중첩되는 기간에는 방전이 발생하지 않는 것이 바람직하다.
상기 패널구동방법에 있어서, 상기 제2로우레벨 전위는, 상기 어드레스구간에서 상기 주사전극에 인가되는 주사펄스의 하이레벨과 로우레벨의 전위차와 동일할 수 있다.
상기 패널구동방법에 있어서, 상기 유지구간은 모든 그룹에 대해 일정 기간 동안 공통적으로 유지방전을 수행하는 공통구간을 더 포함할 수 있다.
상기 패널구동방법에 있어서, 상기 유지구간은, 각 그룹들이 소정의 계조도를 만족하도록 각 그룹에 대해 선택적으로 추가의 유지방전을 수행하는 보정구간을 더 포함할 수 있다.
상기의 또 다른 기술적 과제를 이루기 위한 본 발명에 의한 디스플레이 패널구동장치는, 디스플레이 패널의 주사전극라인에 주사신호 및 유지방전신호를 인가하기 위하여, 제1노드; 상기 제1노드에 연결된 유지구동부; 상기 제1노드에 연결된 주사신호 하이레벨 인가부; 상기 제1노드에 연결된 주사신호 로우레벨 인가부; 상기 주사신호 하이레벨 인가부에 일단이 연결된 제1스위치; 유지방전신호의 제2로우레벨 인가부; 상기 제1스위치의 타단과 상기 유지방전신호의 제2로우레벨 인가부 사이에 연결된 제2스위치; 상기 제1스위치의 타단과 상기 주사전극라인 사이에 연결된 하이레벨 주사스위치; 및 상기 주사전극라인 및 상기 주사신호 로우레벨 인가부 사이에 연결된 로우레벨 주사스위치를 구비하는 것을 특징으로 한다.
상기 제1스위치와 상기 제2스위치는, 상호 토글 스위칭된다.
상기 유지구동부는, 상기 유지방전신호의 하이레벨 전원부; 상기 하이레벨 전원부와 상기 제1노드 사이에 연결된 상기 유지방전신호의 하이레벨 스위치; 상기 유지방전신호의 제1로우레벨 전원부; 및 상기 유지방전신호의 제1로우레벨 전원부와 상기 제1노드 사이에 연결된 상기 유지방전신호의 로우레벨 스위치를 구비할 수 있다.
상기 주사신호 하이레벨 인가부는, 하이레벨 주사전원; 및 상기 제1노드와 상기 하이레벨 주사전원 사이에 연결된 주사 캐패시터를 구비하고, 상기 제1스위치는 상기 하이레벨 주사전원과 상기 주사캐패시터 사이의 노드에 연결될 수 있다.
상기 주사신호 로우레벨 인가부는, 로우레벨 주사전원; 및 상기 제1노드와 상기 로우레벨 주사전원 사이에 연결된 제어스위치를 구비할 수 있다.
이하, 본 발명의 바람직한 실시예에 의한 디스플레이 패널구동방법 및 장치의 구성과 동작을 첨부한 도면들을 참조하여 상세히 설명한다. 본 발명의 실시예에서는 AC형 플라즈마 디스플레이 패널의 구동방식을 중심으로 설명하기로 한다.
도 10은 주사전극을 복수개(n개)의 그룹으로 구분하여, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하는 디스플레이 패널구동방법을 설명하기 위한 도면이다. 도 10에서 각 그룹은 8개의 서브필드들의 조합에 의해 계조를 표현하며, 이에 대하여는 도 3에서 설명한 바와 같다.
주사전극을 복수개의 그룹으로 나누는 방식에 있어서, 물리적인 주사전극들이 배열된 순서대로 몇 개씩 묶어서 복수의 그룹을 형성할 수 있다. 예를들어, 패널이 800 주사라인으로 형성된 경우 8개의 그룹으로 나누면서 제1~100번째 주사라인을 제1그룹으로 제101~200번째 주사라인을 제2그룹으로 설정할 수 있다. 그런데, 주사라인을 그룹화함에 있어서 바로 이웃하는 라인들끼리 모으는 것이 아니라 일정한 간격이 떨어져 있는 주사라인들끼리 같은 그룹으로 모을 수 있다. 즉 제1그룹으로 제1, 9, 17, ... (8k+1) 번째 주사전극을 할당하고, 제2그룹으로 제2, 10, 18, ... (8k+2) 번째 주사전극을 할당하는 것이다. 한편, 필요에 따라서는 임의로 불규칙한 방식으로도 주사라인들을 그룹화시키는 것이 가능하다.
도 11은 본 발명의 바람직한 일 실시예에 의한 디스플레이 패널구동방법을 설명하기 위한 유지구간(PS)의 일부의 타이밍도이다. 도 11은, 디스플레이 패널의 셀들이 두 개의 주사전극 그룹(Yg1, Yg2)에 의하여 구분된 실시예이다.
어드레스 구간에서 선택된 디스플레이 셀의 유지방전은, 주사전극과 공통전극에 유지방전신호의 하이레벨과 로우레벨이 교대로 인가됨으로써 수행된다.
이 때, 주사전극과 공통전극에 형성된 전위차가 방전개시전압보다 크면 방전이 발생하고, 그렇지 않으면 방전이 발생하지 않는다.
도 11에서, 공통(X)전극 유지방전신호는 하이레벨(Vs)와 제1로우레벨(VL1)로 이루어진다. 또한, 주사(Yg1, Yg2)전극 유지방전신호는 하이레벨(Vs)와 제1로우레벨(VL1) 및 제2로우레벨(VL2)이 혼합되어 이루어진다.
도면에서, 주사(Yg1,Yg2)전극의 하이레벨(Vs)과 공통(X)전극의 로우레벨(VL1)의 전위차에 의하여는, 주사(Yg1,Yg2)전극과 공통(X)전극 사이에 방전개시전압보다 높은 전압이 형성된다. 또한, 공통(X)전극의 하이레벨(Vs)과 주사(Yg1,Yg2)전극의 제1로우레벨(VL1)의 전위차에 의하여는, 공통(X)전극과 주사(Yg1,Yg2)전극 사이에 방전개시전압보다 높은 전압이 형성된다. 또한, 공통(X)전극의 하이레벨(Vs)과 주사(Yg1,Yg2)전극의 제2로우레벨(VL2)의 전위차에 의하여는, 공통(X)전극과 주사(Yg1,Yg2)전극 사이에 방전개시전압보다 낮은 전압이 형성된다.
제1그룹 주사(Yg1)전극에 주목하면, 유지방전신호가 VL1→Vs→VL2→Vs→VL1→Vs→VL1→Vs 순서로 인가되고 있다. 어드레스구간(PA)에서 어드레싱된 디스플레이 셀은, 유지구간(PS)에서 제1그룹 주사(Yg1)전극이 제1로우레벨(VL1), 공통(X)전극이 하이레벨(Vs)이면, 방전이 발생하지 않는다. 그 다음 제1그룹 주사(Yg1)전극이 하이레벨(Vs), 공통(X)전극이 로우레벨(VL1)이면, 방전이 발생한다. 그 다음 제1그룹 주사(Yg1)전극이 제2로우레벨(VL2)이고, 공통(X)전극이 하이레벨(Vs)이면, 방전이 발생하지 않는다. 따라서, 그다음 순간에, 제1그룹 주사(Yg1)전극이 하이레벨(Vs)이고, 공통(X)전극이 로우레벨(VL1)이 되어도, 방전이 발생하지 않는다. 결국 두 번의 교대방전 타이밍을 건너 뛰는 것이다. 그다음 제1그룹 주사(Yg1)전극이 제1로우레벨(VL1)이고, 공통(X)전극이 하이레벨(Vs)이 되어, 방전이 발생한다. 결국 도 11에 도시된 유지구간의 일부에서. 공통(X)전극과 제1그룹의 주사(Yg1)전극 사이에는 5회의 방전이 발생한다.
제2그룹 주사(Yg2)전극에 주목하면, 유지방전신호가 VL1→Vs→VL1→Vs→VL1→Vs→VL2→Vs 순서로 인가되고 있다. 어드레스구간(PA)에서 어드레싱된 디스플레이 셀은, 유지구간(PS)에서 제2그룹 주사(Yg2)전극이 제1로우레벨(VL1), 공통(X)전극이 하이레벨(Vs)이면, 방전이 발생하지 않는다. 그 다음 제2그룹 주사(Yg2)전극이 하이레벨(Vs), 공통(X)전극이 로우레벨(VL1)이면, 방전이 발생한다. 그 다음 제2그룹 주사(Yg2)전극이 제1로우레벨(VL1)이고, 공통(X)전극이 하이레벨(Vs)이면, 방전이 발생한다. 이와 같이 제2그룹 주사(Yg2)전극과 공통(X)전극에 Vs와 VL1이 교대로 인가되며, 5회의 방전이 발생한다. 그 다음 제2그룹 주사(Yg2)전극이 제2로우레벨(VL2)이고, 공통(X)전극이 하이레벨(Vs)이면, 방전이 발생하지 않는다. 그 다음 순간에, 제2그룹 주사(Yg2)전극이 하이레벨(Vs)이고, 공통(X)전극이 로우레벨(VL1)이 되어도, 방전이 발생하지 않는다. 결국 도 11에 도시된 유지구간의 일부에서. 공통(X)전극과 제2그룹의 주사(Yg2)전극 사이에는 5회의 방전이 발생한다.
전술한 바와 같이, 주사전극 그룹별로 유지방전신호의 제1로우레벨(VL1)과 제2로우레벨(VL2)을 다르게 배치함으로써, 그룹별로 서로 다르게 유지방전을 제어할 수 있다.
도 12는 본 발명의 어드레스/유지방전의 혼합방식에 의한 디스플레이 패널구동방법의 바람직한 일 실시예를 설명하기 위한 개략적인 개념도이다. 도 12의 실시예는, 계조성을 구현함에 있어서 어드레스구간과 유지구간 사이의 시간적인 갭을 최소화하여 원활한 유지방전이 일어날 수 있도록 하기 위한 것이며, 이하에서 상세히 설명한다.
패널의 주사전극들을 복수의 그룹(G1~Gn)으로 나누어 각 그룹에 속한 주사전극들에 대해 순차적으로 어드레스 동작을 수행한다. 어느 한 그룹에 대해 어드레스 동작이 수행된 뒤, 그 그룹의 주사전극들로는 유지방전펄스가 인가되어 유지기간을 수행한다. 만일 어느 한 그룹의 주사전극들에 대해 유지기간이 수행되는 경우 이미 어드레스 동작이 수행된 다른 그룹의 주사전극들에 대해서도 유지기간이 선택적으로 수행될 수 있도록 한다. 이와 같이, 어느 한 그룹의 셀들에 대해 어드레스기간에 이어서 일정한 기간의 유지기간이 수행된 다음 아직 어드레스 동작이 수행되지 않은 다른 그룹의 주사전극들에 대해 어드레스기간이 수행되게 된다. 여기서, 한 패널을 구성하는 주사전극들을 복수의 그룹으로 나누면서 각 그룹에 속하는 주사전극들의 수는 각 그룹별로 균등하게 분할되거나 임의로 다르게 조정될 수 있다.
도 12에서, 하나의 서브필드는 리셋기간(R), 어드레스/유지 혼합구간(T1), 공통유지구간(T2) 및 휘도보정구간(T3)으로 구분하여 표시할 수 있다. 도면에서, 점으로 표시된 블록은 혼합구간(T1)의 어드레스기간, 왼쪽 사선으로 표시된 구간은 혼합구간(T1)의 유지기간, 왼쪽 사선과 오른쪽 사선이 함께 표시된 구간은 공통구간(T2)의 유지기간, 오른쪽 사선이 표시된 구간은 보정구간(T3)의 유지기간을 각각 나타낸다.
여기서 공통 유지구간(T2)과 휘도 보정구간(T3)은, 서브필드에 따라 적용될 수도 있고, 그렇기 않을 수도 있다. 이는 서브필드에 할당된 계조도의 사양에 따라 그 적용여부가 결정된다. 자신에게 할당된 계조도가 낮은 서브필드의 경우 그 계조도를 구현하기 위한 유지기간이 상대적으로 짧고, 할당된 계조도가 높은 서브필드의 경우 필요한 유지기간이 상대적으로 길어야 할 것이다. 따라서, 할당된 계조도가 낮은 서브필드는 어드레스/유지 혼합구간(T1)만으로 구성될 수 있을 것이며, 할당된 계조도가 높은 서브필드는 어드레스/유지 혼합구간(T1), 공통유지구간(T2) 및 휘도보정구간(T3)을 모두 포함하여 구성될 수 있을 것이다. 한편, 중간 정도의 계조도가 할당된 서브필드는, 공통유지구간(T2) 없이 어드레스/유지 혼합구간(T1) 및 휘도보정구간(T3)으로도 구성될 수 있을 것이다.
리셋기간(R)은 모든 그룹의 주사라인에 대해 리셋펄스를 인가하여 셀의 벽전하 상태를 초기화한다.
어드레스/유지 혼합구간(T1)에 대해 설명한다. 제1그룹(G1)에서 제1주사전극(Y11)부터 마지막 주사라인(Y1m)까지 차례대로 주사펄스를 인가하여 어드레스기간(AG1)을 수행한다. 제1그룹의 셀들에 대한 어드레스 동작이 모두 완료되면 이들 어드레싱된 셀들을 일정한 수의 유지펄스에 의하여 유지방전시키는 유지기간(S11)을 수행한다.
제1그룹의 제1유지기간(S11)이 종료되면 제2그룹의 셀들에 대한 어드레스기간(AG2)이 수행된다.
제2그룹의 어드레스기간(AG2)이 종료되면, 즉 제2그룹에 속한 주사전극들에 대한 어드레싱 동작이 모두 완료되면, 제2그룹에 대한 제1유지기간(S21)이 수행된다. 이 때, 이미 어드레스기간이 수행되었던 제1그룹에서도 제2유지기간(S12)이 수행된다. 그러나 만일, 제1그룹의 제1유지기간(S11)에 의하여 계조도가 만족된다면 제1그룹의 제2유지기간(S12)은 수행되지 않을 수도 있다. 물론 아직 어드레스기간이 수행되지 않은 셀들은 휴지상태를 유지한다.
제2그룹의 제1유지기간(S21)이 종료되면, 제3그룹에 대해 전술한 바와 같은 방식으로 어드레스기간(SG3)과 제1 유지기간(S31)이 수행되며, 제3그룹의 제1 유지기간(S31)이 수행되는 동안 이미 어드레스기간이 수행된 제1, 제2그룹의 셀들에 대해서도 유지기간(S13, S22)이 수행될 수 있다. 그러나 만일, 제1, 제2그룹의 제1유지기간(S11, S21)에 의하여 계조도가 만족된다면, 추가적인 유지기간(S13, S22)은 수행되지 않을 수도 있다.
전술한 바와 같은 과정을 거쳐 마지막 그룹(Gn)에 속한 주사전극들에 대해 차례대로 주사펄스를 인가하여 어드레스기간(AGn)을 수행한 다음 유지기간(Sn1)을 수행한다. 유지기간(Sn1)이 수행되는 동안에는 다른 그룹들의 셀들에 대해서도 유지기간이 수행된다.
도 12에서는 어느 한 그룹의 셀들에 대해 유지기간을 수행하는 동안에는, 그 이전에 어드레스기간이 수행된 그룹의 셀들에 대해서도 모두 유지기간을 수행하는 예를 도시하고 있다. 만일 단위 유지기간 동안 인가되는 유지펄스의 수가 동일하여, 이에 의해 발현되는 휘도가 동일하다고 가정하면, 제n그룹의 셀에 비하여, 제1그룹의 셀들은 n배의 휘도를 나타낼 것이다. 마찬가지로, 제n그룹의 셀에 비하여, 제2그룹의 셀들은 n-1배의 휘도를 나타낼 것이며, 제Gn-1그룹의 셀들은 2배의 휘도를 나타낼 것이다. 이와 같은 그룹별 휘도차를 균등하게 보정하기 위해서 소정의 추가적인 유지기간이 필요하며, 이를 위한 것이 도 12에 도시된 휘도보정구간(T3)이다.
휘도보정구간(T3)은, 각 그룹별 셀들의 계조도가 서로 균등하게 보정되도록, 각 그룹별로 선택적으로 수행되는 유지방전구간이다.
공통유지구간(T2)은, 모든 셀들에 대해 일정한 기간 동안 일제히 공통적으로 유지펄스를 인가하는 기간이며, 혼합구간(T1) 또는, 혼합구간(T1) 및 보정구간(T2)에 의하여 각 서브필드에 할당된 계조도 사양이 만족되지 않는 경우에 선택적으로 수행될 수 있다. 공통유지구간(T2)은 도 12에 도시된 바와 같이, 혼합구간(T1) 후에 수행될 수도 있고, 휘도 보정구간(T3) 후에 수행될 수도 있다.
도 13a는 패널의 화소들을 네 개의 그룹으로 구분하여 상술한 바와 같은 본 발명을 적용한 예를 도시한 도면이다. 하나의 서브필드는 리셋기간(R), 어드레스/유지 혼합구간(T1), 공통유지구간(T2) 및 휘도보정구간(T3)으로 구성되며, 도 12에서 설명된 바와 같은 방식으로 동작한다.
도 13b는 도 13a의 변형예로서, 공통유지구간(T2)에 앞서 휘도보정구간(T3)이 수행되는 예를 보여준다.
전술한 도 13a 및 도 13b의 실시예는 큰 가중치를 갖는 서브필드를 구현하는데 유용하다. 또한, 서브필드의 가중치에 따라, 공통구간(T2)의 크기를 적절히 가변하여 구현할 수 있다.
도 13c는 도 13a의 다른 변형예로서, 공통유지구간(T2) 없이 혼합구간(T1)과 휘도보정구간(T3)만으로 하나의 서브필드가 구성된 예를 보여준다. 본 실시예에서는, 혼합구간(T1)에 적어도 한 그룹의 유지펄스 인가가 종료된다. 즉 도면에서 제1그룹(G1)의 유지방전이 혼합구간(T1)내에서 완료된다. 도 13c의 실시예는 중간정도의 가중치를 갖는 서브필드를 구현하는데 유용하다.
도 13d는 도 13a의 또 다른 변형예로서, 혼합구간(T1)만으로 하나의 서브필드가 구성된 예를 보여준다. 한 그룹에 대한 어드레스 동작 및 유지방전 동작이 완료된 후에, 다른 그룹의 어드레스 동작 및 유지방전 동작을 순차적으로 수행하여, 제1그룹에서 마지막 그룹까지 어드레스/유지기간이 순차적으로 수행된다. 도 13d의 실시예는 작은 가중치를 갖는 서브필드를 구현하는데 유용하다.
도 14a 는 도 13a의 구동방법을 두 개의 주사전극 그룹(Yg1, Yg2)에 적용한 서브필드 구동신호의 실시예이다.
도 14a의 서브필드는, 리셋구간(R) 후에, 어드레스/유지 혼합구간(T1), 공통유지구간(T2) 및 휘도보정구간(T3)으로 이루어진다.
리셋기간(R)은 모든 그룹의 주사라인에 대해 리셋펄스를 인가하여 셀의 벽전하 상태를 초기화한다.
어드레스/유지 혼합구간(T1)에서는 먼저, 제1그룹(Yg1)의 어드레스구간(AG1)이 수행되고, 제1그룹(Yg1)의 유지구간(S11)이 수행된다. 제1그룹의 유지구간(S11)이 완료된 후, 제2그룹(Yg2)의 어드레스구간(AG2)이 수행된다. 그 다음 제1그룹(Yg1)의 두번째 유지구간(S12)과, 제2그룹(Yg2)의 첫번째 유지구간(S21)이 함께 수행된다.
어드레스/유지 혼합구간(T1) 후에, 공통유지구간(T2)이 수행된다. 공통유지구간(T2)에서는, 제1그룹(Yg1) 및 제2그룹(Yg2) 모두에서 방전이 수행된다.
공통유지구간(T3) 후에, 휘도보정구간(T3)이 수행된다. 휘도보정구간(T3)에서는, 제2그룹(Yg2)과 공통(X)전극 사이에서만 방전이 수행된다.
도 14a와 도 11의 유지방전신호의 전위 레벨을 비교하면 다음과 같다. 유지방전신호의 하이레벨은 Vs로 동일하다. 유지방전신호의 제1로우레벨은, 도 11에서는 VL1이고, 도 14a에서는 VG이다. 유지방전신호의 제2로우레벨은, 도 11에서는 VL2이고, 도 14b에서는 ΔVsc 이다.
이 때, 주사전극과 공통전극에 형성된 전위차가 방전개시전압보다 크면 방전이 발생하고, 그렇지 않으면 방전이 발생하지 않는다.
도 14a에서, 공통(X)전극 유지방전신호는 하이레벨(Vs)와 제1로우레벨(VG)로 이루어진다. 또한, 주사(Yg1, Yg2)전극 유지방전신호는 하이레벨(Vs)와 제1로우레벨(VG) 및 제2로우레벨(ΔVsc)이 혼합되어 이루어진다.
도면에서, 주사(Yg1,Yg2)전극과 공통(X)전극의 하이레벨(Vs)과 제1로우레벨(VG)의 전위차에 의하여는, 주사(Yg1,Yg2)전극과 공통(X)전극 사이에 방전개시전압보다 높은 전압이 형성된다. 또한, 공통(X)전극의 하이레벨(Vs)과 주사(Yg1,Yg2)전극의 제2로우레벨(ΔVsc)의 전위차에 의하여는, 공통(X)전극과 주사(Yg1,Yg2)전극 사이에 방전개시전압보다 낮은 전압이 형성된다.
도 14a을 참조하면, 제1그룹(Yg1)의 어드레스구간(AG1)에서 선택된 셀들에서는, S11 구간에, 제1그룹 주사전극(Yg1)과 공통(X)전극 사이에 Vs와 VG 가 교대로 인가됨으로써 2회의 방전이 이루어진다.
그 다음 제2그룹(Yg2)의 어드레스구간(AG2)에서 선택된 셀들에서, S12 구간에, 제2그룹 주사전극(Yg2)과 공통(X)전극에 각각 Vs와 VG 가 인가됨으로써 1회의 방전이 이루어진다. 이 때, 제1그룹 주사전극(Yg1)과 공통(X)전극에도 각각 Vs와 VG 가 인가됨으로써, 제1그룹의 어드레스구간(AG1)에서 선택된 셀들에서도 1회의 방전이 이루어진다.
그 다음 공통유지구간(T2)에, 주사전극(Yg1, Yg2)과 공통전극(X)에 VG 와 Vs가 교대로 인가됨으로써, 제1그룹 및 제2그룹에서 2회의 방전이 이루어진다.
그 다음 휘도보정구간(T3)에, 제1그룹 주사전극(Yg1)에는 ΔVsc와 Vs가 순차적으로 인가되고, 제2그룹 주사전극(Yg2)에는 VG와 Vs가 순차적으로 인가된다. 따라서 휘도보정구간(T3)에는, 제1그룹의 셀들에서는 방전이 발생하지 않고, 제2그룹의 셀들에서만 2회의 방전이 발생한다.
결국 도 14a에 도시된 서브필드에서, 제1그룹(Yg1)과 제2그룹(Yg2)는 동일하게 5회의 방전이 이루어진다.
도 14b는 도 13b의 구동방법을 두 개의 주사전극 그룹(Yg1, Yg2)에 적용한 서브필드 구동신호의 실시예이다.
도 14a와의 차이점은 공통유지구간(T2)과 휘도보정구간(T3)의 순서가 바뀐 것이다. 혼합구간(T1)이 수행된 후에 휘도보정구간(T3)에서, 제1그룹 주사전극(Yg1)에는 ΔVsc와 Vs가 순차적으로 인가되고, 제2그룹 주사전극(Yg2)에는 VG와 Vs가 순차적으로 인가된다. 따라서 휘도보정구간(T3)에는, 제1그룹의 셀들에서는 방전이 발생하지 않고, 제2그룹의 셀들에서만 2회의 방전이 발생한다.
결국 도 14b에 도시된 서브필드에서, 제1그룹(Yg1)과 제2그룹(Yg2)는 동일하게 5회의 방전이 이루어진다.
도 15는 도 14a 및 도 14b에 도시된 패널 구동신호를 구현하기 위한 Y구동부 회로도의 일 예이다. Ys 스위치와 Yg 스위치 사이의 노드에 연결된 에너지 회생회로는 에너지 회수용 캐패시터, 인덕터를 포함하여, 패널 캐패시턴스와 인덕터 사이의 LC 공진을 이용하여 소비전력의 효율을 향상한다. 에너지 회생회로는 미국특허 US4,866,349, US5,670,974에 그 예가 개시되어 있다.
도 15에서, 주사 캐패시터(Csc)와 Ysc 스위치 사이의 제1노드를 중심으로 보았을 때, 좌측부는 유지구동부, 상측부는 주사신호 하이레벨 인가부, 하측부는 주사신호 로우레벨 인가부가 된다.
유지 구동부는, 유지신호의 하이레벨 전원(Vs)에 연결된 Ys스위치, 유지신호의 제1로우레벨 전원(GND)에 연결된 Yg스위치를 구비한다. 유지구동부는, 리셋구간에서 램프 리셋 신호를 인가하는 경우, Vset 전원, Yrr1스위치, Ypp스위치가 더 구비할 수 있다.
주사신호 하이레벨 인가부는, 주사 캐패시터(Csc) 및 하이레벨 주사전원(Vsc_h)를 포함한다. 주사신호 하이레벨 인가부는, 하이레벨 주사스위치(SC_H)를 통하여 패널의 주사전극라인과 연결된다.
주사신호 로우레벨 인가부는, Ysc 스위치 및 로우레벨 주사전원(Vsc_L)을 포함한다. 주사신호 로우레벨 인가부는, 로우레벨 주사스위치(SC_L)를 통하여 패널의 주사전극라인과 연결된다.
하이레벨 주사전원(Vsc_h)과 주사 캐패시터(Csc) 사이의 노드에 제1스위치(S1)가 연결된다.
제1스위치(S1)와 하이레벨 주사스위치(SC_H) 사이의 노드에는 제2스위치(S2)에 의하여 유지방전신호의 제2로우레벨 인가부(VL2)가 연결된다.
제1스위치(S1)와 제2스위치(S2)는 상호 토글 스위칭된다. 제1스위치(S1)와 제2스위치(S2)는 휘도보정구간(T3)에서 패널에 공급되는 유지방전신호의 제2로우레벨 전원을 제어한다. 여기서, Vsc_h와 VL2는 다른 전원이다.
도 14a의 어드레스구간(AG1, AG2)이 수행될 때는, 제1스위치(S1)가 턴온되고, 제2스위치(S2)는 턴오프된다.
도 14a에서는 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨로서 ΔVsc를 인가한다. 이를 위하여 도 15에서 제1스위치(S1)이 턴온하고, 제2스위치(S2)는 턴오프한다.
만일 도 14a의 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨로서 ΔVsc대신에 VL2를 인가하고자 한다면, 제1스위치(S1)이 턴오프하고, 제2스위치(S2)는 턴온한다.
도 15와 도 14a를 참조하면, 리셋구간(PR)에서 Vs ~ VS+Vset의 상승램프구간은, Ys, Cset, Yrr1, SC_L 경로에 의하여 패널(Panel)에 인가된다. 또한 리셋구간(PR)에서 Vs ~ VSC_L 의 하강램프구간은, Ys, Ypp 가 턴온된 상태에서, Yfr, SC_L 경로에 의하여 패널에 인가된다. 리셋구간의 최종전위는 로우레벨 주사전위(VSC-L)이다.
어드레스/유지 혼합구간(T1)에서 먼저, 제1그룹(Yg1)의 어드레스구간(AG1)이 수행된다. 어드레스구간(AG1)이 수행될 때는, 제1스위치(S1)가 턴온되고, 제2스위치(S2)는 턴오프된다. 이 때, 하이레벨 주사스위칭(SC_H)가 턴온, 로우레벨 주사스위치(SC_L)이 턴오프되면, 하이레벨 주사전압(Vsc_L+ΔVsc)이 패널에 인가된다. 또한 하이레벨 주사스위칭(SC_H)가 턴오프, 로우레벨 주사스위치(SC_L)이 턴온되면, 로우레벨 주사전압(Vsc_L)이 패널에 인가된다. 여기서, ΔVsc는 하이레벨 주사전원(Vsc_h)과 로우레벨 주사전원(Vsc_L)의 전압차로서, 주사 캐패시터(Csc)에 걸리는 전압이다.
또한 제1그룹(Yg1)의 유지구간(S11)에서, Ys/Yg가 교대로 스위칭되어, Ypp스위치 및 SC_L 스위치를 통하여 유지펄스가 인가된다. 이 때 도면에 상세히 도시되지는 않았지만, X구동부 내에도 VS를 인가하는 스위치와 VG를 인가하는 스위치가 교대로 스위칭되어, S11구간에서의 X구동신호를 발생한다. 제1그룹(Yg1)의 유지구간(S11)에서는, 제1그룹(Yg1)의 어드레스구간(AG1)에서 선택된 셀에서 2회의 방전이 발생한다.
그 다음 제2그룹(Yg2)의 어드레스구간(AG2)이, 도 15의 회로에서, 제1그룹(Yg1)의 어드레스구간(AG1)에서와 동일한 스위칭 메카니즘에 의하여 수행된다.
그 다음 제1그룹(Yg1)의 두번째 유지구간(S12), 제2그룹(Yg2)의 첫번째 유지구간(S21), 및 공통유지구간(T2)에서 유지방전이, 제1그룹(Yg1)의 첫번째 유지구간(S11)에서와 동일한 스위칭 메카니즘에 의하여 수행된다.
그 다음 휘도보정구간(T3)이 수행된다. 휘도보정구간(T3)이 수행될 때는, 제1스위치(S1)이 턴오프되고, 제2스위치(S2)는 턴온된다.
도 14a에서는 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨로서 ΔVsc를 인가한다. 이를 위하여 도 15에서 제1스위치(S1)이 턴온하고, 제2스위치(S2)는 턴오프한 상태를 유지한다. 휘도보정구간(T3)에서 유지방전신호의 하이레벨(Vs)을 패널에 인가하기 위하여는, Ys스위치, Ypp스위치 및 SC_L 스위치가 턴온된다. 휘도보정구간(T3)에서 유지방전신호의 제1로우레벨(VG)을 패널에 인가하기 위하여는, Yg스위치, Ypp스위치 및 SC_L 스위치가 턴온된다. 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨(ΔVsc)을 패널에 인가하기 위하여는, Yg스위치, Ypp스위치 및 SC_H 스위치를 턴온한다.
만일 도 14a의 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨로서 ΔVsc대신에 VL2를 패널에 인가하기 위하여는, 제1스위치(S1)를 턴오프하고, 제2스위치(S2)를 턴온, SC_H 스위치를 턴온한다.
도 16은 도 14a 및 도 14b에 도시된 패널 구동신호를 구현하기 위한 Y구동부 회로도의 다른 예이다. 도 16은 도 15의 회로도에 Ysch, Ysp 스위치가 추가된 것이다. 여기서, Ysch는 휘도보정구간(T3)에서, 도 15의 제1스위치(S1)와 동일한 역할을 한다.
리셋구간(PR)을 구현하기 위한 스위칭 동작은, 도 15와 동일하다.
어드레스구간(AG1)이 수행될 때는, 제2스위치(S2)가 턴오프된다. 이 때, Ysch, SC_H가 턴온, 로우레벨 주사스위치(SC_L)이 턴오프되면, 하이레벨 주사전압(Vsc_L+ΔVsc)이 패널에 인가된다. 또한 하이레벨 주사스위칭(SC_H)가 턴오프, 로우레벨 주사스위치(SC_L)이 턴온되면, 로우레벨 주사전압(Vsc_L)이 패널에 인가된다. 여기서, ΔVsc는 하이레벨 주사전원(Vsc_h)과 로우레벨 주사전원(Vsc_L)의 전압차로서, 주사 캐패시터(Csc)에 걸리는 전압이다.
제1그룹(Yg1)의 유지구간(S11, S12), 제2그룹(Yg2)의 유지구간(S21), 및 공통유지구간(T2)에서는, Ys/Yg가 교대로 스위칭되어, Ypp스위치 및 SC_L 스위치를 통하여 패널에 유지펄스가 인가된다. 이 때 도면에 상세히 도시되지는 않았지만, X구동부 내에도 VS를 인가하는 스위치와 VG를 인가하는 스위치가 교대로 스위칭되어, S11구간에서의 X구동신호를 발생한다.
도 14a에서는 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨로서 ΔVsc를 인가한다. 이를 위하여 도 16에서 Ysch스위치를 턴온하고, 제2스위치(S2)는 턴오프한 상태를 유지한다. 휘도보정구간(T3)에서 유지방전신호의 하이레벨(Vs)을 패널에 인가하기 위하여는, Ys스위치, Ypp스위치 및 SC_L 스위치가 턴온된다. 휘도보정구간(T3)에서 유지방전신호의 제1로우레벨(VG)을 패널에 인가하기 위하여는, Yg스위치, Ypp스위치 및 SC_L 스위치가 턴온된다. 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨(ΔVsc)을 패널에 인가하기 위하여는, Yg스위치, Ypp스위치, Ysch스위치, 및 SC_H 스위치가 턴온된다.
만일 도 14a의 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨로서 ΔVsc대신에 VL2를 패널에 인가하기 위하여는, Ysch스위치를 턴오프하고, 제2스위치(S2)를 턴온, SC_H 스위치를 턴온한다.
휘도보정구간(T3)에서 유지방전신호의 제2로우레벨로서 ΔVsc을 인가하는 경우에, 전술한 도 15 및 도 16의 회로도에서 제1스위치(S1) 및 제2스위치(S2)를 생략할 수 있음을 이해할 것이다. 즉, 휘도보정구간(T3)에서 유지방전신호의 제2로우레벨로서 ΔVsc을 인가하는 경우라면, 도 6 내지 도 9에 예시된 종래의 회로에 의하여서도, 그 스위칭 제어 동작을 통하여 본 발명의 패널구동방법을 구현할 수 있음을 이해할 것이다.
본 발명은 패널의 전극을 구동하는 방식에 있어서, 켜고자 하는 셀을 미리 선택하는 어드레스기간과 그 선택된 셀을 발광시키는 유지기간을 순차적으로 수행하는 표시장치에는 모두 적용 가능하다. 예를 들어, AC형 PDP 뿐만 아니라 DC형 PDP와 아울러, EL(전광) 표시장치, 또는 액정장치와 같이 공간 전하에 의하여 어드레스기간과 유지기간을 순차적으로 수행하여 화면을 표시하는 장치에도 본 발명의 기술적 사상이 그대로 적용될 수 있음은 당업자에게 자명한 것이다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동한 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.
상술한 바와 같이, 도 2에 도시된 패널구동장치에 포함되는 논리제어부(202) 및 영상처리부(200)는 그 내부에 메모리와 프로세서를 포함하는 집적회로로 구성되어, 패널을 구동시키기 위한 방법이 구현된 프로그램을 메모리에 저장할 수 있다. 패널 구동시에는 메모리에 저장된 프로그램을 실행하여 본 발명에 따른 어드레싱 및 유지 동작을 수행할 수 있다. 따라서, 이와 같이 패널구동방법을 실행하는 프로그램이 저장된 집적회로는 상기의 기록매체의 일종으로 해석되어야 한다.
특히, 패널을 구동시키기 위한 방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 의하면 다음과 같은 효과가 있다.
첫째, 구동회로의 추가없이 디스플레이 셀들을 복수의 그룹으로 구분하여 구동할 수 있다.
둘째, 구동회로의 추가없이 디스플레이 셀들을 복수의 그룹으로 구분하고, 프레임-서브필드 방식으로 계조성을 표현함이 있어서, 계조성을 구현함에 있어서 어드레스구간과 유지구간 사이의 시간적인 갭을 최소화하여 원활한 유지방전이 일어나도록 할 수 있다.
본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여준다.
도 3은 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리 구동 방법을 보여준다.
도 4는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도이다.
도 5는 도 1에 도시된 패널의 구동 신호의 다른 예를 설명하기 위한 타이밍도이다.
도 6은 도 4에 도시된 패널 구동신호를 구현하기 위한 회로도의 일 예이다.
도 7은 도 4에 도시된 패널 구동신호를 구현하기 위한 회로도의 다른 예이다.
도 8은 도 5에 도시된 패널 구동신호를 구현하기 위한 회로도의 일 예이다.
도 9는 도 5에 도시된 패널 구동신호를 구현하기 위한 회로도의 다른 예이다.
도 10은 주사전극을 복수개의 그룹으로 구분하여, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하는 디스플레이 패널구동방법을 설명하기 위한 도면이다.
도 11은 본 발명의 바람직한 일 실시예에 의한 디스플레이 패널구동방법을 설명하기 위한 유지구간의 일부의 타이밍도이다.
도 12는 본 발명의 어드레스/유지방전의 혼합방식에 의한 디스플레이 패널구동방법의 바람직한 일 실시예를 설명하기 위한 개략적인 개념도이다.
도 13a는 패널의 화소들을 네 개의 그룹으로 구분하여 도 12에 적용한 디스플레이 패널구동방법의 바람직한 일 실시예이다.
도 13b는 도 13a의 변형예로서, 공통유지구간에 앞서 휘도보정구간이 수행되는 예를 보여준다.
도 14a 는 도 13a의 구동방법을 두 개의 주사전극 그룹에 적용한 서브필드 구동신호의 실시예이다.
도 14b는 도 13b의 구동방법을 두 개의 주사전극 그룹에 적용한 서브필드 구동신호의 실시예이다.
도 15는 도 14a 및 도 14b에 도시된 패널 구동신호를 구현하기 위한 Y구동부 회로도의 일 예이다.
도 16은 도 14a 및 도 14b에 도시된 패널 구동신호를 구현하기 위한 Y구동부 회로도의 다른 예이다.

Claims (16)

  1. 주사전극 및 공통전극에 의해 구비되는 디스플레이 셀들을 복수의 그룹으로 구분하고, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하는 디스플레이 패널구동방법에 있어서,
    상기 서브필드는, 어드레스구간 및 유지구간을 포함하고,
    상기 어드레스구간에서, 디스플레이될 셀들을 선택하고,
    상기 유지구간에서, 상기 주사전극과 상기 공통전극에 유지방전신호의 하이레벨과 로우레벨이 교대로 인가되어 유지방전이 수행되고,
    적어도 하나의 유지구간에서,
    상기 주사전극에 인가되는 유지방전신호의 하이레벨의 전위 및 인가 타이밍은 모든 그룹에서 동일하고,
    상기 주사전극에 인가되는 유지방전신호의 로우레벨의 전위는 제1로우레벨 및 상기 제1로우레벨보다 높은 제2로우레벨이 혼합되어 존재하고,
    상기 제1로우레벨 및 상기 제2로우레벨이 상기 각 그룹별로 서로 다른 타이밍에 인가되는 것을 특징으로 하는 디스플레이 패널구동방법.
  2. 제1항에 있어서,
    상기 주사전극의 제1로우레벨과 상기 공통전극의 하이레벨이 중첩되는 기간에는 방전이 발생하는 것을 특징으로 하는 디스플레이 패널구동방법.
  3. 제1항에 있어서,
    상기 주사전극의 제2로우레벨과 상기 공통전극의 하이레벨이 중첩되는 기간에는 방전이 발생하지 않는 것을 특징으로 하는 디스플레이 패널구동방법.
  4. 제1항에 있어서, 상기 제2로우레벨 전위는,
    상기 어드레스구간에서 상기 주사전극에 인가되는 주사펄스의 하이레벨과 로우레벨의 전위차와 동일한 것을 특징으로 하는 디스플레이 패널구동방법.
  5. 주사전극 및 공통전극에 의해 구비되는 디스플레이 셀들을 복수의 그룹으로 구분하고, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하는 디스플레이 패널구동방법에 있어서,
    상기 서브필드는, 어드레스구간 및 유지구간을 포함하고,
    상기 서브필드 중 적어도 하나는,
    각 그룹별로 상기 어드레스구간과 상기 유지구간을 순차적으로 수행하되, 각 그룹의 어드레싱 동작을 수행한 다음 상기 어드레싱된 그룹의 셀들에 대해 유지구간을 수행하고, 상기 유지구간이 종료된 다음 다른 그룹의 셀들에 대해 어드레스 동작을 수행하여, 어느 한 그룹의 셀들에 대해 유지구간을 수행하는 동안 이미 이전에 어드레스구간이 수행된 다른 그룹의 셀들에 대해서도 선택적으로 유지구간을 수행하며,
    적어도 하나의 유지구간에서,
    상기 주사전극에 인가되는 유지방전신호의 하이레벨의 전위 및 인가 타이밍은 모든 그룹에서 동일하고,
    상기 주사전극에 인가되는 유지방전신호의 로우레벨의 전위는 제1로우레벨 및 상기 제1로우레벨보다 높은 제2로우레벨이 혼합되어 존재하고,
    상기 제1로우레벨 및 상기 제2로우레벨이 상기 각 그룹별로 서로 다른 타이밍에 인가되는 것을 특징으로 하는 디스플레이 패널구동방법.
  6. 제5항에 있어서,
    상기 주사전극의 제1로우레벨과 상기 공통전극의 하이레벨이 중첩되는 기간에는 방전이 발생하는 것을 특징으로 하는 디스플레이 패널구동방법.
  7. 제5항에 있어서,
    상기 주사전극의 제2로우레벨과 상기 공통전극의 하이레벨이 중첩되는 기간에는 방전이 발생하지 않는 것을 특징으로 하는 디스플레이 패널구동방법.
  8. 제5항에 있어서, 상기 제2로우레벨 전위는,
    상기 어드레스구간에서 상기 주사전극에 인가되는 주사펄스의 하이레벨과 로우레벨의 전위차와 동일한 것을 특징으로 하는 디스플레이 패널구동방법.
  9. 제5항에 있어서, 상기 유지구간은,
    모든 그룹에 대해 일정 기간 동안 공통적으로 유지방전을 수행하는 공통구간을 더 포함하는 것을 특징으로 하는 디스플레이 패널구동방법.
  10. 제5항에 있어서, 상기 유지구간은,
    각 그룹들이 소정의 계조도를 만족하도록 각 그룹에 대해 선택적으로 추가의 유지방전을 수행하는 보정구간을 더 포함하는 것을 특징으로 하는 디스플레이 패널구동방법.
  11. 디스플레이 패널의 주사전극라인에 주사신호 및 유지방전신호를 인가하기 위하여,
    제1노드;
    상기 제1노드에 연결된 유지구동부;
    상기 제1노드에 연결된 주사신호 하이레벨 인가부;
    상기 제1노드에 연결된 주사신호 로우레벨 인가부;
    상기 주사신호 하이레벨 인가부에 일단이 연결된 제1스위치;
    유지방전신호의 제2로우레벨 인가부;
    상기 제1스위치의 타단과 상기 유지방전신호의 제2로우레벨 인가부 사이에 연결된 제2스위치;
    상기 제1스위치의 타단과 상기 주사전극라인 사이에 연결된 하이레벨 주사스위치; 및
    상기 주사전극라인 및 상기 주사신호 로우레벨 인가부 사이에 연결된 로우레벨 주사스위치를 구비하는 것을 특징으로 하는 디스플레이 패널구동장치.
  12. 제11항에 있어서,
    상기 제1스위치와 상기 제2스위치는, 상호 토글 스위칭되는 것을 특징으로 하는 디스플레이 패널구동장치.
  13. 제11항에 있어서, 상기 유지구동부는,
    상기 유지방전신호의 하이레벨 전원부;
    상기 하이레벨 전원부와 상기 제1노드 사이에 연결된 상기 유지방전신호의 하이레벨 스위치;
    상기 유지방전신호의 제1로우레벨 전원부; 및
    상기 유지방전신호의 제1로우레벨 전원부와 상기 제1노드 사이에 연결된 상기 유지방전신호의 로우레벨 스위치를 구비하는 것을 특징으로 하는 디스플레이 패널구동장치.
  14. 제11항에 있어서, 상기 주사신호 하이레벨 인가부는,
    하이레벨 주사전원; 및
    상기 제1노드와 상기 하이레벨 주사전원 사이에 연결된 주사 캐패시터를 구비하고,
    상기 제1스위치는 상기 하이레벨 주사전원과 상기 주사캐패시터 사이의 노드에 연결된 것을 특징으로 하는 디스플레이 패널구동장치.
  15. 제11항에 있어서, 상기 주사신호 로우레벨 인가부는,
    로우레벨 주사전원; 및
    상기 제1노드와 상기 로우레벨 주사전원 사이에 연결된 제어스위치를 구비하는 것을 특징으로 하는 디스플레이 패널구동장치.
  16. 제1항 내지 제10항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020040021551A 2004-03-30 2004-03-30 디스플레이 패널구동방법 및 장치 Expired - Fee Related KR100509609B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040021551A KR100509609B1 (ko) 2004-03-30 2004-03-30 디스플레이 패널구동방법 및 장치
JP2004288334A JP4188898B2 (ja) 2004-03-30 2004-09-30 ディスプレイパネル駆動方法および装置
US11/030,202 US20050219157A1 (en) 2004-03-30 2005-01-07 Method and apparatus for driving display panel
EP05075346A EP1585095A3 (en) 2004-03-30 2005-02-09 Method and apparatus for driving display panel
CNA2005100526018A CN1677461A (zh) 2004-03-30 2005-02-21 用于驱动显示面板的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040021551A KR100509609B1 (ko) 2004-03-30 2004-03-30 디스플레이 패널구동방법 및 장치

Publications (1)

Publication Number Publication Date
KR100509609B1 true KR100509609B1 (ko) 2005-08-22

Family

ID=34910079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021551A Expired - Fee Related KR100509609B1 (ko) 2004-03-30 2004-03-30 디스플레이 패널구동방법 및 장치

Country Status (5)

Country Link
US (1) US20050219157A1 (ko)
EP (1) EP1585095A3 (ko)
JP (1) JP4188898B2 (ko)
KR (1) KR100509609B1 (ko)
CN (1) CN1677461A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740094B1 (ko) 2006-02-28 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100786876B1 (ko) 2006-12-27 2007-12-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659128B1 (ko) * 2005-12-21 2006-12-19 삼성에스디아이 주식회사 디스플레이 패널의 구동장치 및 그 방법
KR100719597B1 (ko) * 2006-02-07 2007-05-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
US7719491B2 (en) * 2006-02-13 2010-05-18 Chunghwa Picture Tubes, Ltd. Method for driving a plasma display panel
CN101356562B (zh) * 2007-01-24 2010-12-01 松下电器产业株式会社 等离子显示面板驱动电路及等离子显示装置
KR100908719B1 (ko) * 2007-03-13 2009-07-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100839386B1 (ko) 2007-03-26 2008-06-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN107818760B (zh) * 2016-09-14 2019-11-19 上海和辉光电有限公司 显示装置的显示方法、显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
US5684499A (en) * 1993-11-29 1997-11-04 Nec Corporation Method of driving plasma display panel having improved operational margin
JP2755201B2 (ja) * 1994-09-28 1998-05-20 日本電気株式会社 プラズマディスプレイパネルの駆動回路
JP3499058B2 (ja) * 1995-09-13 2004-02-23 富士通株式会社 プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
US6262160B1 (en) * 1999-02-10 2001-07-17 Nippon Bee Chemical Co., Ltd Water base adhesion promotor for polypropylene and method for coating to polypropylene materials using the promotor
JP3730826B2 (ja) * 1999-10-12 2006-01-05 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
EP1172787A1 (en) * 2000-07-13 2002-01-16 Deutsche Thomson-Brandt Gmbh Gradation control of a matrix display
JP4945033B2 (ja) * 2001-06-27 2012-06-06 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
US6903515B2 (en) * 2002-06-21 2005-06-07 Lg Electronics Inc. Sustain driving apparatus and method for plasma display panel
KR100490542B1 (ko) * 2002-11-26 2005-05-17 삼성에스디아이 주식회사 어드레스기간과 유지기간의 혼합 방식으로 동작하는패널구동방법 및 그 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740094B1 (ko) 2006-02-28 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100786876B1 (ko) 2006-12-27 2007-12-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US8044890B2 (en) 2006-12-27 2011-10-25 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof

Also Published As

Publication number Publication date
CN1677461A (zh) 2005-10-05
JP2005284249A (ja) 2005-10-13
JP4188898B2 (ja) 2008-12-03
US20050219157A1 (en) 2005-10-06
EP1585095A2 (en) 2005-10-12
EP1585095A3 (en) 2008-03-12

Similar Documents

Publication Publication Date Title
KR19980041750A (ko) 프라스마 디스플레이패널 및 그 구동방법
JPH10247456A (ja) プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法
KR100626017B1 (ko) 플라즈마 디스플레이 패널구동방법 및 패널구동장치
KR100603297B1 (ko) 패널 구동 방법, 패널 구동 장치 및 디스플레이 패널
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
KR100509609B1 (ko) 디스플레이 패널구동방법 및 장치
KR100524306B1 (ko) 플라즈마 디스플레이 패널의 리셋 방법 및 장치
KR100603292B1 (ko) 패널 구동 방법
JP2007171919A (ja) ディスプレイパネルの駆動装置及びその方法
KR100544139B1 (ko) 디스플레이 패널구동장치
KR100553772B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100599798B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100740109B1 (ko) 플라즈마 표시 장치의 구동 방법
KR100646319B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100603304B1 (ko) 패널구동방법
KR100751322B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050118867A (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20050100208A (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20060027511A (ko) 플라즈마 디스플레이 패널구동방법 및 패널구동장치
KR20050121867A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060053302A (ko) 플라즈마 디스플레이 패널의 계조 확장 방법
KR20050101913A (ko) 디스플레이 패널구동방법
WO2008062518A1 (fr) Procédé de commande d'écran à plasma et appareil d'affichage à plasma
KR20100130090A (ko) 플라즈마 디스플레이 장치
JPWO2008010302A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040330

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050721

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050812

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050816

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee