[go: up one dir, main page]

KR100505570B1 - Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same - Google Patents

Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same Download PDF

Info

Publication number
KR100505570B1
KR100505570B1 KR1019970069970A KR19970069970A KR100505570B1 KR 100505570 B1 KR100505570 B1 KR 100505570B1 KR 1019970069970 A KR1019970069970 A KR 1019970069970A KR 19970069970 A KR19970069970 A KR 19970069970A KR 100505570 B1 KR100505570 B1 KR 100505570B1
Authority
KR
South Korea
Prior art keywords
silicide layer
plasma
film
titanium silicide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970069970A
Other languages
Korean (ko)
Other versions
KR19990050787A (en
Inventor
이주범
김도형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970069970A priority Critical patent/KR100505570B1/en
Publication of KR19990050787A publication Critical patent/KR19990050787A/en
Application granted granted Critical
Publication of KR100505570B1 publication Critical patent/KR100505570B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 장치의 제조공정에서 물질막 표면처리 방법 및 이를 이용한 물질막 형성방법에 관해 개시한다. 패터닝하고자 하는 티타늄 실리사이드층 상에 마스크로 사용되는 질화막을 형성하기 전에 상기 티타늄 실리사이드층을 플라즈마 처리 또는 이 물질막을 베이크하는 방법으로 표면처리한다. 이렇게 함으로써, 상기 티타늄 실리사이드층 상에 상기 질화막이 리프팅되는 것을 막을 수 있을 뿐만 아니라 상기 티타늄 실리사이드층과 상기 질화막 계면에 존재하는 물 등이 제거되므로 상기 티타늄 실리사이드층을 산화시키는 과정에서 팝핑(poping)현상이 나타나는 것을 방지할 수 있다.The present invention relates to a material film surface treatment method and a method of forming a material film using the same in the manufacturing process of a semiconductor device. Before forming the nitride film to be used as a mask on the titanium silicide layer to be patterned, the titanium silicide layer is surface treated by plasma treatment or a method of baking the material film. By doing so, not only the nitride film is prevented from being lifted on the titanium silicide layer, but water present in the titanium silicide layer and the nitride film interface is removed, thereby causing popping in the process of oxidizing the titanium silicide layer. Can be prevented from appearing.

Description

반도체 장치의 제조공정에서의 물질막 표면처리 방법 및 이를 이용한 물질막 형성방법{Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same}Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 반도체 장치의 제조공정에서의 물질막 표면처리 방법 및 이를 이용한 물질막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a material film surface treatment method and a method of forming a material film using the same in a semiconductor device manufacturing process.

반도체 장치가 고집적화됨에 따라 게이트 패터닝을 위한 산화막 마스크로서 질화막을 포함하는 적층물 구조가 널리 사용되고 있다. 또한, 열 버젯(thermal budget)을 최소화하기 위해 400℃이하의 비교적 저온에서 증착이 가능한 플라즈마를 이용한 물질막 형성방법을 이용하고 있다. 기존에는 산화막 마스크로서 고온열 산화막(High Thermal Oxide)이나 실란, 테오스(TEOS)막과 같은 플라즈마 산화막을 이용하였다. 그러나, 반도체 장치가 점점 고집적화됨에 따라 자기 정렬방식을 이용하여 미소한 영역에 콘택을 형성할 필요성이 증대되었고 이러한 필요성에 따라 식각선택비가 우수한 질화막을 한 구성요소로 하는 산화막 마스크가 사용되고 있다.As semiconductor devices are highly integrated, a laminate structure including a nitride film is widely used as an oxide mask for gate patterning. In addition, in order to minimize thermal budget, a material film forming method using a plasma capable of deposition at a relatively low temperature of 400 ° C. or less is used. Conventionally, a plasma oxide film such as a high thermal oxide film, a silane, or a TEOS film is used as an oxide film mask. However, as semiconductor devices have been increasingly integrated, the necessity of forming contacts in minute regions by using a self-aligning method has increased, and according to such necessity, an oxide mask having a nitride film having an excellent etching selectivity is used.

이하, 종래 기술에 의한 반도체 장치의 제조공정에서 물질막 형성방법을 첨부된 도면을 참조하여 설명한다.Hereinafter, a method of forming a material film in a manufacturing process of a semiconductor device according to the prior art will be described with reference to the accompanying drawings.

도 1을 참조하면, 반도체 기판(10) 상에 게이트 산화막(12)을 형성한다. 상기 게이트 산화막(12) 상에 게이트 폴리실리콘층(14)을 형성한다. 상기 게이트 폴리실리콘층(14) 상에 티타늄 실리사이드층(TiSi)(16)을 형성한다. 티타늄 실리사이드층(16) 상에 플라즈마 질화막(18)을 형성한다. 상기 플라즈마 질화막(18) 상에 플라즈마 산화막(20)을 형성한다. 상기 플라즈마 산화막(20) 상에 반사 방지막(Anti-Reflective Layer)(22)을 형성한다. 상기 반사 방지막(22)의 전면에 포토레지스트막을 도포한다. 상기 포토레지스트막을 패터닝하여 상기 반사 방지막(22) 상에 게이트 라인 형성 영역을 한정하는 포토레지스트막 패턴(24)을 형성한다.Referring to FIG. 1, a gate oxide film 12 is formed on a semiconductor substrate 10. A gate polysilicon layer 14 is formed on the gate oxide layer 12. A titanium silicide layer (TiSi) 16 is formed on the gate polysilicon layer 14. The plasma nitride film 18 is formed on the titanium silicide layer 16. The plasma oxide film 20 is formed on the plasma nitride film 18. An anti-reflective layer 22 is formed on the plasma oxide layer 20. A photoresist film is coated on the entire surface of the antireflection film 22. The photoresist film is patterned to form a photoresist film pattern 24 defining a gate line formation region on the anti-reflection film 22.

계속해서, 도 2를 참조하면, 상기 포토레지스트막 패턴(24)을 식각마스크로 하여 상기 반사 방지막(22)과 그 아래에 형성된 물질막들(20, 18, 16, 14, 12)중 상기 반사방지막(22), 플라즈마 산화막(18) 및 플라즈마 질화막(16)을 순차적으로 이방성식각한다. 이어서, 상기 포토레지스트막 패턴(24)을 제거한다. 이때, 상기 포토레지스트막 패턴(24)은 황산(H2SO4)을 이용한 스트립과 200:1의 불산(HF)을 이용한 30초 동안의 습식식각으로 제거한다. 이 결과, 상기 티타늄 실리사이드층(16) 상에 플라즈마 질화막 패턴(18a), 플라즈마 산화막 패턴(20a) 및 반사방지막 패턴(22a)으로 이루어지는 산화막 마스크가 형성된다. 그런데, 상기 포토레지스트막 패턴(24)을 제거하기 위한 스트립과정에서 상기 티타늄 실리사이드층(16)과 상기 플라즈마 질화막 패턴(18a)사이의 계면이 급격히 식각되어 상기 질화막 패턴(18a)이 리프팅(lifting)되는 것을 볼 수 있다. 이후, 상기 산화막 마스크를 식각마스크로 사용하여 상기 티타늄 실리사이드층(16), 게이트 폴리실리콘층(14)을 순차적으로 이방성식각한다. 이후, 상기 반사 방지막 패턴(22a)을 제거하면, 도 3에 도시한 바와 같이 상기 게이트 산화막(12) 상에 상기 산화막 마스크와 게이트 폴리실리콘층 패턴(14a) 및 티타늄 실리사이드층 패턴(16a)으로 이루어지는 게이트 적층물(26)이 형성된다. 이후, 상기 게이트 폴리실리콘층 패턴(14a)의 노출된 전면을 산화시킨다. Subsequently, referring to FIG. 2, the reflection among the anti-reflection film 22 and the material films 20, 18, 16, 14, and 12 formed by using the photoresist pattern 24 as an etch mask. The prevention film 22, the plasma oxide film 18, and the plasma nitride film 16 are sequentially anisotropically etched. Next, the photoresist film pattern 24 is removed. In this case, the photoresist layer pattern 24 is removed by a strip using sulfuric acid (H 2 SO 4) and wet etching for 30 seconds using 200: 1 hydrofluoric acid (HF). As a result, an oxide mask made of a plasma nitride film pattern 18a, a plasma oxide film pattern 20a and an antireflection film pattern 22a is formed on the titanium silicide layer 16. However, the interface between the titanium silicide layer 16 and the plasma nitride layer pattern 18a is rapidly etched in the strip process for removing the photoresist layer pattern 24, thereby lifting the nitride layer pattern 18a. You can see it. Thereafter, the titanium silicide layer 16 and the gate polysilicon layer 14 are sequentially anisotropically etched using the oxide mask as an etching mask. Subsequently, when the anti-reflection film pattern 22a is removed, the oxide mask, the gate polysilicon layer pattern 14a, and the titanium silicide layer pattern 16a are formed on the gate oxide film 12 as illustrated in FIG. 3. Gate stack 26 is formed. Thereafter, the exposed front surface of the gate polysilicon layer pattern 14a is oxidized.

이와 같은 종래 기술에 의한 반도체 장치의 제조공정에서의 물질막 형성방법은 상기한 바와 같이, 포토레지스트막 패턴의 스트립과정에서 티타늄 실리사이드층 패턴(16a) 및 게이트 폴리실리콘층 패턴(14a)으로 이루어지는 게이트 전극과 상기 산화막 마스크 사이에 리프팅이 발생된다. 구체적으로는 상기 산화막 마스크를 구성하는 상기 플라즈마 질화막 패턴(18a)이 리프팅된다.As described above, the material film forming method of the semiconductor device manufacturing process according to the prior art, the gate of the titanium silicide layer pattern 16a and the gate polysilicon layer pattern 14a during the stripping process of the photoresist film pattern. Lifting occurs between an electrode and the oxide mask. Specifically, the plasma nitride film pattern 18a constituting the oxide film mask is lifted.

또한, 상기 게이트 폴리실리콘층 패턴(14a)의 노출된 전면을 산화시키는 공정에서 상기 플라즈마 질화막 패턴(18a)과 상기 티타늄 실리사이드층 패턴(16a)사이의 계면에 존재하는 물 등의 열적 팽창으로 인해 팝핑(poping) 현상이 나타난다.In addition, in the process of oxidizing the exposed entire surface of the gate polysilicon layer pattern 14a, popping may occur due to thermal expansion such as water present at an interface between the plasma nitride layer pattern 18a and the titanium silicide layer pattern 16a. Poping phenomenon occurs.

따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술에 나타나는 문제점을 해소하기 위한 것으로, 게이트 전극으로 사용되는 적층물 상에 형성된 게이트 보호막 마스크의 리프팅을 방지하고 상기 적층물과 상기 마스크 사이의 계면에 존재하는 물을 제거하여 상기 게이트 전극의 산화 과정에서 팝핑 현상을 나타나는 것을 방지할 수 있는 반도체 장치의 제조공정에서의 물질막 표면 처리방법을 제공함에 있다.Accordingly, the technical problem to be achieved by the present invention is to solve the above-mentioned problems in the prior art, and to prevent the lifting of the gate protective film mask formed on the laminate used as the gate electrode, and the interface between the laminate and the mask. The present invention provides a method of treating a material film surface in a manufacturing process of a semiconductor device capable of removing water present in the semiconductor device to prevent popping from occurring during oxidation of the gate electrode.

본 발명이 이루고자하는 다른 기술적 과제는 상기 물질막 표면 처리방법을 이용한 반도체 장치의 제조공정에서 물질막 형성방법을 제공함에 있다.Another object of the present invention is to provide a method of forming a material film in a process of manufacturing a semiconductor device using the material film surface treatment method.

상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 반도체 장치의 제조공정에서의 물질막 표면 처리방법은 다음 절차에 따른다.In order to achieve the above technical problem, the material film surface treatment method in the manufacturing process of the semiconductor device according to the present invention follows the following procedure.

반도체 기판 상에 형성된 물질막을 패터닝하기 위한 마스크로서 플라즈마 질화막을 사용하는 반도체 장치의 제조방법에 있어서, 상기 물질막 상에 상기 질화막이 형성되기 전에 상기 물질막을 소정의 온도에서 소정의 시간동안 베이크하는 것을 특징으로 한다.A method of manufacturing a semiconductor device using a plasma nitride film as a mask for patterning a material film formed on a semiconductor substrate, wherein the baking of the material film at a predetermined temperature for a predetermined time is performed before the nitride film is formed on the material film. It features.

상기 질화막이 형성되기 전에 상기 물질막을 400℃ 정도에서 10초 정도 베이크한다.The material film is baked at about 400 ° C. for about 10 seconds before the nitride film is formed.

또한, 상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 반도체 장치의 제조공정에서의 물질막 표면 처리방법은 다음 절차에 따른다.In addition, in order to achieve the above technical problem, the material film surface treatment method in the manufacturing process of the semiconductor device according to the present invention follows the following procedure.

반도체 기판 상에 형성된 물질막을 패터닝하기 위한 마스크로서 플라즈마 질화막을 사용하는 반도체 장치의 제조방법에 있어서, 상기 물질막 상에 상기 질화막을 형성하기 전에 상기 물질막의 표면을 플라즈마 처리하는 것을 특징으로 한다.A method of manufacturing a semiconductor device using a plasma nitride film as a mask for patterning a material film formed on a semiconductor substrate, characterized in that the surface of the material film is plasma treated before the nitride film is formed on the material film.

이때, 상기 플라즈마 처리는 상기 물질막을 형성한 다음 인-시츄로 실시한다. 여기서, 상기 물질막의 표면은 암모니아(NH3) 플라즈마로 처리한다.In this case, the plasma treatment is performed in-situ after forming the material film. Here, the surface of the material film is treated with ammonia (NH 3) plasma.

상기 다른 기술적 과제를 달성하기 위하여, 상기 표면처리 방법을 이용한 본 발명에 의한 반도체 장치의 제조공정에서의 물질막 형성방법은 다음 절차에 따라 실시한다.In order to achieve the above another technical problem, the material film forming method in the manufacturing process of the semiconductor device according to the present invention using the surface treatment method is performed according to the following procedure.

(a) 반도체 기판 상에 제1 적층물을 형성한다. (b) 상기 제1 적층물의 표면을 처리한다. (c) 상기 제1 적층물 상에 제2 적층물을 형성한다. (c) 상기 제2 적층물을 패터닝한다. (d) 상기 1 적층물을 패터닝한다. (e) 상기 제1 적층물의 표면을 산화시킨다.(a) A first laminate is formed on a semiconductor substrate. (b) The surface of the first laminate is treated. (c) forming a second laminate on the first laminate. (c) pattern the second stack. (d) The 1 stack is patterned. (e) The surface of the first laminate is oxidized.

여기서, 상기 제1 적층물은 게이트 전극에 해당하는 적층물로서 게이트 도전층, 게이트 실리사이드층을 순차적으로 형성된 적층물이다.Here, the first stack is a stack corresponding to the gate electrode and is a stack in which a gate conductive layer and a gate silicide layer are sequentially formed.

그리고, 상기 제2 적층물은 상기 제1 적층물을 패터닝하는데 사용되는 마스크 또는 게이트 전극의 보호막으로 사용하는 적층물로서 플라즈마 질화막(PE-SiN), 플라즈마 산화막, 반사 방지막을 순차적으로 형성하여 형성한다.The second stack is a stack used as a protective film for a mask or gate electrode used for patterning the first stack, and is formed by sequentially forming a plasma nitride film (PE-SiN), a plasma oxide film, and an antireflection film. .

상기 제1 적층물의 표면처리는 두가지 방식으로 실시한다.Surface treatment of the first laminate is carried out in two ways.

첫째 방식은 상기 제1 적층물을 베이크하는 방법이고, 둘째 방식은 상기 제1 적층물의 표면을 암모니아 플라즈마로 처리하는 방법이다.The first method is to bake the first stack, and the second method is to treat the surface of the first stack with ammonia plasma.

본 발명에 의한 반도체 장치의 제조공정에서 물질막 형성방법은 마스크로 사용하는 질화막을 패터닝하고자 하는 물질막 상에 형성하기 전에 상기 물질막을 플라즈마 처리 또는 상기 물질막을 베이크하는 방법으로 표면처리한다. 이렇게 함으로써, 상기 물질막 상에서 상기 질화막이 리프팅되는 것을 막을 수 있을 뿐만 아니라 상기 물질막과 질화막 계면에 존재하는 물 등이 제거되므로 상기 물질막을 산화시키는 과정에서 팝핑(poping)현상이 나타나는 것을 방지할 수 있다.In the manufacturing method of the semiconductor device according to the present invention, the material film forming method is a surface treatment by a plasma treatment or a method of baking the material film before forming the nitride film to be used as a mask on the material film to be patterned. By doing so, not only the nitride film may be prevented from being lifted on the material film, but water existing at the interface between the material film and the nitride film is removed, thereby preventing popping from occurring during the oxidation of the material film. have.

이하, 본 발명의 실시예에 의한 반도체 장치의 제조공정에서의 물질막 표면처리 방법 및 이를 이용한 물질막 형성방법을 첨부된 도면들을 참조하여 상세하게 설명한다.Hereinafter, a material film surface treatment method and a material film forming method using the same in a semiconductor device manufacturing process according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과정되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어 질 수도 있다.However, embodiments of the present invention can be modified in many different forms, the scope of the invention should not be construed as limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the thicknesses of layers or regions are prepared for clarity of specification. In the drawings like reference numerals refer to like elements. In addition, where a layer is described as being "top" of another layer or substrate, the layer may be directly on top of the other layer or substrate, with a third layer intervening therebetween.

첨부된 도면들 중, 도 4 내지 도 6은 본 발명의 실시예에 의한 반도체 장치의 제조공정에서 물질막 형성방법을 단계별로 나타낸 도면들이다.4 to 6 are diagrams showing step-by-step methods of forming a material film in a manufacturing process of a semiconductor device according to an embodiment of the present invention.

도 4는 반사 방지막(54) 상에 게이트 라인 형성영역을 한정하는 감광막 패턴(56)을 형성하는 도면이다. 이를 참조하면, 반도체 기판(40) 상에 게이트 산화막(42)을 형성한다. 이어서, 상기 게이트 산화막(42) 상에 게이트 도전층(44), 게이트 실리사이드층(46)을 순차적으로 형성하여 제1 적층물을 형성한다. 상기 게이트 도전층(44)과 게이트 실리사이드층(46)은 각각 도핑된 폴리실리콘층과 티타늄 실리사이드층으로 형성한다.FIG. 4 is a diagram showing a photosensitive film pattern 56 defining a gate line forming region on the antireflection film 54. Referring to this, the gate oxide film 42 is formed on the semiconductor substrate 40. Subsequently, the gate conductive layer 44 and the gate silicide layer 46 are sequentially formed on the gate oxide layer 42 to form a first stack. The gate conductive layer 44 and the gate silicide layer 46 are formed of a doped polysilicon layer and a titanium silicide layer, respectively.

계속해서, 상기 제1 적층물을 표면처리한다. 상기 제1 적층물의 표면처리는 결과적으로 상기 게이트 실리사이드층(46)을 표면처리하기 위한 것으로서, 다음 두가지 방법으로 실시한다.Subsequently, the first laminate is surface treated. The surface treatment of the first laminate is consequently for surface treatment of the gate silicide layer 46, which is performed in the following two methods.

첫째, 상기 게이트 실리사이드층(46)이 형성된 반도체 기판(40)을 소정의 온도에서 소정의 시간동안 베이크(bake)하는 방법이다.First, the semiconductor substrate 40 on which the gate silicide layer 46 is formed is baked at a predetermined temperature for a predetermined time.

베이크(bake) 실험예Bake Experiment

본 발명은 상기 게이트 실리사이드층(46)의 표면처리를 위해, 상기 게이트 실리사이드층(46)이 형성된 상기 반도체 기판(40)을 400℃정도의 온도에서 베이크 하였다. 이때, 베이크는 동일한 온도에서 두 번씩 실시하였다. 첫 번째는 5초동안 베이크를 실시하였으며, 두 번째는 10초 동안 실시하였다.In the present invention, the semiconductor substrate 40 on which the gate silicide layer 46 is formed is baked at a temperature of about 400 ° C. for the surface treatment of the gate silicide layer 46. At this time, baking was performed twice at the same temperature. The first one was baked for 5 seconds and the second 10 seconds.

400℃정도에서 5초 동안 베이크를 실시한 경우, 상기 게이트 실리사이드층(46) 상에 형성된 적층물이 리프팅되었다.When baking was performed at about 400 ° C. for 5 seconds, the laminate formed on the gate silicide layer 46 was lifted.

반면, 상기 베이크를 10초 정도 실시한 경우, 상기 게이트 실리사이드층(46) 상에 형성된 적층물은 리프팅되지 않았다.On the other hand, when the baking was performed for about 10 seconds, the laminate formed on the gate silicide layer 46 was not lifted.

따라서, 상기 게이트 실리사이드층(46)의 베이크는 400℃정도에 10초 정도가 바람직하다. 하지만, 상기 베이크 온도가 바뀌는 경우, 베이크 시간도 바뀔 수 있다.Accordingly, the bake of the gate silicide layer 46 is preferably about 400 ° C. for about 10 seconds. However, when the bake temperature is changed, the bake time may also be changed.

둘째, 플라즈마를 이용하여 상기 게이트 실리사이드층(46)을 표면처리하는 방법이다. 구체적으로, 나이트 라이드(nitride) 소오스가스, 예컨대 암모니아가스(NH3), 질소 가스(N2)의 플라즈마를 사용하여 상기 게이트 실리사이드층(46)의 표면을 처리한다. 이러한 플라즈마 처리는 상기 게이트 실리사이드층(46)을 형성한 후, 인-시츄(in-situ)로 실시한다. 상기 플라즈마 처리 결과, 상기 게이트 실리사이드층(46) 상에 플라즈마 처리층(48)이 형성된다. 상기 플라즈마 처리층(48) 상에 제1 및 제2 절연막(50, 52)과 반사 방지막(54)을 순차적으로 형성하여 제2 적층물을 형성한다. 상기 제1 및 제2 절연막(50, 52)은 각각 플라즈마 질화막 및 플라즈마 산화막, 예컨대 플라즈마 테오스(TEOS)막으로 형성한다. 상기 반사 방지막(54)의 전면에 감광막, 예컨대 포토레지스트막을 도포한다. 상기 포토레지스트막을 패터닝하여, 게이트 라인 형성영역을 한정하는 포토레지스트막 패턴(56)을 형성한다.Secondly, the gate silicide layer 46 is surface treated using plasma. Specifically, the surface of the gate silicide layer 46 is treated using a nitride source gas such as ammonia gas (NH 3) or nitrogen gas (N 2). The plasma treatment is performed in-situ after the gate silicide layer 46 is formed. As a result of the plasma treatment, a plasma treatment layer 48 is formed on the gate silicide layer 46. The first and second insulating layers 50 and 52 and the anti-reflection film 54 are sequentially formed on the plasma processing layer 48 to form a second stack. The first and second insulating layers 50 and 52 are formed of a plasma nitride film and a plasma oxide film, for example, a plasma teos (TEOS) film. A photosensitive film, for example a photoresist film, is applied to the entire surface of the anti-reflection film 54. The photoresist film is patterned to form a photoresist film pattern 56 defining a gate line formation region.

도 5는 상기 제2 적층물을 패터닝하는 단계를 나타낸 도면이다. 구체적으로, 상기 포토레지스트막 패턴(56)을 식각마스크로 사용하여 상기 반사 방지막(54)을 비롯해서 그 아래에 형성한 제2 적층물을 상기 플라즈마 처리층(46)의 계면이 노출될 때 까지 이방성식각한다. 이 결과, 상기 플라즈마 처리층(48) 상에 플라즈마 질화막 패턴(50a), 플라즈마 산화막 패턴(52a) 및 반사 방지막 패턴(54a)으로 이루어지는 제2 적층물 패턴 즉, 산화막 마스크가 형성된다. 이후, 상기 포토레지스트막 패턴(56)을 제거한다. 상기 포토레지스트막 패턴(56)은 황산 스트립과 200:1정도의 불산(HF)을 이용한 30초 정도의 습식식각으로 제거한다. 도 5에서 볼 수 있듯이, 상기 포토레지스트막 패턴을 제거하는 과정에서 상기 제2 적층물 패턴, 특히 상기 플라즈마 질화막 패턴의 측면 식각에 의한 리프팅이 나타나지 않는다.5 is a diagram illustrating a step of patterning the second stack. Specifically, using the photoresist pattern 56 as an etch mask, the second stack formed under the anti-reflection film 54 and under the anisotropic layer is exposed until the interface of the plasma treatment layer 46 is exposed. Etch it. As a result, a second laminate pattern composed of a plasma nitride film pattern 50a, a plasma oxide film pattern 52a, and an antireflection film pattern 54a is formed on the plasma processing layer 48. Thereafter, the photoresist film pattern 56 is removed. The photoresist layer pattern 56 is removed by wet etching for about 30 seconds using a sulfuric acid strip and about 200: 1 hydrofluoric acid (HF). As shown in FIG. 5, in the process of removing the photoresist layer pattern, lifting by side etching of the second laminate pattern, in particular, the plasma nitride layer pattern does not occur.

도 6은 게이트 적층물(58)을 형성하는 단계를 나타낸 도면이다. 구체적으로, 상기 제2 적층물 패턴을 식각마스크로 사용하여 상기 플라즈마 처리층(48)을 비롯해서 그 아래에 형성한 적층물들을 상기 게이트 산화막(42)의 계면이 노출될 때 까지 이방성식각한다. 이후, 상기 반사 방지막 패턴(54a)을 제거한다. 이 결과, 게이트 도전층 패턴(44a) 및 게이트 실리사이드층 패턴(46a)으로 이루어지는 제1 적층물 패턴 즉, 게이트 전극이 형성되고 아울러, 상기 반도체 기판(40)에 상기 제1 및 제2 적층물 패턴으로 이루어지는 게이트 적층물(58)이 형성된다. 이후, 상기 게이트 전극 특히, 상기 게이트 도전층 패턴(44a)의 표면을 산화시킨다. 이때, 팝핑 현상이 나타나지 않는데, 이는 상기 표면처리 공정에서, 상기 게이트 실리사이드층 패턴(46a)과 상기 플라즈마 질화막 패턴(50a) 사이에 플라즈마 처리층(48)이 형성되어 있기 때문이다. 6 shows a step of forming the gate stack 58. Specifically, using the second laminate pattern as an etching mask, the plasma treatment layer 48 and the laminates formed thereon are anisotropically etched until the interface of the gate oxide layer 42 is exposed. Thereafter, the anti-reflection film pattern 54a is removed. As a result, a first laminate pattern, that is, a gate electrode, formed of a gate conductive layer pattern 44a and a gate silicide layer pattern 46a is formed, and the first and second laminate patterns are formed on the semiconductor substrate 40. A gate stack 58 is formed. Thereafter, the gate electrode, in particular, the surface of the gate conductive layer pattern 44a is oxidized. At this time, no popping phenomenon occurs because the plasma treatment layer 48 is formed between the gate silicide layer pattern 46a and the plasma nitride layer pattern 50a in the surface treatment process.

이상으로, 본 발명에 의한 반도체 장치의 제조공정에서 물질막 형성방법은 마스크로 사용하는 질화막을 패터닝하고자 하는 물질막 상에 형성하기 전에 상기 물질막을 플라즈마 처리 또는 상기 물질막을 베이크하는 방법으로 표면처리한다. 이렇게 함으로써, 상기 물질막 상에서 상기 질화막이 리프팅되는 것을 막을 수 있을 뿐만 아니라 상기 물질막과 질화막 계면에 존재하는 물 등이 제거되므로 상기 물질막을 산화시키는 과정에서 팝핑(poping)현상이 나타나는 것을 방지할 수 있다.As described above, in the manufacturing method of the semiconductor device according to the present invention, the material film forming method is a surface treatment by a plasma treatment or a method of baking the material film before forming the nitride film to be used as a mask on the material film to be patterned. . By doing so, not only the nitride film may be prevented from being lifted on the material film, but water existing at the interface between the material film and the nitride film is removed, thereby preventing popping from occurring during the oxidation of the material film. have.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical idea of the present invention.

도 1 내지 도 3은 종래 기술에 의한 반도체 장치의 제조공정에서 물질막 형성방법을 단계별로 나타낸 도면들이다.1 to 3 are diagrams showing step by step methods for forming a material film in a semiconductor device manufacturing process according to the prior art.

도 4 내지 도 6은 본 발명의 실시예에 의한 반도체 장치의 제조공정에서의 물질막 표면처리 방법 및 이를 이용한 물질막 형성방법을 단계별로 나타낸 도면들이다.4 to 6 are diagrams showing step-by-step methods of material film surface treatment and a method of forming a material film using the same in the manufacturing process of a semiconductor device according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *

40:반도체 기판. 42:게이트 산화막.40: semiconductor substrate. 42: gate oxide film.

44:게이트 도전층. 46:게이트 실리사이드층.44: gate conductive layer. 46: gate silicide layer.

48:표면 처리층. 50, 52:제1 및 제2 절연막.48: surface treatment layer. 50, 52: First and second insulating films.

54:반사 방지막. 58:게이트 적층물.54: Antireflection film. 58: gate stack.

Claims (8)

반도체 기판 상에 티타늄 실리사이드층을 형성하는 단계;Forming a titanium silicide layer on the semiconductor substrate; 상기 티타늄 실리사이드층을 400℃에서 베이크하는 단계;Baking the titanium silicide layer at 400 ° C .; 상기 베이크된 티타늄 실리사이드층 상에 마스크로써 플라즈마 질화막을 형성하는 단계; 및Forming a plasma nitride film as a mask on the baked titanium silicide layer; And 상기 티타늄 실리사이드층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조공정에서의 물질막 표면 처리방법.And patterning the titanium silicide layer. 제 1 항에 있어서, 상기 질화막이 형성되기 전에 상기 티타늄 실리사이드층을 400℃ 정도에서 10초 정도 베이크하여 상기 티타늄 실리사이드층의 표면을 처리하는 것을 특징으로 하는 반도체 장치의 제조공정에서의 물질막 표면 처리방법.The material film surface treatment of a semiconductor device manufacturing process according to claim 1, wherein the titanium silicide layer is baked at about 400 ° C. for about 10 seconds before the nitride film is formed, thereby treating the surface of the titanium silicide layer. Way. 반도체 기판 상에 티타늄 실리사이드층을 형성하는 단계;Forming a titanium silicide layer on the semiconductor substrate; 상기 티타늄 실리사이드층의 표면을 나이트 라이드 소오스 가스를 이용하여 플라즈마 처리하는 단계;Plasma treating the surface of the titanium silicide layer using a nitride source gas; 상기 플라즈마 처리된 티타늄 실리사이드층 상에 마스크로써 플라즈마 질화막을 형성하는 단계; 및Forming a plasma nitride film as a mask on the plasma treated titanium silicide layer; And 상기 티타늄 실리사이드층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조공정에서의 물질막 표면 처리방법.And patterning the titanium silicide layer. 제 3 항에 있어서, 상기 플라즈마 처리는 상기 티타늄 실리사이드층을 형성한 다음 인-시츄로 실시하는 것을 특징으로 하는 반도체 장치의 제조공정에서의 물질막 표면 처리방법.4. The method of claim 3, wherein the plasma treatment is performed in-situ after forming the titanium silicide layer. 제 4 항에 있어서, 상기 나이트 라이드 소오스 가스 플라즈마는 질소 가스(N2) 또는 암모니아 가스(NH3) 플라즈마인 것을 특징으로 하는 반도체 장치의 제조공정에서의 물질막 표면 처리방법.The method of claim 4, wherein the nitride source gas plasma is nitrogen gas (N 2) or ammonia gas (NH 3) plasma. (a) 반도체 기판 상에 제1 적층물을 형성하는 단계;(a) forming a first stack on the semiconductor substrate; (b) 상기 제1 적층물의 표면을 나이트 라이드 소오스 가스 플라즈마로 처리하는 단계;(b) treating the surface of the first stack with a nitride source gas plasma; (c) 상기 제1 적층물 상에 제2 적층물을 형성하는 단계;(c) forming a second stack on the first stack; (d) 상기 제2 적층물을 패터닝하는 단계;(d) patterning the second stack; (e) 상기 1 적층물을 패터닝하는 단계; 및 (e) patterning the first stack; And (f) 상기 패터닝된 제1 적층물의 노출된 면을 산화시키는 단계를 포함하되,(f) oxidizing the exposed side of the patterned first stack, 상기 제1 적층물은 도핑된 폴리 실리콘층과 게이트 실리사이드층을 순차적으로 적층하여 형성하고, 상기 도핑된 폴리 실리콘층의 노출된 면을 산화시키는 것을 특징으로 하는 반도체 장치의 제조공정에서의 물질막 형성방법.The first stack is formed by sequentially stacking a doped polysilicon layer and a gate silicide layer and oxidizing an exposed surface of the doped polysilicon layer. Way. 제 6 항에 있어서, 상기 제2 적층물은 순차적으로 형성된 플라즈마 질화막(PE-SiN), 플라즈마 산화막 및 반사 방지막인 것을 특징으로 하는 반도체 장치의 제조공정에서의 물질막 형성방법.The method of claim 6, wherein the second laminate is a plasma nitride film (PE-SiN), a plasma oxide film, and an anti-reflection film sequentially formed. 제 6 항에 있어서, 상기 나이트 라이드 소오스 가스는 질소가스(N2) 또는 암모니아가스(NH3)인 것을 특징으로 하는 반도체 장치의 제조공정에서의 물질막 형성방법. 7. The method of claim 6, wherein the nitride source gas is nitrogen gas (N2) or ammonia gas (NH3).
KR1019970069970A 1997-12-17 1997-12-17 Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same Expired - Fee Related KR100505570B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069970A KR100505570B1 (en) 1997-12-17 1997-12-17 Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069970A KR100505570B1 (en) 1997-12-17 1997-12-17 Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same

Publications (2)

Publication Number Publication Date
KR19990050787A KR19990050787A (en) 1999-07-05
KR100505570B1 true KR100505570B1 (en) 2005-10-21

Family

ID=37305564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069970A Expired - Fee Related KR100505570B1 (en) 1997-12-17 1997-12-17 Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same

Country Status (1)

Country Link
KR (1) KR100505570B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56277A (en) * 1979-06-12 1981-01-06 Chiyou Lsi Gijutsu Kenkyu Kumiai Forming method of metal layer pattern
JPH0590264A (en) * 1991-09-26 1993-04-09 Toshiba Corp Semiconductor device and manufacture thereof
JPH07202189A (en) * 1993-12-28 1995-08-04 Toshiba Corp Manufacture of semiconductor device
KR19990016514A (en) * 1997-08-16 1999-03-05 윤종용 Gate electrode formation method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56277A (en) * 1979-06-12 1981-01-06 Chiyou Lsi Gijutsu Kenkyu Kumiai Forming method of metal layer pattern
JPH0590264A (en) * 1991-09-26 1993-04-09 Toshiba Corp Semiconductor device and manufacture thereof
JPH07202189A (en) * 1993-12-28 1995-08-04 Toshiba Corp Manufacture of semiconductor device
KR19990016514A (en) * 1997-08-16 1999-03-05 윤종용 Gate electrode formation method of semiconductor device

Also Published As

Publication number Publication date
KR19990050787A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
KR20010058774A (en) Method for manufacturing semiconductor device
KR100505570B1 (en) Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same
US6087271A (en) Methods for removal of an anti-reflective coating following a resist protect etching process
JP2004031892A (en) Manufacturing method of semiconductor device using amorphous carbon
US6989331B2 (en) Hard mask removal
CN100452300C (en) Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
KR20020048616A (en) Method for forming gate pattern of flash memory device
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits
KR20040076982A (en) Method of manufacturing flash memory device
KR20020010779A (en) Method of forming gate-oxide in semicondcutor device
KR19990057882A (en) Semiconductor device manufacturing method
KR100217904B1 (en) How to remove resist
KR20040039776A (en) Method for forming the gate electrode in semiconductor device
KR100205095B1 (en) Bit line formation method of semiconductor device
KR100236077B1 (en) Semiconductor device manufacturing method
KR100298427B1 (en) Manufacturing method of semiconductor device
KR100431433B1 (en) Method of forming a contact hole of semiconductor device
KR100342874B1 (en) Method For Forming The Contact Double Photo Resist
KR100871373B1 (en) Device Separating Method of Semiconductor Device
KR20050009617A (en) Method of manufacturing a semiconductor device
KR100202657B1 (en) Manufacturing method of transistor
KR100365756B1 (en) A method for forming contact hole of semiconductor device
KR100193651B1 (en) How to remove thin film on wafer backside
KR100838483B1 (en) Gate etching method of semiconductor device
KR950004425A (en) Field oxide film planarization method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971217

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021202

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971217

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050609

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050726

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050727

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee