[go: up one dir, main page]

KR100505569B1 - Internal Voltage Generator for Synchronous DRAM Semiconductor Devices - Google Patents

Internal Voltage Generator for Synchronous DRAM Semiconductor Devices Download PDF

Info

Publication number
KR100505569B1
KR100505569B1 KR1019970066778A KR19970066778A KR100505569B1 KR 100505569 B1 KR100505569 B1 KR 100505569B1 KR 1019970066778 A KR1019970066778 A KR 1019970066778A KR 19970066778 A KR19970066778 A KR 19970066778A KR 100505569 B1 KR100505569 B1 KR 100505569B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
drain
gate
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970066778A
Other languages
Korean (ko)
Other versions
KR19990048162A (en
Inventor
김병철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970066778A priority Critical patent/KR100505569B1/en
Publication of KR19990048162A publication Critical patent/KR19990048162A/en
Application granted granted Critical
Publication of KR100505569B1 publication Critical patent/KR100505569B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

차동 증폭기와 기준 전압 발생기 및 기준 전압 제어기를 구비하는 동기식 디램 반도체 장치의 내부 전압 발생기가 개시된다. 상기 차동 증폭기는 외부로부터 인가되는 소정의 전압을 내부에서 발생되는 기준 전압과 비교하고 그 차이 전압을 증폭하여 내부 전압으로서 출력한다. 상기 기준 전압 발생기는 상기 차동 증폭기의 출력단에 입력단이 연결되고, 상기 차동 증폭기의 입력단에 출력단이 연결되며, 상기 차동 증폭기의 출력단으로부터 출력되는 내부 전압을 받아서 이를 소정 레벨 다운시킨 다음 이를 상기 기준 전압으로서 상기 차동 증폭기의 입력단으로 인가한다. 상기 기준 전압 제어기는 상기 기준 전압 발생기에 연결되며 외부로부터 인가되는 제어 신호에 응답하여 상기 기준 전압의 레벨을 조정한다. 따라서 외부로부터 인가되는 제어 신호에 의하여 내부 전압 레벨이 조정될 수 있다.An internal voltage generator of a synchronous DRAM semiconductor device having a differential amplifier, a reference voltage generator and a reference voltage controller is disclosed. The differential amplifier compares a predetermined voltage applied from the outside with a reference voltage generated internally, amplifies the difference voltage, and outputs the difference voltage as an internal voltage. The reference voltage generator has an input terminal connected to an output terminal of the differential amplifier, an output terminal connected to an input terminal of the differential amplifier, receives an internal voltage output from the output terminal of the differential amplifier, lowers it by a predetermined level, and then sets it as the reference voltage. It is applied to the input terminal of the differential amplifier. The reference voltage controller is connected to the reference voltage generator and adjusts the level of the reference voltage in response to a control signal applied from the outside. Therefore, the internal voltage level may be adjusted by a control signal applied from the outside.

Description

동기식 디램 반도체 장치의 내부 전압 발생기Internal Voltage Generator for Synchronous DRAM Semiconductor Devices

본 발명은 동기식 디램 반도체 장치에 관한 것으로서, 특히 내부 전압 발생기에 관한 것이다.The present invention relates to a synchronous DRAM semiconductor device, and more particularly to an internal voltage generator.

동기식 디램 반도체 장치의 내부 전압 발생기는 외부로부터 소정의 전압을 입력하고 동기식 디램 반도체 장치의 내부에 필요한 내부 전압을 발생한다. 내부 전압 발생기는 외부로부터 입력되는 소정의 전압이 변동률이 크기 때문에 이를 변동률이 적고 내부 회로에 적합한 내부 전압으로 변환하기 위한 것이다.The internal voltage generator of the synchronous DRAM semiconductor device inputs a predetermined voltage from the outside and generates a necessary internal voltage inside the synchronous DRAM semiconductor device. The internal voltage generator is for converting a predetermined voltage input from the outside into an internal voltage having a small variation rate and suitable for an internal circuit because of a large variation rate.

도 1은 종래의 동기식 디램 반도체 장치의 내부 전압 발생기의 회로도이다. 도 1을 참조하면, 종래의 동기식 디램 반도체 장치의 내부 전압 발생기는 차동 증폭기(101)와 기준 전압 발생기(103)로 구성된다.1 is a circuit diagram of an internal voltage generator of a conventional synchronous DRAM semiconductor device. Referring to FIG. 1, an internal voltage generator of a conventional synchronous DRAM semiconductor device includes a differential amplifier 101 and a reference voltage generator 103.

상기 차동 증폭기(101)는 외부로부터 인가되는 소정의 전압(VREF)을 내부에서 발생되는 기준 전압(V1)과 비교하고 그 차이 전압을 증폭하여 내부 전압(VREFP)으로서 출력한다. 상기 차동 증폭기(101)는 상기 소정의 전압(VREF)이 게이트에 인가되는 제1 NMOS 트랜지스터(111)와, 상기 기준 전압(V1)이 게이트에 인가되는 제2 NMOS 트랜지스터(112)와, 상기 제1 및 제2 NMOS 트랜지스터들(111,112)의 소오스들에 드레인이 공통으로 연결되고 상기 소정의 전압(VREF)이 게이트에 인가되며 소오스는 접지되는 제3 NMOS 트랜지스터(113)와, 상기 제1 NMOS 트랜지스터(111)의 드레인에 드레인이 연결되고 소오스에 전원 전압(Vdd)이 인가되는 제1 PMOS 트랜지스터(121)와, 상기 제2 NMOS 트랜지스터(112)의 드레인과 상기 제1 PMOS 트랜지스터(121)의 게이트에 드레인과 게이트가 공통으로 연결되며 소오스에 상기 전원 전압(Vdd)이 인가되는 제2 PMOS 트랜지스터(122), 및 상기 제1 PMOS 트랜지스터(121)의 드레인에 게이트가 연결되고 소오스에 상기 전원 전압(Vdd)이 인가되며 드레인으로부터 상기 내부 전압(VREFP)이 출력되는 제3 PMOS 트랜지스터(123)로 구성된다.The differential amplifier 101 compares a predetermined voltage VREF applied from the outside with a reference voltage V1 generated therein, amplifies the difference voltage, and outputs the difference voltage as the internal voltage VREFP. The differential amplifier 101 includes a first NMOS transistor 111 to which the predetermined voltage VREF is applied to a gate, a second NMOS transistor 112 to which the reference voltage V1 is applied to a gate, and the first NMOS transistor 112. A third NMOS transistor 113 having a drain connected in common to the sources of the first and second NMOS transistors 111 and 112, the predetermined voltage VREF applied to a gate, and the source being grounded, and the first NMOS transistor; A drain of the first PMOS transistor 121, a drain connected to the drain of the 111, and a source voltage Vdd is applied to the source, a drain of the second NMOS transistor 112, and a gate of the first PMOS transistor 121. A drain and a gate are commonly connected to each other, and a second PMOS transistor 122 having a source voltage Vdd applied thereto, a gate connected to a drain of the first PMOS transistor 121, and a source voltage connected to a source. Vdd) is authorized Is constructed from the first 3 to PMOS transistor 123 which is the internal voltage (VREFP) is output.

상기 차동 증폭기(101)의 동작을 살펴보기로 한다. 외부로부터 상기 소정의 전압(VREF)이 인가되면 상기 차동 증폭기(101)에 인가되면 상기 제3 NMOS 트랜지스터(113)는 턴온(turn-on)된다. 상기 제3 NMOS 트랜지스터(113)는 상기 소정의 전압(VREF)이 상기 제3 NMOS 트랜지스터(113)의 문턱 전압보다 높은 한 계속 턴온 상태로 유지된다.The operation of the differential amplifier 101 will be described. When the predetermined voltage VREF is applied from the outside, the third NMOS transistor 113 is turned on when it is applied to the differential amplifier 101. The third NMOS transistor 113 remains turned on as long as the predetermined voltage VREF is higher than the threshold voltage of the third NMOS transistor 113.

먼저, 상기 소정의 전압(VREF)이 상기 기준 전압(V1)보다 높은 경우에 관해 설명한다. 상기 소정의 전압(VREF)이 상기 기준 전압(V1)보다 높으면 상기 제1 NMOS 트랜지스터(111)가 상기 제2 NMOS 트랜지스터(112)보다 많이 턴온된다. 그러면 상기 제3 PMOS 트랜지스터(123)의 게이트는 접지 전압 레벨로 낮아지고 그로 인하여 상기 제3 PMOS 트랜지스터(123)를 통해서 흐르는 전류의 양이 많아지게 된다. 상기 제3 PMOS 트랜지스터(123)를 통하여 흐르는 전류의 양이 많아지면 상기 내부 전압(VREFP)이 높아진다.First, the case where the predetermined voltage VREF is higher than the reference voltage V1 will be described. When the predetermined voltage VREF is higher than the reference voltage V1, the first NMOS transistor 111 is turned on more than the second NMOS transistor 112. Then, the gate of the third PMOS transistor 123 is lowered to the ground voltage level, thereby increasing the amount of current flowing through the third PMOS transistor 123. When the amount of current flowing through the third PMOS transistor 123 increases, the internal voltage VREFP increases.

상기 내부 전압(VREFP)이 높아지면, 상기 기준 전압(V1)도 높아진다. 상기 기준 전압(V1)이 높아지면 상기 제2 NMOS 트랜지스터(112)를 통해서 흐르는 전류의 양이 증가한다. 그러면 상기 제1 및 제2 PMOS 트랜지스터들(121,122)의 게이트들의 전위는 낮아지게 되어 상기 제1 및 제2 PMOS 트랜지스터들(121,122)을 통해서 흐르는 전류의 양이 증가한다. 상기 제1 및 제2 PMOS 트랜지스터들(121,122)을 통해 흐르는 전류의 양이 증가하면 상기 제1 NMOS 트랜지스터(111)의 드레인에 인가되는 전압이 증가하게 되고, 그로 인하여 상기 제3 PMOS 트랜지스터(123)는 턴온 정도가 약해진다. 상기 제3 PMOS 트랜지스터(123)의 턴온 정도가 약해지면 상기 내부 전압(VREFP)은 낮아진다. 상기 내부 전압(VREFP)이 낮아지면 상기 기준 전압(V1)은 다시 낮아지고 그로 인하여 상기 제2 NMOS 트랜지스터(112)를 통해 흐르는 전류의 양이 감소하게 되며 따라서 상기 내부 전압(VREFP)은 다시 증가한다. 이와 같은 과정이 반복되면서 상기 내부 전압(VREFP)은 일정하게 유지된다.When the internal voltage VREFP is high, the reference voltage V1 is also high. As the reference voltage V1 increases, the amount of current flowing through the second NMOS transistor 112 increases. As a result, the potentials of the gates of the first and second PMOS transistors 121 and 122 are lowered to increase the amount of current flowing through the first and second PMOS transistors 121 and 122. When the amount of current flowing through the first and second PMOS transistors 121 and 122 increases, the voltage applied to the drain of the first NMOS transistor 111 increases, thereby increasing the third PMOS transistor 123. The turn-on degree is weakened. When the turn-on of the third PMOS transistor 123 is weakened, the internal voltage VREFP is lowered. When the internal voltage VREFP is lowered, the reference voltage V1 is lowered again, thereby decreasing the amount of current flowing through the second NMOS transistor 112 and thus increasing the internal voltage VREFP again. . As the above process is repeated, the internal voltage VREFP is kept constant.

상기 기준 전압 발생기(103)는 상기 기준 전압(V1)을 발생한다. 상기 기준 전압 발생기(103)는 상기 내부 전압(VREFP)이 소오스에 인가되고 게이트와 드레인이 공통으로 연결되며 상기 드레인으로부터 상기 기준 전압(V1)를 출력하는 제4 PMOS 트랜지스터(124), 및 상기 제4 PMOS 트랜지스터(124)의 드레인에 소오스가 연결되고 게이트와 드레인이 공통으로 접지되는 제5 PMOS 트랜지스터(125)로 구성된다.The reference voltage generator 103 generates the reference voltage V1. The reference voltage generator 103 includes a fourth PMOS transistor 124 to which the internal voltage VREFP is applied to a source, a gate and a drain are commonly connected, and outputs the reference voltage V1 from the drain, and the fourth PMOS transistor 124. The fourth PMOS transistor 125 includes a source connected to the drain of the four PMOS transistor 124 and a gate and a drain which are commonly grounded.

상기 제4 PMOS 트랜지스터(124)의 내부 저항과 상기 제5 PMOS 트랜지스터(125)의 내부 저항은 동일하므로 상기 기준 전압(V1)은 상기 내부 전압(VREFP)의 절반값이 된다.Since the internal resistance of the fourth PMOS transistor 124 and the internal resistance of the fifth PMOS transistor 125 are the same, the reference voltage V1 becomes half of the internal voltage VREFP.

상기 도 1을 통하여 설명한 바대로 종래의 동기식 디램 반도체 장치의 내부 전압 발생기에서는 항상 일정한 레벨의 내부 전압(VREFP)이 발생된다. 칼럼 어드레스 스트로브 래이턴시(Column Address Strobe Latency)에 따른 고주파 동작을 실현하기 위해서는 내부 전압(VREFP)을 조정해야할 경우가 발생하게된다. 그런데 종래의 내부 전압 발생기(101)에서는 내부 전압(VREFP)이 조정되지 않기 때문에 칼럼 어드레스 스트로브 신호에 따른 고주파 동작을 실현할 수가 없다.As described above with reference to FIG. 1, the internal voltage generator of the conventional synchronous DRAM semiconductor device always generates a constant level of internal voltage VREFP. In order to realize high frequency operation according to the column address strobe latency, an internal voltage VREFP needs to be adjusted. However, in the conventional internal voltage generator 101, since the internal voltage VREFP is not adjusted, high frequency operation in accordance with the column address strobe signal cannot be realized.

따라서, 본 발명이 이루고자하는 기술적 과제는 제어 신호에 의해 내부 전압 조정이 가능한 동기식 디램 반도체 장치의 내부 전압 발생기를 제공하는데 있다.Accordingly, an object of the present invention is to provide an internal voltage generator of a synchronous DRAM semiconductor device capable of adjusting an internal voltage by a control signal.

상기 기술적 과제를 이루기 위하여 본 발명은, 차동 증폭기와 기준 전압 발생기 및 기준 전압 제어기를 구비하는 동기식 디램 반도체 장치의 내부 전압 발생기를 제공한다.In order to achieve the above technical problem, the present invention provides an internal voltage generator of a synchronous DRAM semiconductor device including a differential amplifier, a reference voltage generator, and a reference voltage controller.

상기 차동 증폭기는 외부로부터 인가되는 소정의 전압을 내부에서 발생되는 기준 전압과 비교하고 그 차이 전압을 증폭하여 내부 전압으로서 출력한다.The differential amplifier compares a predetermined voltage applied from the outside with a reference voltage generated internally, amplifies the difference voltage, and outputs the difference voltage as an internal voltage.

상기 기준 전압 발생기는 상기 차동 증폭기의 출력단에 입력단이 연결되고, 상기 차동 증폭기의 입력단에 출력단이 연결되며, 상기 차동 증폭기의 출력단으로부터 출력되는 내부 전압을 받아서 이를 소정 레벨 다운시킨 다음 이를 상기 기준 전압으로서 상기 차동 증폭기의 입력단으로 인가한다.The reference voltage generator has an input terminal connected to an output terminal of the differential amplifier, an output terminal connected to an input terminal of the differential amplifier, receives an internal voltage output from the output terminal of the differential amplifier, lowers it by a predetermined level, and then sets it as the reference voltage. It is applied to the input terminal of the differential amplifier.

상기 기준 전압 제어기는 상기 기준 전압 발생기에 연결되며 외부로부터 인가되는 제어 신호에 응답하여 상기 기준 전압의 레벨을 조정한다.The reference voltage controller is connected to the reference voltage generator and adjusts the level of the reference voltage in response to a control signal applied from the outside.

바람직하기는 상기 차동 증폭기는 상기 소정의 전압이 게이트에 인가되는 제1 NMOS 트랜지스터와, 상기 기준 전압이 게이트에 인가되는 제2 NMOS 트랜지스터와, 상기 제1 및 제2 NMOS 트랜지스터들의 소오스들에 드레인이 공통으로 연결되고 상기 소정의 전압이 게이트에 인가되며 소오스는 접지되는 제3 NMOS 트랜지스터와, 상기 제1 NMOS 트랜지스터의 드레인에 드레인이 연결되고 소오스에 전원 전압이 인가되는 제1 PMOS 트랜지스터와, 상기 제2 NMOS 트랜지스터의 드레인과 상기 제1 PMOS 트랜지스터의 게이트에 드레인과 게이트가 공통으로 연결되며 소오스에 상기 전원 전압이 인가되는 제2 PMOS 트랜지스터, 및 상기 제1 PMOS 트랜지스터의 드레인에 게이트가 연결되고 소오스에 상기 전원 전압이 인가되며 드레인으로부터 상기 내부 전압이 출력되는 제3 PMOS 트랜지스터를 구비한다.Preferably, the differential amplifier has a drain on the first NMOS transistor to which the predetermined voltage is applied to the gate, the second NMOS transistor to which the reference voltage is applied to the gate, and the sources of the first and second NMOS transistors. A third NMOS transistor connected in common and the predetermined voltage applied to a gate, and the source being grounded; a first PMOS transistor connected to a drain of the first NMOS transistor and a power supply voltage applied to the source; 2 A second PMOS transistor having a drain and a gate connected in common to a drain of the NMOS transistor and a gate of the first PMOS transistor, and having a power supply voltage applied to a source, and a gate connected to a drain of the first PMOS transistor and connected to a source. A third PMOS transistor to which the power supply voltage is applied and the internal voltage is output from a drain; It is equipped with a jester.

또 바람직하기는 상기 기준 전압 발생기는 상기 내부 전압이 소오스에 인가되고 게이트와 드레인이 공통으로 연결되며 상기 드레인으로부터 상기 기준 전압을 출력하는 제4 PMOS 트랜지스터와, 상기 제4 PMOS 트랜지스터의 드레인에 소오스가 연결되고 게이트와 드레인이 공통으로 연결되는 제5 PMOS 트랜지스터, 및 상기 제5 PMOS 트랜지스터의 드레인과 상기 기준 전압 제어기에 소오스가 연결되고 게이트와 드레인이 공통으로 접지되는 제6 PMOS 트랜지스터를 구비한다.Preferably, the reference voltage generator includes a fourth PMOS transistor configured to apply the internal voltage to the source, have a gate and a drain connected in common, and output the reference voltage from the drain, and a source to the drain of the fourth PMOS transistor. And a fifth PMOS transistor connected to the gate and the drain in common, and a sixth PMOS transistor having a source connected to the drain of the fifth PMOS transistor and the reference voltage controller, and having a gate and a drain commonly connected to each other.

또한, 바람직하기는 상기 기준 전압 제어기는 상기 제어 신호가 액티브되면 활성화되어 상기 기준 전압 발생기의 기준 전압 레벨을 상승시키는 스위칭 수단이다.Preferably, the reference voltage controller is a switching means that is activated when the control signal is activated to raise the reference voltage level of the reference voltage generator.

상기 본 발명에 따르면, 외부로부터 인가되는 제어 신호에 의하여 내부 전압 레벨이 조정될 수 있다.According to the present invention, the internal voltage level can be adjusted by a control signal applied from the outside.

이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail through examples.

도 2는 본 발명에 따른 동기식 디램 반도체 장치의 내부 전압 발생기의 회로도이다. 도 2를 참조하면, 본 발명에 따른 동기식 디램 반도체 장치는 내부 전압 발생기는 차동 증폭기(201)와 기준 전압 발생기(203) 및 기준 전압 제어기(205)를 구비한다.2 is a circuit diagram of an internal voltage generator of a synchronous DRAM semiconductor device according to the present invention. 2, in the synchronous DRAM semiconductor device according to the present invention, an internal voltage generator includes a differential amplifier 201, a reference voltage generator 203, and a reference voltage controller 205.

상기 차동 증폭기(201)는 외부로부터 인가되는 소정의 전압(VREF)을 내부에서 발생되는 기준 전압(V1)과 비교하고 그 차이 전압을 증폭하여 내부 전압(VREFP)으로서 출력한다. 상기 차동 증폭기(201)는 상기 소정의 전압(VREF)이 게이트에 인가되는 제1 NMOS 트랜지스터(211)와, 상기 기준 전압(V1)이 게이트에 인가되는 제2 NMOS 트랜지스터(212)와, 상기 제1 및 제2 NMOS 트랜지스터(212)들의 소오스들에 드레인이 공통으로 연결되고 상기 소정의 전압(VREF)이 게이트에 인가되며 소오스는 접지되는 제3 NMOS 트랜지스터(213)와, 상기 제1 NMOS 트랜지스터(211)의 드레인에 드레인이 연결되고 소오스에 전원 전압이 인가되는 제1 PMOS 트랜지스터(221)와, 상기 제2 NMOS 트랜지스터(212)의 드레인과 상기 제1 PMOS 트랜지스터(221)의 게이트에 드레인과 게이트가 공통으로 연결되며 소오스에 상기 전원 전압이 인가되는 제2 PMOS 트랜지스터(222), 및 상기 제1 PMOS 트랜지스터(221)의 드레인에 게이트가 연결되고 소오스에 상기 전원 전압이 인가되며 드레인으로부터 상기 내부 전압(VREFP)이 출력되는 제3 PMOS 트랜지스터(223)를 구비한다.The differential amplifier 201 compares a predetermined voltage VREF applied from the outside with a reference voltage V1 generated therein, amplifies the difference voltage, and outputs the difference voltage as the internal voltage VREFP. The differential amplifier 201 may include a first NMOS transistor 211 to which the predetermined voltage VREF is applied to a gate, a second NMOS transistor 212 to which the reference voltage V1 is applied to a gate, and the second NMOS transistor 212. A third NMOS transistor 213 having a drain connected in common to the sources of the first and second NMOS transistors 212, a predetermined voltage VREF applied to a gate, and a source grounded, and the first NMOS transistor ( A drain and a gate are connected to a drain of the first PMOS transistor 221 and a drain of the second NMOS transistor 212 and a gate of the first PMOS transistor 221 to which a drain is connected to a drain of 211 and a source voltage is applied to a source. Is connected in common and a gate is connected to a drain of the second PMOS transistor 222 and a source of which the power supply voltage is applied to the source, and the power supply voltage is applied to a source, and from the drain. And a second PMOS transistor 3 223, which groups the internal voltage (VREFP) is output.

상기 차동 증폭기(201)의 동작을 설명하기로 한다. 상기 차동 증폭기(201)에서 상기 소정의 전압(VREF)이 외부로부터 인가되면 상기 제3 NMOS 트랜지스터(213)는 턴온된다. 상기 제3 NMOS 트랜지스터(213)는 상기 소정의 전압(VREF)이 상기 제3 NMOS 트랜지스터(213)의 문턱 전압보다 높은 한 계속 턴온 상태로 유지된다. 만일 상기 소정의 전압(VREF)이 상기 제3 NMOS 트랜지스터(213)의 문턱 전압보다 낮으면 상기 제3 NMOS 트랜지스터(213)는 턴오프(turn-off)되어서 상기 차동 증폭기(201)는 동작하지 않게 된다.The operation of the differential amplifier 201 will be described. When the predetermined voltage VREF is applied from the outside in the differential amplifier 201, the third NMOS transistor 213 is turned on. The third NMOS transistor 213 is continuously turned on as long as the predetermined voltage VREF is higher than the threshold voltage of the third NMOS transistor 213. If the predetermined voltage VREF is lower than the threshold voltage of the third NMOS transistor 213, the third NMOS transistor 213 is turned off so that the differential amplifier 201 is not operated. do.

상기 소정의 전압(VREF)이 상기 제3 NMOS 트랜지스터(213)의 문턱 전압보다 높은 경우에 있어서 상기 차동 증폭기(201)의 동작을 설명하기로 한다. 초기에 상기 기준 전압(V1)은 0볼트이다. 이 상태에서 상기 소정의 전압(VREF)이 상기 제1 NMOS 트랜지스터(211)의 게이트에 인가되면 상기 제1 NMOS 트랜지스터(211)는 턴온된다. 그러면 상기 제1 NMOS 트랜지스터(211)의 드레인 전위가 접지 전압 레벨로 낮아진다. 즉, 상기 제3 PMOS 트랜지스터(223)의 게이트 전위는 접지 전압 레벨로 낮아진다. 따라서 상기 제3 PMOS 트랜지스터(223)는 턴온된다. 상기 제3 PMOS 트랜지스터(223)가 턴온되면 상기 전원 전압에 의해 상기 제3 PMOS 트랜지스터(223)를 통해 흐르는 전류의 양이 증가하므로 상기 내부 전압(VREFP)이 발생한다.The operation of the differential amplifier 201 when the predetermined voltage VREF is higher than the threshold voltage of the third NMOS transistor 213 will be described. Initially, the reference voltage V1 is zero volts. In this state, when the predetermined voltage VREF is applied to the gate of the first NMOS transistor 211, the first NMOS transistor 211 is turned on. The drain potential of the first NMOS transistor 211 is then lowered to the ground voltage level. That is, the gate potential of the third PMOS transistor 223 is lowered to the ground voltage level. Therefore, the third PMOS transistor 223 is turned on. When the third PMOS transistor 223 is turned on, the amount of current flowing through the third PMOS transistor 223 increases due to the power supply voltage, thereby generating the internal voltage VREFP.

상기 내부 전압(VREFP)이 발생하면 상기 기준 전압(V1)도 발생한다. 상기 기준 전압(V1)은 상기 내부 전압(VREFP)에 의해 결정된다. 즉, 상기 내부 전압(VREFP)이 상승하면 상기 기준 전압(V1)도 상승하고, 상기 내부 전압(VREFP)이 하강하면 상기 기준 전압(V1)도 하강한다. 상기 기준 전압(V1)의 발생에 관해서는 상기 기준 전압 발생기(203)를 설명할 때 상세히 설명하기로 한다.When the internal voltage VREFP is generated, the reference voltage V1 is also generated. The reference voltage V1 is determined by the internal voltage VREFP. That is, when the internal voltage VREFP rises, the reference voltage V1 also rises. When the internal voltage VREFP falls, the reference voltage V1 also drops. The generation of the reference voltage V1 will be described in detail when the reference voltage generator 203 is described.

상기 기준 전압(V1)이 상기 소정의 전압(VREF)보다 높으면 상기 제2 NMOS 트랜지스터(212)가 상기 제1 NMOS 트랜지스터(211)보다 많이 턴온된다. 그러면 상기 제1 및 제2 PMOS 트랜지스터들(221,222)의 게이트들의 전위는 접지 전압 레벨로 낮아지게 되어 상기 제1 및 제2 PMOS 트랜지스터들(221,222)은 턴온된다. 상기 제1 및 제2 PMOS 트랜지스터들(221,222)이 턴온되면 상기 제1 NMOS 트랜지스터(211)의 드레인 전위가 높아지게 되므로 상기 제3 PMOS 트랜지스터(223)는 약하게 턴온되어 상기 내부 전압(VREFP)은 낮아진다. 그러면 상기 기준 전압(V1)은 다시 낮아져서 상기 과정을 반복하게 된다.When the reference voltage V1 is higher than the predetermined voltage VREF, the second NMOS transistor 212 is turned on more than the first NMOS transistor 211. Then, the potentials of the gates of the first and second PMOS transistors 221 and 222 are lowered to the ground voltage level so that the first and second PMOS transistors 221 and 222 are turned on. When the first and second PMOS transistors 221 and 222 are turned on, the drain potential of the first NMOS transistor 211 is increased, so that the third PMOS transistor 223 is weakly turned on to lower the internal voltage VREFP. The reference voltage V1 is then lowered again to repeat the process.

상기 기준 전압 발생기(203)는 상기 기준 전압(V1)을 발생한다. 상기 기준 전압 발생기(203)는 상기 내부 전압(VREFP)이 소오스에 인가되고 게이트와 드레인이 공통으로 연결되며 상기 드레인으로부터 상기 기준 전압(V1)을 출력하는 제4 PMOS 트랜지스터(224)와, 상기 제4 PMOS 트랜지스터(224)의 드레인에 소오스가 연결되고 게이트와 드레인이 공통으로 연결되는 제5 PMOS 트랜지스터(225), 및 상기 제5 PMOS 트랜지스터의 드레인과 상기 기준 전압 제어기(205)에 소오스가 연결되고 게이트와 드레인이 공통으로 접지되는 제6 PMOS 트랜지스터를 구비한다.The reference voltage generator 203 generates the reference voltage V1. The reference voltage generator 203 may include a fourth PMOS transistor 224 having the internal voltage VREFP applied to a source, a gate and a drain connected in common, and outputting the reference voltage V1 from the drain. A fifth PMOS transistor 225 having a source connected to the drain of the four PMOS transistor 224 and a gate and a drain connected in common, and a source connected to the drain and the reference voltage controller 205 of the fifth PMOS transistor; A sixth PMOS transistor having a gate and a drain in common is provided.

상기 기준 전압 발생기(203)의 동작을 설명하기로 한다. 상기 기준 전압 발생기(203)에서 상기 제4 내지 제6 PMOS 트랜지스터들은 그 크기가 동일하므로 내부 저항값도 모두 동일하다. 그러므로 상기 기준 전압(V1)은 상기 내부 전압(VREFP)의

Figure pat00003
가 된다. 만일 상기 내부 전압(VREFP)이 증가하면 상기 기준 전압(V1)도 비례하여 증가한다. 예컨대, 상기 내부 전압(VREFP)이 3볼트이면 상기 기준 전압(V1)은 2볼트이고, 상기 내부 전압(VREFP)이 3.3볼트로 증가하면 상기 기준 전압(V1)도 2.2볼트로 증가한다.The operation of the reference voltage generator 203 will be described. Since the fourth to sixth PMOS transistors of the reference voltage generator 203 have the same size, all internal resistance values are the same. Therefore, the reference voltage V1 is equal to that of the internal voltage VREFP.
Figure pat00003
Becomes If the internal voltage VREFP increases, the reference voltage V1 also increases proportionally. For example, if the internal voltage VREFP is 3 volts, the reference voltage V1 is 2 volts. If the internal voltage VREFP is increased to 3.3 volts, the reference voltage V1 also increases to 2.2 volts.

상기 기준 전압 제어기(205)는 상기 기준 전압(V1)을 제어한다. 상기 기준 전압 제어기(205)는 상기 제어 신호(CL)를 입력하는 인버터, 및 상기 제어 신호(CL)에 의해 NMOS 트랜지스터가 게이팅되고 상기 인버터의 출력에 의해 PMOS 트랜지스터가 게이팅되며 입력단은 상기 기준 전압 발생기(203)에 연결되고 출력단은 접지되는 전송 게이트를 구비한다.The reference voltage controller 205 controls the reference voltage V1. The reference voltage controller 205 has an inverter for inputting the control signal CL, an NMOS transistor is gated by the control signal CL, and a PMOS transistor is gated by the output of the inverter, and an input terminal of the reference voltage generator A transmission gate coupled to 203 and whose output stage is grounded.

상기 제어 신호(CL)는 칼럼 어드레스 스트로브 래이턴시를 제어하는 칼럼 어드레스 스트로브 래이턴시 신호이다. 상기 제어 신호(CL)가 논리 '1'로서 액티브되면 상기 전송 게이트는 활성화되고, 상기 제어 신호(CL)가 논리 '0'으로서 인액티브되면 상기 전송 게이트는 비활성화된다. 상기 전송 게이트가 활성화되면 상기 기준 전압 발생기(203)의 제5 PMOS 트랜지스터(225)의 드레인은 곧바로 접지된다. 상기 제5 PMOS 트랜지스터(225)의 드레인이 접지되면 상기 기준 전압 발생기(203)는 제4 및 제5 PMOS 트랜지스터(225)들로만 구성되는 것과 동일하게 된다. 따라서 상기 기준 전압(V1)은 상기 내부 전압(VREFP)의 (

Figure pat00004
)이 된다. 즉, 상기 전송 게이트가 활성화될 경우 상기 내부 전압(VREFP)이 3볼트이면 상기 기준 전압(V1)은 1/5볼트로 되고, 상기 내부 전압(VREFP)이 3.3볼트이면 상기 기준 전압(V1)은 1.65볼트로 높아진다.The control signal CL is a column address strobe latency signal that controls the column address strobe latency. The transfer gate is activated when the control signal CL is activated as logic '1', and the transfer gate is deactivated when the control signal CL is inactive as logic '0'. When the transfer gate is activated, the drain of the fifth PMOS transistor 225 of the reference voltage generator 203 is immediately grounded. When the drain of the fifth PMOS transistor 225 is grounded, the reference voltage generator 203 becomes the same as that of only the fourth and fifth PMOS transistors 225. Therefore, the reference voltage V1 is equal to (a) of the internal voltage VREFP.
Figure pat00004
) That is, when the transfer gate is activated, if the internal voltage VREFP is 3 volts, the reference voltage V1 is 1/5 volts. If the internal voltage VREFP is 3.3 volts, the reference voltage V1 is Increased to 1.65 volts.

이와 같이, 상기 기준 전압 제어기(205)가 활성화되면 상기 기준 전압(V1)은 낮아지고, 상기 기준 전압 제어기(205)가 비활성화되면 상기 기준 전압(V1)은 원래 상태대로 유지된다. 예컨대, 상기 내부 전압(VREFP)이 3볼트인 상태에서 상기 기준 전압 제어기(205)가 비활성되어있다가 활성화되면 상기 기준 전압(V1)은 2볼트에서 1.5볼트로 낮아진다.As such, when the reference voltage controller 205 is activated, the reference voltage V1 is lowered. When the reference voltage controller 205 is deactivated, the reference voltage V1 is maintained as it is. For example, when the reference voltage controller 205 is deactivated and activated while the internal voltage VREFP is 3 volts, the reference voltage V1 is lowered from 2 volts to 1.5 volts.

상기 도 2에 도시된 내부 전압 발생기의 동작을 설명하기로 한다. 처음에 상기 소정의 전압(VREF)이 상기 제1 NMOS 트랜지스터(211)의 게이트와 상기 제3 NMOS 트랜지스터(213)의 게이트에 인가되면 상기 제1 및 제3 NMOS 트랜지스터(213)들은 턴온된다. 이 때 상기 소정의 전압(VREF)은 상기 제1 및 제3 NMOS 트랜지스터(213)들의 문턱 전압들보다 높아야만 한다. 상기 제1 NMOS 트랜지스터(211)가 턴온되면 상기 제3 PMOS 트랜지스터(223)의 게이트는 접지 전압 레벨로 낮아지고 그로 인하여 상기 제3 PMOS 트랜지스터(223)는 턴온된다. 상기 제3 PMOS 트랜지스터(223)가 턴온되면 상기 내부 전압(VREFP)이 발생한다. 상기 내부 전압(VREFP)이 발생하면 상기 내부 전압(VREFP)에 의해 상기 기준 전압 발생기(203)로부터 상기 기준 전압(V1)이 발생한다.The operation of the internal voltage generator shown in FIG. 2 will be described. First, when the predetermined voltage VREF is applied to the gate of the first NMOS transistor 211 and the gate of the third NMOS transistor 213, the first and third NMOS transistors 213 are turned on. In this case, the predetermined voltage VREF should be higher than threshold voltages of the first and third NMOS transistors 213. When the first NMOS transistor 211 is turned on, the gate of the third PMOS transistor 223 is lowered to the ground voltage level, thereby turning on the third PMOS transistor 223. When the third PMOS transistor 223 is turned on, the internal voltage VREFP is generated. When the internal voltage VREFP is generated, the reference voltage V1 is generated from the reference voltage generator 203 by the internal voltage VREFP.

상기 기준 전압(V1)이 발생하면 상기 제2 NMOS 트랜지스터(212)에 흐르는 전류가 증가하게되고 그로 인하여 상기 제1 및 제2 PMOS 트랜지스터(222)들의 게이트들의 전위는 접지 전압 레벨로 낮아진다. 그러면 상기 제1 및 제2 PMOS 트랜지스터(222)들은 턴온된다. 상기 제1 및 제2 PMOS 트랜지스터(222)들이 턴온되면 상기 제1 NMOS 트랜지스터(211)의 드레인의 전위가 상승하게 되어 상기 제3 PMOS 트랜지스터(223)의 턴온 상태를 약하게 만든다. 따라서 상기 제3 PMOS 트랜지스터(223)를 통해 흐르는 전류의 양이 감소되어 상기 내부 전압(VREFP)은 낮아진다.When the reference voltage V1 occurs, the current flowing through the second NMOS transistor 212 increases, thereby lowering the potential of the gates of the first and second PMOS transistors 222 to the ground voltage level. The first and second PMOS transistors 222 are then turned on. When the first and second PMOS transistors 222 are turned on, the potential of the drain of the first NMOS transistor 211 is increased to weaken the turn-on state of the third PMOS transistor 223. Therefore, the amount of current flowing through the third PMOS transistor 223 is reduced, thereby lowering the internal voltage VREFP.

상기 내부 전압(VREFP)이 낮아지면 상기 기준 전압(V1)도 비례하여 낮아진다. 상기 기준 전압(V1)이 낮아지면 상기 제2 NMOS 트랜지스터(212)는 약하게 턴온되므로 상기 제2 NMOS 트랜지스터(212)의 드레인의 전위는 상승한다. 그러면 상기 제1 및 제2 PMOS 트랜지스터(222)들의 게이트 전위가 상승하게되어 상기 제1 및 제2 PMOS 트랜지스터(222)들도 약하게 턴온되고 그로 인하여 상기 제1 NMOS 트랜지스터(211)의 드레인 전위는 다시 낮아진다. 상기 제1 NMOS 트랜지스터(211)의 드레인 전위가 낮아지면 상기 제3 PMOS 트랜지스터(223)는 많이 턴온되어 상기 제3 PMOS 트랜지스터(223)를 통해 흐르는 전류의 양이 증가하고 그로 인하여 상기 내부 전압(VREFP)은 다시 높아진다. 이와 같은 과정이 반복되면서 상기 내부 전압(VREFP)은 일정하게 유지된다.When the internal voltage VREFP is lowered, the reference voltage V1 is also lowered proportionally. When the reference voltage V1 is lowered, the second NMOS transistor 212 is weakly turned on, so that the potential of the drain of the second NMOS transistor 212 increases. As a result, the gate potentials of the first and second PMOS transistors 222 are raised so that the first and second PMOS transistors 222 are weakly turned on so that the drain potential of the first NMOS transistor 211 is again increased. Lowers. When the drain potential of the first NMOS transistor 211 is lowered, the third PMOS transistor 223 is turned on much, thereby increasing the amount of current flowing through the third PMOS transistor 223, thereby increasing the internal voltage VREFP. ) Is raised again. As the above process is repeated, the internal voltage VREFP is kept constant.

그런데 때에 따라서는 상기 내부 전압(VREFP)으로 보다 높은 전압이 요구될 경우가 발생한다. 이때는 상기 제어 신호(CL)를 액티브시키면 된다. 상기 제어 신호(CL)가 액티브되면 상기 제5 PMOS 트랜지스터(225)의 드레인은 곧바로 접지되므로 상기 기준 전압(V1) 레벨은 상기 내부 전압(VREFP)의

Figure pat00005
에서
Figure pat00006
로 낮아진다. 상기 기준 전압(V1)의 레벨이 낮아지면 상기 차동 증폭기(201)의 동작을 통해서 설명한 바와 같이 상기 내부 전압(VREFP)은 높아진다.In some cases, however, a higher voltage is required as the internal voltage VREFP. In this case, the control signal CL may be activated. When the control signal CL is activated, the drain of the fifth PMOS transistor 225 is immediately grounded, so the reference voltage V1 level is equal to that of the internal voltage VREFP.
Figure pat00005
in
Figure pat00006
Lowers. When the level of the reference voltage V1 decreases, the internal voltage VREFP increases as described through the operation of the differential amplifier 201.

이와 같이 높은 내부 전압(VREFP)이 필요할 경우에는 상기 제어 신호(CL)를 액티브시키면 된다.When the high internal voltage VREFP is needed, the control signal CL may be activated.

도 2에서 상기 기준 전압 제어기(205)를 통하여 상기 기준 전압 발생기(203)의 기준 전압(V1)을 높게 만듦으로써 상기 내부 전압(VREFP)은 낮은 값으로도 발생될 수가 있다.In FIG. 2, the internal voltage VREFP may be generated at a low value by making the reference voltage V1 of the reference voltage generator 203 high through the reference voltage controller 205.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.

상술한 바와 같이 본 발명에 따르면, 외부로부터 인가되는 제어 신호(CL)에 따라 내부 전압 발생기의 내부 전압(VREFP)이 다른 여러 가지 값으로 조정될 수가 있다.As described above, according to the present invention, the internal voltage VREFP of the internal voltage generator may be adjusted to various other values according to the control signal CL applied from the outside.

도 1은 종래의 동기식 디램 반도체 장치의 내부 전압 발생기의 회로도.1 is a circuit diagram of an internal voltage generator of a conventional synchronous DRAM semiconductor device.

도 2는 본 발명에 따른 동기식 디램 반도체 장치의 내부 전압 발생기의 회로도.2 is a circuit diagram of an internal voltage generator of a synchronous DRAM semiconductor device according to the present invention.

Claims (6)

외부로부터 인가되는 소정의 전압을 내부에서 발생되는 기준 전압과 비교하고 그 차이 전압을 증폭하여 내부 전압으로서 출력하는 차동 증폭기;A differential amplifier for comparing a predetermined voltage applied from the outside with a reference voltage generated internally, amplifying the difference voltage, and outputting the difference voltage as an internal voltage; 상기 차동 증폭기의 출력단에 입력단이 연결되고, 상기 차동 증폭기의 입력단에 출력단이 연결되며, 상기 차동 증폭기의 출력단으로부터 출력되는 내부 전압을 받아서 이를 소정 레벨 다운시킨 다음 이를 상기 기준 전압으로서 상기 차동 증폭기의 입력단으로 인가하는 기준 전압 발생기; 및An input terminal is connected to an output terminal of the differential amplifier, an output terminal is connected to an input terminal of the differential amplifier, and receives an internal voltage output from the output terminal of the differential amplifier, lowers it by a predetermined level, and then uses the input terminal of the differential amplifier as the reference voltage. A reference voltage generator applied to the; And 상기 기준 전압 발생기에 연결되며, 외부로부터 인가되는 제어 신호에 응답하여 상기 기준 전압의 레벨을 조정하는 기준 전압 제어기를 구비하는 것을 특징으로 하는 동기식 디램 반도체 장치의 내부 전압 발생기.And a reference voltage controller connected to the reference voltage generator, the reference voltage controller adjusting the level of the reference voltage in response to a control signal applied from the outside. 제1항에 있어서, 상기 차동 증폭기는The method of claim 1, wherein the differential amplifier 상기 소정의 전압이 게이트에 인가되는 제1 NMOS 트랜지스터;A first NMOS transistor to which the predetermined voltage is applied to a gate; 상기 기준 전압이 게이트에 인가되는 제2 NMOS 트랜지스터;A second NMOS transistor to which the reference voltage is applied to a gate; 상기 제1 및 제2 NMOS 트랜지스터들의 소오스들에 드레인이 공통으로 연결되고 상기 소정의 전압이 게이트에 인가되며 소오스는 접지되는 제3 NMOS 트랜지스터;A third NMOS transistor having a drain connected in common to the sources of the first and second NMOS transistors, the predetermined voltage being applied to a gate, and the source being grounded; 상기 제1 NMOS 트랜지스터의 드레인에 드레인이 연결되고 소오스에 전원 전압이 인가되는 제1 PMOS 트랜지스터;A first PMOS transistor having a drain connected to a drain of the first NMOS transistor and a power supply voltage applied to a source; 상기 제2 NMOS 트랜지스터의 드레인과 상기 제1 PMOS 트랜지스터의 게이트에 드레인과 게이트가 공통으로 연결되며 소오스에 상기 전원 전압이 인가되는 제2 PMOS 트랜지스터; 및A second PMOS transistor having a drain and a gate connected to a drain of the second NMOS transistor and a gate of the first PMOS transistor in common, and to which the power supply voltage is applied to a source; And 상기 제1 PMOS 트랜지스터의 드레인에 게이트가 연결되고 소오스에 상기 전원 전압이 인가되며 드레인으로부터 상기 내부 전압이 출력되는 제3 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 동기식 디램 반도체 장치의 내부 전압 발생기.And a third PMOS transistor having a gate connected to a drain of the first PMOS transistor, a source voltage applied to a source, and outputting the internal voltage from a drain. 제1항에 있어서, 상기 기준 전압 발생기는The method of claim 1, wherein the reference voltage generator 상기 내부 전압이 소오스에 인가되고 게이트와 드레인이 공통으로 연결되며 상기 드레인으로부터 상기 기준 전압을 출력하는 제4 PMOS 트랜지스터;A fourth PMOS transistor having the internal voltage applied to the source, the gate and the drain being connected in common, and outputting the reference voltage from the drain; 상기 제4 PMOS 트랜지스터의 드레인에 소오스가 연결되고 게이트와 드레인이 공통으로 연결되는 제5 PMOS 트랜지스터; 및A fifth PMOS transistor having a source connected to a drain of the fourth PMOS transistor, and a gate and a drain connected in common; And 상기 제5 PMOS 트랜지스터의 드레인과 상기 기준 전압 제어기에 소오스가 연결되고 게이트와 드레인이 공통으로 접지되는 제6 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 동기식 디램 반도체 장치의 내부 전압 발생기.And a sixth PMOS transistor having a source connected to the drain of the fifth PMOS transistor and the reference voltage controller, and having a gate and a drain common to each other. 제1항에 있어서, 상기 기준 전압 제어기는 상기 제어 신호가 액티브되면 활성화되어 상기 기준 전압 발생기의 기준 전압 레벨을 상승시키는 스위칭 수단인 것을 특징으로 하는 동기식 디램 반도체 장치의 내부 전압 발생기.The internal voltage generator of the synchronous DRAM semiconductor device of claim 1, wherein the reference voltage controller is a switching means that is activated when the control signal is activated to increase the reference voltage level of the reference voltage generator. 제4항에 있어서, 상기 스위칭 수단은The method of claim 4, wherein the switching means 상기 제어 신호를 입력하는 인버터; 및An inverter for inputting the control signal; And 상기 제어 신호에 의해 NMOS 트랜지스터가 게이팅되고 상기 인버터의 출력에 의해 PMOS 트랜지스터가 게이팅되며 입력단은 상기 기준 전압 발생기에 연결되고 출력단은 접지되는 전송 게이트를 구비하는 것을 특징으로 하는 동기식 디램 반도체 장치의 내부 전압 발생기.An internal voltage of the synchronous DRAM semiconductor device comprising a transfer gate coupled to the reference voltage generator and an output terminal connected to the reference voltage generator, and an output terminal of the NMOS transistor gated by the control signal and gated by the output of the inverter. generator. 제1항에 있어서, 상기 제어 신호는 상기 동기식 디램 반도체 장치의 칼럼 어드레스 스트로브 레이턴시를 제어하는 신호인 것을 특징으로 하는 동기식 디램 반도체 장치의 내부 전압 발생기.The internal voltage generator of the synchronous DRAM semiconductor device of claim 1, wherein the control signal is a signal for controlling column address strobe latency of the synchronous DRAM semiconductor device.
KR1019970066778A 1997-12-08 1997-12-08 Internal Voltage Generator for Synchronous DRAM Semiconductor Devices Expired - Fee Related KR100505569B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066778A KR100505569B1 (en) 1997-12-08 1997-12-08 Internal Voltage Generator for Synchronous DRAM Semiconductor Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066778A KR100505569B1 (en) 1997-12-08 1997-12-08 Internal Voltage Generator for Synchronous DRAM Semiconductor Devices

Publications (2)

Publication Number Publication Date
KR19990048162A KR19990048162A (en) 1999-07-05
KR100505569B1 true KR100505569B1 (en) 2005-10-19

Family

ID=37305385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066778A Expired - Fee Related KR100505569B1 (en) 1997-12-08 1997-12-08 Internal Voltage Generator for Synchronous DRAM Semiconductor Devices

Country Status (1)

Country Link
KR (1) KR100505569B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557574B1 (en) * 2003-12-22 2006-03-03 주식회사 하이닉스반도체 Bitline Precharge Drive Circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960018824A (en) * 1994-11-15 1996-06-17 문정환 Internal voltage generation circuit capable of detecting external voltage at burn-in
KR960019960A (en) * 1994-11-21 1996-06-17 김주용 Differential amplifier
KR960038969A (en) * 1995-04-27 1996-11-21 김광호 Integrated internal power supply voltage generation circuit
KR970029742A (en) * 1995-11-03 1997-06-26 문정환 Reference voltage generation control circuit
KR970029744A (en) * 1995-11-07 1997-06-26 문정환 Reference voltage generator
KR970051073A (en) * 1995-12-20 1997-07-29 김광호 Voltage clamp circuit of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960018824A (en) * 1994-11-15 1996-06-17 문정환 Internal voltage generation circuit capable of detecting external voltage at burn-in
KR960019960A (en) * 1994-11-21 1996-06-17 김주용 Differential amplifier
KR960038969A (en) * 1995-04-27 1996-11-21 김광호 Integrated internal power supply voltage generation circuit
KR970029742A (en) * 1995-11-03 1997-06-26 문정환 Reference voltage generation control circuit
KR970029744A (en) * 1995-11-07 1997-06-26 문정환 Reference voltage generator
KR970051073A (en) * 1995-12-20 1997-07-29 김광호 Voltage clamp circuit of semiconductor device

Also Published As

Publication number Publication date
KR19990048162A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100205530B1 (en) Sense amplifier
KR960009394B1 (en) Power Circuit for Dynamic Random Access Memory
KR0130037B1 (en) Input buffer circuit of semiconductor integrated circuit capable of responding to changes in operating voltage
KR20010049227A (en) Level adjustment circuit and data output circuit thereof
US5889431A (en) Current mode transistor circuit method
KR19980082461A (en) Voltage regulating circuit of semiconductor memory device
KR20010048334A (en) Internal voltage generation circuit that can operate safely under low power voltage VCC
US6798276B2 (en) Reduced potential generation circuit operable at low power-supply potential
KR100295055B1 (en) Semiconductor memory device having internal voltage converter whose voltage is variable
US7868667B2 (en) Output driving device
KR100266901B1 (en) Internal power supply voltage generation circuit and semiconductor memory device using the same
KR100293012B1 (en) Semiconductor device and input and output circuit thereof
US5889430A (en) Current mode transistor circuit
KR19990007459A (en) Differential amplifier circuit
KR100416792B1 (en) Semiconductor memory device and voltage generating method thereof
KR100505569B1 (en) Internal Voltage Generator for Synchronous DRAM Semiconductor Devices
KR100996193B1 (en) Output Driving Device
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
KR0174508B1 (en) The reference voltage generating circuit
KR0183874B1 (en) Vint generation circuit of semiconductor memory device
KR0142971B1 (en) Reference voltage generation circuit of semiconductor memory device
KR100850276B1 (en) Internal power supply voltage generation circuit suitable for semiconductor devices
KR20030032178A (en) Data out driver for controlling the voltage level of output data
KR19980041577A (en) Delay circuit
KR20050050207A (en) Power up circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971208

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021126

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971208

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050216

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050613

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050726

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050727

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee