[go: up one dir, main page]

KR100505568B1 - 믹서회로 - Google Patents

믹서회로 Download PDF

Info

Publication number
KR100505568B1
KR100505568B1 KR1019970060808A KR19970060808A KR100505568B1 KR 100505568 B1 KR100505568 B1 KR 100505568B1 KR 1019970060808 A KR1019970060808 A KR 1019970060808A KR 19970060808 A KR19970060808 A KR 19970060808A KR 100505568 B1 KR100505568 B1 KR 100505568B1
Authority
KR
South Korea
Prior art keywords
emitter
terminal
transistor
terminals
signal
Prior art date
Application number
KR1019970060808A
Other languages
English (en)
Other versions
KR19990040434A (ko
Inventor
김정근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970060808A priority Critical patent/KR100505568B1/ko
Publication of KR19990040434A publication Critical patent/KR19990040434A/ko
Application granted granted Critical
Publication of KR100505568B1 publication Critical patent/KR100505568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

제 1 내지 제 4 에미터 커플들, 및 에미터 감쇠 수단을 구비하는 믹서 회로가 개시되어 있다. 제 1 내지 제 4 에미터 커플들은 길버트 셀 구조로 서로 연결되어 있다. 에미터 감쇠 수단은 제어 신호에 의해서 게이팅되어 있는 NMOS 트랜지스터와 커패시터가 서로 병렬로 접속되어 있는 구조를 가진다. 본 발명에 의하면, 수신 입력 신호의 크기에 따라 에미터 감쇠 수단을 제어하는 제어 신호의 크기를 조절하여 입력하므로써, 수신 입력 신호의 크기에 따라 변환 이득과 왜곡 특성을 조절할 수 있어 선형적인 특성이 향상되고, 넓은 주파수 영역에서 일정한 이득을 가지게 되는 효과를 가진다.

Description

믹서 회로
본 발명은 믹서 회로에 관한 것으로서, 특히 넓은 주파수 영역에서 이득을 가변 조정할 수 있는 믹서 회로에 관한 것이다.
믹서 회로의 이득 조정은 대개 믹서의 앞단과 뒷단에 위치하고 있는 증폭기들(RF AMP, IF AMP)에서 이루어지고 있다. 그러나, 믹서 회로 자체에서의 이득 조정은 잘 이루어지지 않고 있는 실정이다. 또한 믹서 회로의 선형적인 특성(Linearity)의 향상을 위하여 에미터(Emitter) 감쇠(Degeneration) 저항 또는 인덕터(Inductor)를 사용하는 데 이는 주로 메칭(Matching) 문제, 및 믹서 회로의 주파수 특성상 주로 좁은 주파수 영역(Narrow Band)에서만 사용을 한다.
도 1은 종래의 믹서 회로의 회로도를 나타내고 있다.
도 1을 참조하면, 종래의 믹서 회로는 기본적으로 길버트 셀(Gilbert-Cell)의 구조로서, 저항 소자들(R1,R2,), 수동 소자(RL), 및 에미터 커플들(Emitter-Coupled Pairs)(110,120,130,140)로써 구성되어 있다.
저항 소자들(R1,R2)은 각각, 한 단자가 전원 단자(VCC)에 접속되어 있으며 다른 단자가 출력 신호(VIF) 단자들(PVIF,MVIF) 중에서 해당되는 출력 신호(VIF) 단자에 접속되어 있다.
에미터 커플(110)은 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 저항 소자들(R1,R2) 중에서 해당되는 저항 소자의 다른 단자에 접속되어 있으며, 각각 외부에서 입력되는 국부 발진 신호(VLO)의 단자들(PVLO,MVLO) 중에서 해당되는 국부 발진 신호(VLO) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q1,Q2)로써 구성되어 있다.
에미터 커플(120)은 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 저항 소자들(R1,R2) 중에서 해당되는 저항 소자의 다른 단자에 접속되어 있으며, 각각 외부에서 입력되는 국부 발진 신호(VLO)의 단자들(PVLO,MVLO) 중에서 해당되는 국부 발진 신호(VLO) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q3,Q4)로써 구성되어 있다.
에미터 커플(130)은 각각 에미터 단자들이 서로 연결되어 있고, 콜렉터 단자들이 에미터 커플들(110,120) 중에서 해당되는 에미터 커플의 에미터 단자들에 접속되어 있으며, 외부에서 입력되는 수신 입력 신호(VRF)의 단자들(PVRF,MVRF) 중에서 해당되는 수신 입력 신호(VRF) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q5,Q6)로써 구성되어 있다.
수동 소자(RL)는 에미터 커플(130)을 구성하고 있는 트랜지스터들(Q5,Q6)의 에미터 단자들 사이에 접속되어 있으며 에미터 감쇠 저항으로서의 역할을 한다. 여기서 수동 소자(RL)는 저항 소자(R3)이다.
에미터 커플(140)은 각각 에미터 단자들이 서로 접지 단자(GND)에 접속되어 있고, 콜렉터 단자들이 에미터 커플(130)의 에미터 단자들 중에서 해당되는 에미터 단자에 접속되어 있으며, 외부에서 입력되는 바이어스 신호(VBIAS)에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q7,Q8)로써 구성되어 있다. 여기서 에미터 커플(140)은 에미터 커플들(110,120,130)에 일정한 바이어스 전류를 공급하기 위한 전류원으로써 동작한다.
도 1을 참조하여 종래의 믹서 회로의 동작에 대하여 설명을 하면 아래와 같다.
길버트 셀 구조를 가지는 종래의 믹서 회로는, 외부로부터 입력되는 수신 입력 신호(VRF)와 국부 발진 신호(VLO)를 입력하여, 수신 입력 신호(VRF)와 국부 발진 신호(VLO)를 믹싱(Mixing)하여 형성되는 출력 신호(VIF)를 출력하는 아날로그(Analog) 신호의 멀티플라이어(Multiplier)로서 동작한다. 여기서 국부 발진 신호(VLO)는 수신 입력 신호(VRF)의 주파수를 변환시키기 위하여 입력되는 신호이고 출력 신호(VIF)는 국부 발진 신호(VLO)의 주파수를 가지면서 수신 입력 신호(VRF)의 크기를 가지는 신호로서 출력 신호(VIF) 단자들(PVIF,MVIF)로부터 출력된다. 트랜지스터들(Q1,Q2)의 콜렉터 단자들에 흐르는 전류는 국부 발진 신호(VLO)와 트랜지스터(Q5)의 콜렉터 단자에 흐르는 전류에 의해 결정되고, 트랜지스터들(Q3,Q4)의 콜렉터 단자들에 흐르는 전류는 국부 발진 신호(VLO)와 트랜지스터(Q6)의 콜렉터 단자에 흐르는 전류에 의해 결정된다. 그리고 트랜지스터들(Q5,Q6)의 콜렉터 단자들에 흐르는 전류는 트랜지스터들(Q7,Q8)과 수동 소자(RL)에 의해서 형성되는 전류에 의해서 결정된다. 따라서 출력 신호(VIF) 단자들(PVIF,MVIF)로부터 출력되는 출력 신호(VIF)는 저항 소자들(R1,R2)의 저항값들, 수동 소자(RL), 및 트랜지스터들(Q1,Q2,Q3,Q4)의 콜렉터 단자들에 흐르는 전류들에 의해서 결정되어 진다. 여기서 수동 소자(RL)의 믹서 회로의 선형성을 향상시키기 위한 에미터 감쇠 소자로서 역할을 한다.
도 2는 도 1의 동작 시뮬레이션 결과를 나타내고 있는 그래프이다. 여기서 가로축은 주파수를 나타내고 세로축은 이득을 나타내고 있다.
도 2로부터 알 수 있는 바와 같이, 도 1에 나타내고 있는 종래의 믹서 회로는 이득이 주파수에 따라 일정하게 유지되지 않고 감소되어 진다. 따라서 안정된 회로의 동작을 위하여 좁은 주파수 영역에서만 사용이 가능하다.
이와 같은 종래의 믹서 회로에 있어서, 출력 신호(VIF)의 크기는 저항 소자들(R1,R2,R3)과 트랜지스터들(Q7,Q8)의 콜렉터 단자들을 통하여 흐르는 일정 전류들의 값에 의해서 결정되어진다. 여기서 믹서 회로의 선형적인 특성을 향상시키기 위하여 에미터 감쇠 저항으로서의 역할을 하는 저항 소자(R3)를 사용하고 있다. 그러나 믹서 회로에 있어서의 메칭 문제 및 믹서 회로의 주파수 특성상 종래의 믹서 회로는 주로 좁은 주파수 영역에서만 사용되는 문제가 있다.
도 1에 있어서 수동 소자(RL)로서 인덕터를 사용하는 경우에도 상기한 문제가 동일하게 발생된다.
따라서 본 발명의 목적은 믹서 회로에 있어서 넓은 주파수 영역에서 이득을 가변 조정할 수 있도록 구성되어 있는 믹서 회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 믹서 회로는, 한 단자가 전원 단자에 접속되어 있으며 다른 단자가 제 1 출력 신호 단자에 접속되어 있는 제 1 저항 소자; 한 단자가 상기 전원 단자에 접속되어 있으며 다른 단자가 제 2 출력 신호 단자에 접속되어 있는 제 2 저항 소자; 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 1 출력 신호 단자와 상기 제 2 출력 신호 단자 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 게이트 단자들로부터 국부 발진 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 1 에미터 커플; 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 1 출력 신호 단자와 상기 제 2 출력 신호 단자 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 게이트 단자들로부터 국부 발진 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 2 에미터 커플; 에미터 단자들이 서로 연결되어 있고, 콜렉터 단자들이 상기 제 1 에미터 커플과 상기 제 2 에미터 커플 중에서 해당되는 에미터 커플의 에미터 단자들에 접속되어 있으며, 게이트 단자들로부터 수신 입력 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 3 에미터 커플; 상기 제 3 에미터 커플을 구성하고 있는 상기 트랜지스터 쌍의 에미터 단자들 사이에 접속되어 있으며 제어 신호에 의해서 제어되는 에미터 감쇠 수단; 및 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 3 에미터 커플을 구성하고 있는 트랜지스터 쌍의 에미터 단자들 중에서 해당되는 에미터 단자에 접속되어 있으며, 게이트 단자들로부터 바이어스 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 4 에미터 커플을 구비하는 것을 특징으로 한다.
이어서 첨부한 도면들을 참조하여 본 발명의 구체적인 실시예에 대하여 자세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 믹서 회로의 회로도를 나타내고 있다.
도 3을 참조하면, 본 발명의 실시예에 따른 믹서 회로는 저항 소자들(R1,R2), 에미터 커플들(Emitter-Coupled Pairs)(210,220,230,240), 및 에미터 감쇠 수단(250)으로써 구성되어 있다.
저항 소자(R1)는 한 단자가 전원 단자(VCC)에 접속되어 있으며 다른 단자가 출력 신호(VIF) 단자(PVIF)에 접속되어 있다.
저항 소자들(R2)은 한 단자가 전원 단자(VCC)에 접속되어 있으며 다른 단자가 출력 신호(VIF) 단자(MVIF)에 접속되어 있다.
에미터 커플(210)은 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 출력 신호(VIF) 단자들(PVIF,MVIF) 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 각각 외부에서 입력되는 국부 발진 신호(VLO)의 단자들(PVLO,MVLO) 중에서 해당되는 국부 발진 신호(VLO) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q1,Q2)로써 구성되어 있다. 즉 트랜지스터(Q1)는 콜렉터 단자가 출력 신호(VIF) 단자(MVIF)에 접속되어 있으며, 국부 발진 신호 단자(PVLO)에 의해서 게이팅되어 있다. 그리고 트랜지스터(Q2)는 콜렉터 단자가 출력 신호(VIF) 단자(PVIF)에 접속되어 있으며, 국부 발진 신호 단자(MVLO)에 의해서 게이팅되어 있다.
에미터 커플(220)은 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 출력 신호(VIF) 단자들(PVIF,MVIF) 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 각각 외부에서 입력되는 국부 발진 신호(VLO)의 단자들(PVLO,MVLO) 중에서 해당되는 국부 발진 신호(VLO) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q3,Q4)로써 구성되어 있다. 즉 트랜지스터(Q3)는 콜렉터 단자가 출력 신호(VIF) 단자(MVIF)에 접속되어 있으며, 국부 발진 신호 단자(MVLO)에 의해서 게이팅되어 있다. 그리고 트랜지스터(Q4)는 콜렉터 단자가 출력 신호(VIF) 단자(PVIF)에 접속되어 있으며, 국부 발진 신호 단자(PVLO)에 의해서 게이팅되어 있다.
에미터 커플(230)은 에미터 단자들이 서로 연결되어 있고, 콜렉터 단자들이 각각 에미터 커플들(210,220) 중에서 해당되는 에미터 커플을 구성하고 있는 트랜지스터들의 에미터 단자들에 접속되어 있으며, 각각 수신 입력 신호(VRF)의 단자들(PVRF,MVRF) 중에서 해당되는 수신 입력 신호(VRF) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q5,Q6)로써 구성되어 있다. 즉, 트랜지스터(Q5)는 에미터 커플(210)을 구성하고 있는 트랜지스터들(Q1,Q2)의 에미터 단자들에 콜렉터 단자가 접속되어 있고, 수신 입력 신호(VRF) 단자(PVRF)에 의해서 게이팅되어 있다. 그리고, 트랜지스터(Q6)는 에미터 커플(220)을 구성하고 있는 트랜지스터들(Q3,Q4)의 에미터 단자들에 콜렉터 단자가 접속되어 있고, 수신 입력 신호(VRF) 단자(MVRF)에 의해서 게이팅되어 있다.
에미터 감쇠 수단(250)은 NMOS 트랜지스터(NQ)와 커패시터(C)로써 구성되어 있다.
NMOS 트랜지스터(NQ)는 에미터 커플(230)을 구성하고 있는 트랜지스터들(Q5,Q6)의 에미터 단자들 사이에 접속되어 있으며, 제어 신호(VCON)에 의해서 게이팅되어 있다.
커패시터(C)는 에미터 커플(230)을 구성하고 있는 트랜지스터들(Q5,Q6)의 에미터 단자들 사이에 접속되어 있으며, NMOS 트랜지스터(NQ)와 병렬로 접속되어 있다.
에미터 감쇠 수단(250)은 제어 신호(VCON)의 크기에 따라 소자 등가 저항값이 달라지므로 트랜지스터들(Q5,Q6)의 에미터 단자들 사이의 전위차이를 조절하여 트랜지스터들(Q5,Q6)의 콜렉터 단자들에 흐르는 전류의 크기를 조절할 수 있다.
에미터 커플(240)은 에미터 단자들이 접지 단자(GND)에 접속되어 있고, 콜렉터 단자들이 각각 에미터 커플(230)을 구성하고 있는 트랜지스터들(Q5,Q6)의 에미터 단자들 중에서 해당되는 에미터 단자에 접속되어 있으며, 외부에서 입력되는 바이어스 신호(VBIAS)에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q7,Q8)로써 구성되어 있다. 즉 트랜지스터(Q7)는 콜렉터 단자가 트랜지스터(Q5)의 에미터 단자에 접속되어 있고 바이어스 신호(VBIAS)에 의해서 게이팅되어 있다. 그리고 트랜지스터(Q8)는 콜렉터 단자가 트랜지스터(Q6)의 에미터 단자에 접속되어 있고 바이어스 신호(VBIAS)에 의해서 게이팅되어 있다. 여기서 에미터 커플(240)은 제어 수단(250)을 구성하고 있는 제어 트랜지스터의 등가 저항값에 따라 임의로 변화될 수 있는 일정한 바이어스 전류를 에미터 커플들(210,220,230)에 공급하기 위한 전류원으로써 동작한다.
도 3을 참조하여 종래의 믹서 회로의 동작에 대하여 설명을 하면 아래와 같다.
트랜지스터들(Q1,Q2)의 콜렉터 단자들에 흐르는 전류는 국부 발진 신호(VLO)와 트랜지스터(Q5)의 콜렉터 단자에 흐르는 전류에 의해 결정되고, 트랜지스터들(Q3,Q4)의 콜렉터 단자들에 흐르는 전류는 국부 발진 신호(VLO)와 트랜지스터(Q6)의 콜렉터 단자에 흐르는 전류에 의해 결정된다. 그리고 트랜지스터들(Q5,Q6)의 콜렉터 단자들에 흐르는 전류는 트랜지스터들(Q7,Q8)에 의해서 형성되는 전류에 의해서 결정된다. 그리고 트랜지스터들(Q7,Q8)에 의해서 형성되는 전류는 에미터 감쇠 수단(250)을 구성하고 있는 NMOS 트랜지스터(NQ)에 인가되는 제어 신호(VCON)의 크기에 따라서 가변 조정이 가능하다. 즉, NMOS 트랜지스터(NQ)는 선형 영역(Linear Region)에서 동작할 경우의 등가 저항 성분인 출력 콘덕턴스(gds)는 아래의 식과 같이 나타내어진다.
gds=unCox(Vgs-Vt-Vds)
여기서 전압(Vgs)은 제어 신호(VCON)를 나타내며, 따라서 제어 신호(VCON)를 외부에서 조정하므로써 NMOS 트랜지스터(NQ)의 등가 저항 성분을 조정할 수 있으므로 믹서 회로의 이득을 변화시킬 수 있다. 다시 말하면, 출력 신호(VIF) 단자들(PVIF,MVIF)로부터 출력되는 출력 신호(VIF)는 저항 소자들(R1,R2)의 저항값들과 트랜지스터들(Q1,Q2,Q3,Q4)의 콜렉터 단자들에 흐르는 전류들에 의해서 결정되어 지므로 에미터 감쇠 수단(250)을 구성하고 있는 NMOS 트랜지스터(NQ)에 인가되는 제어 신호(VCON)의 크기에 따라서 가변 조정이 가능하다. 또한 저주파수 영역에서는 에미터 감쇠 수단(250)을 구성하고 있는 커패시터(C)가 고 임피던스(High Impedance) 성분이 되어 감쇠(Degeneration) 효과는 NMOS 트랜지스터(NQ)의 등가 저항 성분에 의해서 주로 결정이 되고, 고주파 영역에서는 에미터 감쇠 수단(250)을 구성하고 있는 커패시터(C)가 저 임피던스(Low Impedance) 성분이 되어 감쇠 효과는 커패시터에 의해서 주로 결정이 된다. 믹서 회로의 이득은 주파수가 증가할수록 아래의 식에 나타나 있는 바와 같이 이득이 감소하는 현상이 나타난다.
hfe(w)=
여기서 참조부호(fb)는 컷오프(Cutoff) 주파수를 나타내고 있다. 이러한 주파수 증가에 따른 이득의 감소는 커패시터(C)의 저 임피던스 성분에 의해서 감쇠 효과가 떨어져 이득을 보상하게 된다.
도 4는 도 3의 동작 시뮬레이션 결과(401)를 나타내고 있는 그래프이다. 여기서 세로축은 이득을 나타내고 가로축은 주파수를 나타내고 있다. 또한 도 4는 종래의 경우와 비교하기 위하여 도 2의 결과(402)를 동시에 나타내고 있다.
도 4로부터 알 수 있는 바와 같이, 본 발명의 실시예에 따른 믹서 회로는 종래의 경우와 비교하여 보다 넓은 주파수 영역에서 비교적 일정한 이득을 나타내고 있다.
도 5는 도 3의 다른 동작 시뮬레이션 결과를 나타내고 있는 그래프이다. 여기서 가로축은 주파수를 나타내고 세로축은 이득을 나타내고 있으며 결과들(510,520,530)은 서로 다른 제어 신호(VCON)에 대한 이득의 특성을 나타내고 있다.
이와 같이 본 발명의 실시예에 따른 믹서 회로에 있어서, 출력 신호(VIF)의 크기는 외부로부터 입력되는 수신 입력 신호(VRF)와 제어 신호(VCON)의 크기에 따라 저항 소자들(R1,R2)과 트랜지스터들(Q7,Q8)의 콜렉터 단자들을 통하여 흐르는 일정 전류들의 값에 의해서 조정이 가능하다. 다시 말하면, 본 발명의 실시예에 따른 믹서 회로에 있어서, 수신 입력 신호(VRF)의 크기에 따라 제어 신호(VCON)의 크기를 조절하여 입력하므로써, 수신 입력 신호(VRF)의 크기에 따라 변환 이득과 왜곡 특성을 조절할 수 있어 선형적인 특성이 향상되고, 넓은 주파수 영역에서 일정한 이득을 가지게 된다.
본 발명에 의하면, 수신 입력 신호의 크기에 따라 에미터 감쇠 수단을 제어하는 제어 신호의 크기를 조절하여 입력하므로써, 수신 입력 신호의 크기에 따라 변환 이득과 왜곡 특성을 조절할 수 있어 선형적인 특성이 향상되고, 넓은 주파수 영역에서 일정한 이득을 가지게 되는 효과를 가진다.
도 1은 종래의 믹서 회로의 회로도이다.
도 2는 도 1의 동작 시뮬레이션 결과를 나타내는 그래프이다.
도 3은 본 발명의 실시예에 따른 믹서 회로의 회로도이다.
도 4는 도 4의 동작 시뮬레이션 결과를 나타내는 그래프이다.
도 5는 도 4의 다른 동작 시뮬레이션 결과를 나타내는 그래프이다.
* 도면의 부호에 대한 자세한 설명
VCC: 전원 단자, GND: 접지 단자,
R1,R2,R3: 저항 소자들, Q1 내지 Q8,NQ: 트랜지스터들,
C: 커패시턴스 소자, VIF: 출력 전압,
PVIF,MVIF: 출력 단자, VLO: 국부 발진 신호,
PVLO,MVLO: 국부 발진 신호 입력 단자들, VRF: 수신 입력 신호,
PVRF,MVRF: 수신 입력 단자들, VBIAS: 바이어스 신호,
VCON: 제어 신호, RL: 수동 소자.

Claims (17)

  1. 믹서 회로에 있어서,
    한 단자가 전원 단자에 접속되어 있으며 다른 단자가 제 1 출력 신호 단자에 접속되어 있는 제 1 저항 소자;
    한 단자가 상기 전원 단자에 접속되어 있으며 다른 단자가 제 2 출력 신호 단자에 접속되어 있는 제 2 저항 소자;
    에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 1 출력 신호 단자와 상기 제 2 출력 신호 단자 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 게이트 단자들로부터 국부 발진 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 1 에미터 커플;
    에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 1 출력 신호 단자와 상기 제 2 출력 신호 단자 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 게이트 단자들로부터 국부 발진 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 2 에미터 커플;
    에미터 단자들이 서로 연결되어 있고, 콜렉터 단자들이 상기 제 1 에미터 커플과 상기 제 2 에미터 커플 중에서 해당되는 에미터 커플의 에미터 단자들에 접속되어 있으며, 게이트 단자들로부터 수신 입력 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 3 에미터 커플;
    상기 제 3 에미터 커플을 구성하고 있는 상기 트랜지스터 쌍의 에미터 단자들 사이에 접속되어 있으며 제어 신호에 의해서 제어되는 에미터 감쇠 수단; 및
    에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 3 에미터 커플을 구성하고 있는 트랜지스터 쌍의 에미터 단자들 중에서 해당되는 에미터 단자에 접속되어 있으며, 게이트 단자들로부터 바이어스 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 4 에미터 커플을 구비하는 것을 특징으로 하는 믹서 회로.
  2. 제 1 항에 있어서, 상기 제 1 에미터 커플은
    상기 제 1 출력 단자에 콜렉터 단자가 접속되어 있고 제 1 국부 발진 신호 입력 단자에 의해서 게이팅되어 있는 제 1 트랜지스터; 및
    상기 제 2 출력 단자에 콜렉터 단자가 접속되어 있고 제 2 국부 발진 신호 입력 단자에 의해서 게이팅되어 있는 제 2 트랜지스터를 구비하고,
    상기 제 1 국부 발진 신호 입력 단자와 상기 제 2 국부 발진 신호 입력 단자로부터 상기 국부 발진 신호를 입력하는 것을 특징으로 하는 믹서 회로.
  3. 제 2 항에 있어서, 상기 제 1 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  4. 제 3 항에 있어서, 상기 제 2 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  5. 제 2 항에 있어서, 상기 제 2 에미터 커플은
    상기 제 1 출력 단자에 콜렉터 단자가 접속되어 있고 제 2 국부 발진 신호 입력 단자에 의해서 게이팅되어 있는 제 3 트랜지스터; 및
    상기 제 2 출력 단자에 콜렉터 단자가 접속되어 있고 제 1 국부 발진 신호 입력 단자에 의해서 게이팅되어 있는 제 4 트랜지스터를 구비하는 것을 특징으로 하는 믹서 회로.
  6. 제 5 항에 있어서, 상기 제 3 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  7. 제 6 항에 있어서, 상기 제 4 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  8. 제 5 항에 있어서, 상기 제 3 에미터 커플은
    상기 제 1 에미터 커플을 구성하고 있는 트랜지스터 쌍의 에미터 단자들에 콜렉터 단자가 접속되어 있고 제 1 수신 입력 신호 입력 단자에 의해서 게이팅되어 있는 제 5 트랜지스터; 및
    상기 제 2 에미터 커플을 구성하고 있는 트랜지스터 쌍의 에미터 단자들에 콜렉터 단자가 접속되어 있고 제 2 수신 입력 신호 입력 단자에 의해서 게이팅되어 있는 제 6 트랜지스터를 구비하고,
    상기 제 1 및 제 2 수신 입력 신호 입력 단자들로부터 상기 수신 입력 신호를 입력하는 것을 특징으로 하는 믹서 회로.
  9. 제 8 항에 있어서, 상기 제 5 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  10. 제 9 항에 있어서, 상기 제 6 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  11. 제 8 항에 있어서, 상기 제어 수단은 상기 제 5 트랜지스터의 에미터 단자와 상기 제 6 트랜지스터의 에미터 단자 사이에 접속되어 있고, 상기 제어 신호에 의해서 게이팅되어 있는 제어 트랜지스터로써 구성되어 있는 것을 특징으로 하는 믹서 회로.
  12. 제 11 항에 있어서, 상기 제어 트랜지스터는 상기 제 5 트랜지스터의 에미터 단자에 드레인 단자가 접속되어 있고, 상기 제 6 트랜지스터의 에미터 단자에 소오스 단자가 접속되어 있으며, 상기 제어 신호에 의해서 게이팅되어 있는 NMOS 트랜지스터인 것을 특징으로 하는 믹서 회로.
  13. 제 8 항에 있어서, 상기 에미터 감쇠 수단은
    상기 제 5 트랜지스터의 에미터 단자와 상기 제 6 트랜지스터의 에미터 단자 사이에 접속되어 있고, 상기 제어 신호에 의해서 게이팅되어 있는 제어 트랜지스터; 및
    상기 제 5 트랜지스터의 에미터 단자와 상기 제 6 트랜지스터의 에미터 단자 사이에 접속되어 있는 커패시터로써 구성되어 있는 것을 특징으로 하는 믹서 회로.
  14. 제 13 항에 있어서, 상기 제어 트랜지스터는 상기 제 5 트랜지스터의 에미터 단자에 드레인 단자가 접속되어 있고, 상기 제 6 트랜지스터의 에미터 단자에 소오스 단자가 접속되어 있으며, 상기 제어 신호에 의해서 게이팅되어 있는 NMOS 트랜지스터인 것을 특징으로 하는 믹서 회로.
  15. 제 13 항에 있어서, 상기 제 4 에미터 커플은
    상기 제 5 트랜지스터의 에미터 단자에 콜렉터 단자가 접속되어 있고, 상기 바이어스 신호에 의해서 게이팅되어 있는 제 7 트랜지스터; 및
    상기 제 6 트랜지스터의 에미터 단자에 콜렉터 단자가 접속되어 있고, 상기 바이어스 신호에 의해서 게이팅되어 있는 제 8 트랜지스터를 구비하는 것을 특징으로 하는 믹서 회로.
  16. 제 15 항에 있어서, 상기 제 7 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  17. 제 16 항에 있어서, 상기 제 8 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
KR1019970060808A 1997-11-18 1997-11-18 믹서회로 KR100505568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060808A KR100505568B1 (ko) 1997-11-18 1997-11-18 믹서회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060808A KR100505568B1 (ko) 1997-11-18 1997-11-18 믹서회로

Publications (2)

Publication Number Publication Date
KR19990040434A KR19990040434A (ko) 1999-06-05
KR100505568B1 true KR100505568B1 (ko) 2005-10-26

Family

ID=37305563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060808A KR100505568B1 (ko) 1997-11-18 1997-11-18 믹서회로

Country Status (1)

Country Link
KR (1) KR100505568B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669246B1 (ko) * 2004-12-21 2007-01-15 한국전자통신연구원 광대역 하향 능동 혼합기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0131337A1 (en) * 1983-07-08 1985-01-16 Koninklijke Philips Electronics N.V. Double-balanced mixer circuit
JPH02113710A (ja) * 1988-10-24 1990-04-25 Matsushita Electric Ind Co Ltd ミキサ回路
JPH0746045A (ja) * 1993-06-28 1995-02-14 Hewlett Packard Co <Hp> 低雑音能動ミキサ
JPH08265047A (ja) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd 周波数変換回路
JPH1056336A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp ミキサ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0131337A1 (en) * 1983-07-08 1985-01-16 Koninklijke Philips Electronics N.V. Double-balanced mixer circuit
JPH02113710A (ja) * 1988-10-24 1990-04-25 Matsushita Electric Ind Co Ltd ミキサ回路
JPH0746045A (ja) * 1993-06-28 1995-02-14 Hewlett Packard Co <Hp> 低雑音能動ミキサ
JPH08265047A (ja) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd 周波数変換回路
JPH1056336A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp ミキサ回路

Also Published As

Publication number Publication date
KR19990040434A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US5929710A (en) Cascode single-ended to differential converter
US6211718B1 (en) Low voltage double balanced mixer
US5809410A (en) Low voltage RF amplifier and mixed with single bias block and method
US8577322B1 (en) Signal mixer having a single-ended input and a differential output
US5497123A (en) Amplifier circuit having high linearity for cancelling third order harmonic distortion
US7023275B2 (en) Variable gain amplifier
EP0514655B1 (en) Semiconductor device for TV tuner and TV tuner using the same
US7319851B2 (en) Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
US6181206B1 (en) Low noise RF amplifier with programmable gain
US5920810A (en) Multiplier and method for mixing signals
US6242963B1 (en) Differential mixer with improved linearity
US20060022748A1 (en) Variable gain amplifier circuit and radio machine
US6304142B1 (en) Variable transconductance amplifier
KR20020025701A (ko) 증폭회로
US6650883B1 (en) Mixer with adjustable linearity
KR20020035324A (ko) 차동 증폭기
US8953346B2 (en) Converting circuit for converting input voltage into output current
US5945880A (en) Low noise amplifier
US20010048336A1 (en) Analog multiplying circuit and variable gain amplifying circuit
US5977818A (en) Multi-input transistor circuit and multi-input transconductance circuit
KR100505568B1 (ko) 믹서회로
JP3081210B2 (ja) 線形利得増幅回路
JPH06232655A (ja) シングルエンド−差動変換器
EP0853373A1 (en) Double balanced mixer
JP2005057629A (ja) ミキサ回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971118

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021101

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971118

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041125

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050628

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050726

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050727

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee