[go: up one dir, main page]

KR100498631B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100498631B1
KR100498631B1 KR10-2001-0088593A KR20010088593A KR100498631B1 KR 100498631 B1 KR100498631 B1 KR 100498631B1 KR 20010088593 A KR20010088593 A KR 20010088593A KR 100498631 B1 KR100498631 B1 KR 100498631B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
thin film
film transistor
color filter
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0088593A
Other languages
English (en)
Other versions
KR20030058200A (ko
Inventor
김익수
이재균
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0088593A priority Critical patent/KR100498631B1/ko
Publication of KR20030058200A publication Critical patent/KR20030058200A/ko
Application granted granted Critical
Publication of KR100498631B1 publication Critical patent/KR100498631B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 칼라필터의 반사율 차이로 인하여 액정 화면에 나타나는 플리커 현상을 줄이기 위한 액정표시소자에 관한 것으로, 박막트랜지스터 어레이가 형성된 하부기판과 블랙매트릭스 및 칼라 필터가 형성된 상부기판이 합착된 액정 패널에 있어서, 상기 박막트랜지스터가 형성된 부분을 지나는 적(R), 녹(G), 청(B) 칼라필터의 일부영역을 제거함으로써, 상기 박막트랜지스터로부터 발생하는 광누설전류(photo leakage current)를 동일하게 하여 적(R), 녹(G), 청(B) 화소의 액정셀 사이에 휘도차가 발생하는 것을 방지할 수 있으며, 이에 따라 녹(G) 화소의 액정셀에서 플리커가 심화되는 것을 방지할 수 있는 효과가 있다.

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND FABRICATION METHOD THEREOF}
본 발명은 액정표시소자(liquid crystal display)에 관한 것으로, 특히 액정셀 별로 구비되는 박막트랜지스터의 광누설전류(photo leakage current)가 적(R-red), 녹(G-green), 청(B-blue) 화소의 액정셀 별로 상이함에 따라 특정 화소의 액정셀에서 플리커(flicker)가 심화되는 것을 방지하기 위한 액정표시소자 및 그 제조방법에 관한 것이다.
일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 액정셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다.
따라서, 액정 표시장치는 화소 단위를 이루는 액정셀들이 액티브(active) 매트릭스 형태로 배열되는 액정 패널과; 상기 액정셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)가 구비된다.
이때, 상기 액정 패널은 서로 대향하는 칼라필터(color filter) 기판 및 박막트랜지스터 어레이기판과, 그 칼라필터기판 및 박막트랜지스터 어레이기판 사이에 형성된 액정층으로 구성된다.
그리고, 상기 액정 패널의 박막트랜지스터 어레이기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정셀들에 전송하기 위한 다수의 데이터 라인들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정셀들에 전송하기 위한 다수의 게이트 라인들이 서로 직교하며, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정셀들이 정의된다.
이때, 상기 게이트 드라이버 집적회로는 다수의 게이트라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.
한편, 상기 칼라필터기판 및 박막트랜지스터 어레이기판의 대향하는 내측 면에는 각각 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 이때, 화소전극은 박막트랜지스터 어레이기판 상에 액정셀 별로 형성되는 반면에 공통전극은 칼라필터기판의 전면에 일체화되어 형성된다. 따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정셀들의 광투과율을 개별적으로 조절할 수 있게 된다.
이와 같이 화소전극에 인가되는 전압을 액정셀 별로 제어하기 위하여 각각의 액정셀에는 스위칭 소자로 사용되는 박막트랜지스터가 형성된다.
상기 박막트랜지스터의 게이트 전극에 게이트 라인을 통하여 주사신호가 공급된 액정셀들에서는, 그 박막트랜지스터의 소스 전극과 드레인 전극 사이에 도전채널이 형성되고, 이때 상기 데이터 라인을 통해 박막트랜지스터의 소스 전극에 공급된 데이터신호가 박막트랜지스터의 드레인 전극을 경유하여 화소전극에 공급된다.
상기한 바와 같은 액정표시소자 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1은 액정표시소자의 적(R), 녹(G), 청(B) 화소의 액정셀 대한 일반적인 평면구성을 보인 예시도이다.
도 1을 참조하면, 하부 기판은 각각의 적(R), 녹(G), 청(B) 데이터 라인(2)과 게이트 라인(4)의 교차부에 형성되는 화소는 박막트랜지스터(TFT)와, 그 박막트랜지스터(TFT)의 드레인 전극(12)에 접속된 화소전극(14)을 구비한다.
상기 박막트랜지스터(TFT)의 소스 전극(8)은 데이터 라인(2)에 접속되고, 게이트 전극(10)은 게이트 라인(4)에 접속된다.
그리고, 박막트랜지스터(TFT)의 드레인 전극(12)은 드레인 콘택홀(16)을 통하여 화소전극(14)에 접속된다.
상기 박막트랜지스터(TFT)는 게이트 라인(4)을 통해 게이트 전극(10)에 공급되는 주사신호에 의해 소스 전극(8)과 드레인 전극(12) 사이에 도전 채널을 형성시키는 액티브층(도면상에 도시되지 않음)을 구비한다.
이와 같이 액티브층은 게이트 라인(4)으로부터 공급되는 주사 신호에 응답하여 소스 전극(8) 및 드레인 전극(12) 사이에 도전 채널을 형성시킴에 따라 데이터 라인(2)을 통해 소스 전극(8)으로 공급된 데이터 신호가 드레인 전극(12)에 전송되도록 한다.
한편, 상기 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속된 화소전극(14)은 단위 액정셀의 액정이 위치하는 영역에 형성되며, 광투과율이 높은 ITO(indium tin oxide) 물질로 형성된다.
이때, 상기 화소전극(14)은 드레인 전극(12)으로부터 공급되는 데이터 신호에 의해 칼라필터기판(도면상에 도시되지 않음)에 형성되는 공통 전극(도면상에 도시되지 않음)과 함께 액정층에 전계를 발생시킨다.
또한, 상부 기판은 블랙매트릭스와 박막트랜지스터가 형성된 각 단위 액정셀에 적(R), 녹(G), 청(B) 색상의 칼라필터가 형성되어 있다.
상기 블랙매트랙스(72)는 데이터 라인(4) 및 게이트 라인(2)과 박막트랜지스터에 대응하는 영역에 화소간의 빛샘 방지 및 적(R), 녹(G), 청(B) 화소별 빛의 간섭을 방지하기 위하여 형성된다.
상기 액정층에 전계가 인가되면, 액정은 유전 이방성에 의해 회전하여 백라이트(back light, 도면상에 도시되지 않음)로부터 발광되는 빛을 화소전극(14)을 통해 칼라필터기판 쪽으로 투과시키며, 그 투과되는 빛의 양은 데이터 신호의 전압값에 의해 조절된다.
한편, 스토리지 콘택홀(22)을 통해 화소 전극(14)에 접속된 스토리지 전극(20)은 게이트 라인(4) 상에 증착되어 스토리지 커패시터(18)를 형성하며, 스토리지 전극(20)과 그 게이트 라인(4) 사이에는 상기 박막트랜지스터(TFT)의 형성과정에서 증착되는 게이트 절연막(도면상에 도시되지 않음)이 삽입되어 서로 이격된다.
상기한 바와같은 스토리지 커패시터(18)는 전단 게이트 라인(4)에 주사신호가 인가되는 박막트랜지스터(TFT)의 턴-온(turn-on) 기간 동안 주사신호의 전압값을 충전시킨 후, 박막트랜지스터(TFT)의 턴-오프(turn-off) 기간 동안 그 충전된 전압을 화소전극(14)에 공급함으로써, 액정의 구동이 유지되도록 한다.
도2는 도 1에 있어서 A-A` 영역의 TFT-LCD 패널의 단면을 도시한 것이다.
도면에 도시한 바와 같이, 액정표시소자는 각각의 적(R), 녹(G), 청(B)의 단위 액정셀에 박막트랜지스터(TFT)가 형성된 박막트랜지스터 어레이기판(50)과, 상기 단위 액정셀에 대응하여 적(R), 녹(G), 청(B)의 칼라필터(73)가 형성된 칼라필터(C/F) 기판(70) 사이에 액정층(80)이 충진되어 있다.
상기 C/F 기판(70)과 TFT 기판(50) 사이에는 액정을 주입시킬 수 있도록 스페이서를(spacer)(미도시)두어 일정한 높이의 공간이 형성되도록 한다. 패널의 가장자리에 위치한 실런트(sealant)(미도시)는 액티브 셀(active cell) 영역을 구성하고 C/F 기판(70)과 TFT 기판(50)을 고정시켜주는 접착제의 역할을 한다.
상기 박막트랜지스터(TFT)는 주사신호가 인가되는 게이트 전극(10)과, 주사신호에 대응하여 데이터 신호를 전송하도록 마련된 액티브층(36)과, 액티브층(36)과 게이트 전극(10)을 전기적으로 격리시켜주는 게이트 절연막(30)과, 액티브층(36)의 상부에 형성되어 데이터 신호를 인가하는 소오스 전극(8)과, 데이터 신호를 화소 전극에 인가하는 드레인 전극(12)과, 소오스 전극(8) 및 드레인 전극(12)을 보호하는 보호막(51)으로 이루어져 있다. 그리고 드레인 전극(12)은 컨택홀(16)을 통하여 화소 전극(14)과 연결되어 있으며, 화소 전극(은 광빔이 투과 되도록 ITO로 이루어진 투명 전극으로 형성되어 있다. 액티브층(36)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(34)과, 반도체층(34)의 양측 상부에 n+ 도핑된 오믹 접촉층(ohmic contact layer)(32)으로 구성되어 있다.
또한, 상기 칼라필터기판(70)은 도 1에 도시한 데이터 라인(4), 게이트 라인(2) 및 박막트랜지스터(TFT)에 대응하여 형성된 블랙매트릭스(72)와, 각각의 적(R), 녹(G), 청(B) 단위 액정셀에 대응하여 적(R), 녹(G), 청(B) 세가지 기본색깔의 염료나 혹은 안료를 포함하는 수지막의 칼라필터(73)와, 액정셀에 전압을 인가하기 위해 형성된 투명한 전기 전도체인 ITO로 만들어진 공통전극(74)과, 액정 분자들의 배향을 위해 형성된 배향막(75)으로 구성되어 있다.
상기한 바와 같이 구성된 액정표시소자의 광 투과과정을 좀더 상세히 설명하면 다음과 같다.
먼저, 칼라필터기판(70)의 전면에 일체화되어 형성된 공통전극(74)에 공통전극전압이 공급된다.
그리고, 박막트랜지스터(TFT) 어레이기판(50)에 형성된 게이트 드라이버 집적회로에서 주사신호가 순차적으로 게이트 라인(4)에 공급된다. 따라서, 매트릭스 형태로 배열된 액정셀들이 게이트 라인(4) 단위로 순차적으로 선택된다.
상기 선택된 게이트 라인(4)의 액정셀들에 공급된 주사신호는 액정셀들에 각각 구비된 박막트랜지스터(TFT)의 게이트 전극(10)에 인가되어 소스 전극(8)과 드레인 전극(12) 사이에 도전채널을 형성한다.
한편, 상기 선택된 게이트 라인(4)의 액정셀들에는 데이터 드라이버 집적회로에서 데이터 라인(2)을 통해 데이터신호가 공급되고, 그 데이터신호는 박막트랜지스터(TFT)의 소스 전극(8)에 인가된다.
따라서, 상기 박막트랜지스터(TFT)의 소스 전극(8)에 공급된 데이터신호는 주사신호가 인가되는 기간동안 도전채널을 통해 드레인 전극(12)에 공급되고, 그 박막트랜지스터(TFT)의 드레인 전극(12)에 공급된 데이터신호는 드레인 전극(12)과 접속된 화소전극(14)에 공급되어 액정을 구동시킨다.
그리고, 상기 화소전극(14)은 스토리지 콘택홀(22)을 통해 스토리지 전극(20)에 접속되므로, 화소전극(14)에 공급된 데이터신호는 주사신호가 인가되는 기간 동안 스토리지 전극(20)에 공급되어 스토리지 커패시터(18)에 충전된다.
상기 스토리지 커패시터(18)에 충전된 전압은 주사신호가 인가되지 않는 박막트랜지스터(TFT)의 턴-오프 기간 동안 화소전극(14)에 공급됨으로써, 액정의 구동이 유지되도록 한다.
상술한 바와 같이 칼라필터기판(70)의 전면에 일체화되어 형성된 공통전극(74)에 공통전극전압이 인가되고, 박막트랜지스터(TFT) 어레이기판(50) 상에 게이트 라인(4) 단위로 선택된 액정셀들의 화소전극(14)에 데이터신호의 전압이 인가되므로, 상기 공통전극(74)과 화소전극(14)의 사이에 형성된 액정층(80)에 전계가 인가된다.
상기 액정층(80)에 전계가 인가되면, 액정은 유전 이방성에 의해 회전되어 백라이트에서 발광되는 빛을 박막트랜지스터(TFT) 어레이기판(50)으로부터 화소전극(14), 액정층(80), 그리고 공통전극(74)을 통해 칼라필터기판(70) 쪽으로 투과시킨다.
이때, 화소전극(14)에 인가되는 데이터신호의 전압 크기에 따라 전계의 강약이 조절되며, 액정층(80)의 광투과율이 그 전계의 강약에 의해 조절된다.
도 3의 액정 패널에 인가되는 전압 파형을 보인 예시도를 참조하면, 공통전극전압(Vcom)이 공통전극(74)에 인가되고, 데이터신호의 전압값(VDATA)이 데이터 라인(2)을 통해 박막트랜지스터(TFT)의 소스 전극(8)에 인가되며, 주사신호(VG)가 매 프레임(frame) 단위로 게이트 라인(4)을 통해 박막트랜지스터(TFT)의 게이트 전극(10)에 인가된다.
따라서, 먼저 제n 프레임의 주사신호(VG)가 고전위로 인가되는 박막트랜지스터(TFT)의 턴-온 구간에서는 양(positive)의 데이터신호 전압값(VDATA)이 소스 전극(8)으로부터 드레인 전극(12)을 통해 화소전극(14)에 공급되어 액정을 구동시키고, 스토리지 커패시터(18)에 충전된다. 이때, 화소전극(14)에 인가되는 양(positive)의 데이터신호 전압값(VDATA)은 박막트랜지스터(TFT)의 턴-온 구간에서 액정 용량 및 스토리지 커패시터(18) 용량의 영향으로 인해 점차로 충전(charging)되며, 도2에 도시한 바와같이 화소전극전압(VP) 파형으로 나타난다.
그리고, 상기 주사신호(VG)가 고전위에서 저전위로 천이하여 박막트랜지스터(TFT)가 턴-오프되는 경우에는 상기 충전된 화소전극전압(VP)으로부터 기생 용량에 의해 전압강하가 발생하는데, 이를 킥-백 전압(kick-back voltage, △VP)이라 한다.
그리고, 상기 주사신호(VG)가 저전위로 인가되는 박막트랜지스터(TFT)의 턴-오프 구간에서는 상기 스토리지 커패시터(18)에 충전된 화소전극전압(VP)이 화소전극(14)에 지속적으로 공급되어 액정의 구동을 유지시키게 된다.
한편, 제n+1 프레임에서는 상술한 반전 구동방식이 적용되기 때문에 음(negative)의 데이터신호 전압값(VDATA)이 소스 전극(8)으로부터 드레인 전극(12)을 통해 화소전극(14)에 공급되고, 스토리지 커패시터(18)에 충전된다.
따라서, 제n+1 프레임의 화소전극전압(VP)은 도2에 도시한 바와 같이 공통전극전압(Vcom)을 기준으로 박막트랜지스터(TFT)의 턴-온, 천이, 그리고 턴-오프 구간에서 제n 프레임의 화소전극전압(VP)과 대칭되는 전압 파형을 갖게 된다.
한편, 상기 액정층(80)에 전계가 인가되어 백라이트에서 발광되는 빛이 박막트랜지스터(TFT) 어레이기판(50)으로부터 칼라필터기판(70) 쪽으로 투과될 때, 그 투과되는 빛의 일부는 칼라필터기판(70)에 형성된 블랙매트릭스(72)와 적(R), 녹(G), 청(B) 색상의 칼라필터(73)들에서 반사되며, 그 반사된 빛의 일부는 박막트랜지스터(TFT) 어레이기판(50)에 형성된 박막트랜지스터(TFT)의 채널영역에 조사된다.
이때, 상기 박막트랜지스터(TFT)의 채널영역은 비정질실리콘으로 이루어진 반도체층(32)이므로, 빛이 흡수되는 경우에 박막트랜지스터(TFT)의 턴-오프 전류가 증가된다.
상기한 바와 같이 박막트랜지스터(TFT)의 턴-오프 전류가 증가하는 경우에는 도3에 도시한 바와 같이 박막트랜지스터(TFT)의 턴-오프 기간동안 스토리지 캐패시터(18)에 충전된 화소전극전압(VP)이 점차로 감소된다.
그런데, 상기 적(R), 녹(G), 청(B) 색상의 칼라필터(73)는 빛의 반사율이 다르기 때문에, 그 적(R), 녹(G), 청(B) 색상의 칼라필터(73)에 대응하는 각각의 액정셀에 형성된 박막트랜지스터(TFT)의 반도체층(32)에 입사되는 빛의 양이 달라진다.
특히, 상기 적(R), 녹(G), 청(B) 색상의 칼라필터(73) 중에 적(R), 청(B) 색상은 낮은 반사율을 갖는데 비하여 녹(G) 색상은 높은 반사율을 갖는다.
그러나, 도 4에 도시한 바와 같이, 종래의 액정표시소자는 각각의 단위 액정셀에 형성된 박막트랜지스터(TFT)의 채널층을 지나는 적(R), 녹(G), 청(B) 색상의 칼라필터(73)의 면적이 동일하기 때문에, 채널층에 반사되는 빛의 양이 달라져 박막트랜지스터(TFT)의 전기적인 특성이 달라지게 되어 서로 다른 턴-오프 전류를 갖게 된다.
즉, 도 4의 게이트 인가전압(Vg)에 따른 드레인-소스의 전류값(Ids)을 보인 그래프도에 도시한 바와 같이 박막트랜지스터(TFT)의 턴-오프 구간에서 칼라필터(73)가 적용되지 않은 파형(S1)의 턴-오프 전류값이 가장 작게 나타나고, 그 다음으로 적(R), 청(B) 색상의 칼라필터(73)에 의한 파형(S2,S3)이 비슷한 크기로 나타나며, 녹(G) 색상 칼라필터(73)에 의한 파형(S4)이 가장 크게 나타난다.
결과적으로, 도 5의 적(R), 녹(G), 청(B) 색상의 칼라필터(73)에 따른 액정셀의 화소전극전압(VP)을 보인 그래프도에 도시한 바와 같이 박막트랜지스터(TFT)의 턴-오프 기간동안 녹(G) 색상의 칼라필터(73)에 대응하는 액정셀의 스토리지 커패시터(18)에 충전된 화소전극전압(VP)이 가장 심하게 감소된다.
따라서, 종래의 액정표시소자는 적(R), 청(B) 색상의 칼라필터(73)에 대응하는 액정셀들과 녹(G) 색상의 칼라필터(73)에 대응하는 액정셀들의 휘도차로 인한 플리커가 심하게 발생하는 문제점이 있었다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 이루어진 것으로, 박막트랜지스터(TFT)를 지나는 영역의 적(R), 녹(G), 청(B) 칼라필터를 제거함으로써 특정 화소의 액정셀에서 플리커가 심화되는 것을 방지하는 것을 목적으로 한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 제1기판 상에 형성된 게이트전극과, 상기 게이트전극을 포함하는 제1기판 전면에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 반도체층과, 상기 반도체층 상에 이격되어 형성된 소스 및 드레인전극과, 상기 소스 및 드레인전극을 포함하는 제1기판 전면에 형성되며, 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 보호막 및 상기 보호막 상에 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접촉하는 화소전극을 포함하는 박막트랜지스터 어레이기판; 제2기판 상에 블릭매트릭스와, 상기 블랙매트릭스와 일부분 중첩하고 상기 박막트랜지스터 어레이기판에 형성된 소스 및 드레인전극의 이격영역과 대응하는 영역을 제외한 나머지 영역에 형성된 적(R), 녹(G), 청(B) 색상의 칼라필터와, 상기 칼라필터를 포함하는 제2기판 전면에 형성된 공통전극을 포함하는 칼라필터기판; 및 상기 박막트랜지스터 어레이기판과 칼라필터기판 사이에 형성된 액정층을 포함하여 구성되며, 적(R), 녹(G), 청(B) 화소의 반도체층에 조사되는 빛의 양과 오프전류가 동일한 것을 특징으로 한다.또한, 본 발명에 의한 액정표시소자의 제조방법은 제1기판 상에 형성된 게이트전극과, 상기 게이트전극을 포함하는 제1기판 전면에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 반도체층과, 상기 반도체층 상에 이격되어 형성된 소스 및 드레인전극과, 상기 소스 및 드레인전극을 포함하는 제1기판 전면에 형성되면, 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 보호막 및 상기 보호막 상에 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접촉하는 화소전극을 포함하는 박막트랜지스터 어레이기판을 준비하는 단계; 제2기판 상에 블랙매트릭스와, 상기 블랙매트릭스와 일부분 중첩하고 상기 박막트랜지스터 어레이기판에 형성된 소스 및 드레인전극의 이격영역과 대응하는 영역을 제외한 나머지 영역에 형성된 적(R), 녹(G), 청(B) 색상의 칼라필터와, 상기 칼라필터를 포함하는 제2기판 전면에 형성된 공통전극을 포함하는 칼라필터기판을 준비하는 단계; 및 상기 박막트랜지스터 어레이기판 및 칼라필터기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부한 도면을 참조하여 상기한 바와 같은 본 발명의 액정표시소자에 대하여 상세히 설명하면 다음과 같다.
도 6은 적(R), 녹(G), 청(B) 화소에 대한 박막트랜지스터(TFT)의 광누설전류가 동일하도록 형성된 본 발명의 액정표시소자를 도시한 것이다.
도면에 도시한 바와 같이, 본 발명의 액정표시소자는 데이터 라인(2)과 게이트 라인(4)의 교차부에 형성되는 박막트랜지스터(TFT)와, 그 박막트랜지스터(TFT)의 드레인 전극(12)에 접속된 화소전극(14)을 포함하는 하부기판과; 상기 데이터 라인(4) 및 게이트 라인(2)과, 박막트랜지스터(TFT)가 형성된 부분에 대응하는 영역에 형성된 블랙매트릭스(TFT)와, 박막트랜지스터(TFT)를 지나는 영역("a")을 제외한 각각의 단위 화소셀에 형성된 칼라필터(73)를 포함하는 하부기판(70)으로 이루어진다.
상기 블랙매트릭스(72)는 하부 기판에 형성된 데이터 라인(4) 및 게이트 라인(2)과 박막트랜지스터(TFT) 위에 형성되어 데이터 라인(4) 및 게이트 라인(2)과 화소전극(51) 사이에 빛이 새어나가는 것을 방지해주고, 적(R), 녹(G), 청(B) 단위 화소에서 나오는 빛이 화소가 인접하는 영역에서 간섭되는 것을 막아주는 역할을 한다.
또한, 상기 칼라필터(73)는 박막트랜지스터(TFT)가 형성된 영역을 제외한 나머지 액정셀 영역에만 형성되어, 적(R), 녹(G), 청(B) 단위 화소마다 형성된 칼라필터(73)의 빛의 반사율 차이로 인하여 박막트랜지스터(TFT)의 채널영역에 조사되는 빛의 양이 서로 달라서 생기는 플리커 현상을 막을 수 있다.
즉, 도면에 도시하지는 않았지만, 박막트랜지스터(TFT)가 형성된 하부기판의 하부에 설치된 백라이트로부터 액정 패널에 입사되는 빛은 액정 패널을 투과하여 화면에 칼라화상을 나타내게 되는데, 이때 투과되는 빛 중 일부가 상부기판에 형성된 블랙매트릭스와 칼라필터에 의해서 다시 하부 기판으로 반사하게 된다. 이 반사빛은 박막트랜지스터(TFT)의 채널영역으로 조사되어 광누설전류를 발생시키게 되는데, 이 광누설전류는 칼라필터의 반사율 차이로 인하여 적(R), 녹(G), 청(B) 화소에 대하여 각각 다른값을 가진다. 실질적으로, 적(R) 색과 청(B) 색의 칼라필터(73)의 반사율은 서로 비슷하나, 녹(G) 색의 칼라필터(73)의 반사율은 적(R) 색과 청(B) 색의 칼라필터(73)에 비해서 월등히 높다.
따라서, 이러한 문제를 해결하기 위해서 본 발명은 박막트랜지스터(TFT)를 지나는 적(R), 녹(G), 청(B) 색상의 칼라필터 일부분을 제거한 것이다.
이하, 도 6에 도시한 액정 패널의 단면을 참조하여 본 발명의 액정표시소자의 제조방법에 대하여 상세히 설명하면 다음과 같다.
도 7은 도 6에 있어서 B-B`선을 따라 절단한 액정 패널의 단면도이다.
먼저, 상기 박막트랜지스터(TFT) 어레이기판(50)의 유리기판(1) 상에 금속물질로 예를 들어, Mo, Al 또는 Cr 등을 스퍼터링 방법으로 증착한 다음 제1마스크를 통해 패터닝하여 게이트 전극(10)을 형성한다.
그리고, 상기 게이트 전극(10)이 형성된 유리기판(1) 상에는 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(30)을 형성한다.
그리고, 상기 게이트 절연막(30) 상에는 비정질 실리콘(amorphous silicon)으로 이루어진 반도체층(32)과, 인(P)이 고농도로 도핑된 n+ 비정질 실리콘으로 이루어진 오믹접촉층(Ohmic contact layer, 34)을 연속 증착한 다음 제2마스크를 통해 패터닝하여 박막트랜지스터(TFT)의 액티브층(36)을 형성한다.
그리고, 상기 게이트 절연막(30)과 오믹접촉층(34) 상에 금속물질을 증착한 다음 제3마스크를 통해 패터닝하여 박막트랜지스터(TFT)의 소스 전극(8) 및 드레인 전극(12)을 형성한다. 이때, 소스 전극(8) 및 드레인 전극(12)은 액티브층(36)의 상부에서 서로 이격되어 대향하도록 패터닝된다.
따라서, 상기 액티브층(36) 상부의 오믹접촉층(34)이 노출되는데, 이 노출된 오믹접촉층(34)이 제거되어, 그 하부의 반도체층(32)이 노출될 수 있도록 상기 소스 전극(8) 및 드레인 전극(12)의 패터닝을 수행하며, 이때 노출된 반도체층(32)은 박막트랜지스터(TFT)의 채널영역으로 정의된다.
그리고, 상기 노출된 반도체층(32)을 포함하여 소스 전극(8) 및 드레인 전극(12) 등이 형성된 게이트 절연막(30) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 38)을 전면 증착한다. 이때, 보호막(38)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근들어 액정셀의 개구율을 향상시키기 위하여 BCB(benzocyclobutene), SOG(spin on glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
그리고, 상기 드레인 전극(12) 상의 보호막(38) 일부를 제4마스크를 통해 선택적으로 식각하여 드레인 전극(12)의 일부를 노출시키는 드레인 콘택홀(16)을 형성한다.
그리고, 상기 보호막(38) 상에 투명 전극물질을 스퍼터링 증착한 다음 제5마스크를 통해 패터닝하여 화소전극(14)을 형성하되, 그 화소전극(14)이 상기 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속되도록 패터닝한다.
최종적으로, 상기한 바와 같이 박막트랜지스터(TFT) 영역이 형성된 결과물의 상부전면에 배향막(51)을 형성한 다음 러빙(rubbing)을 실시하여 박막트랜지스터(TFT) 어레이기판(50)의 제작을 완료한다.
한편, 상기 칼라필터기판(70)의 제작과정을 살펴보면, 먼저 유리기판(71) 상에 블랙매트릭스(black matrix, 72)를 일정한 간격으로 도포한다. 상기 블랙매트릭스(72)의 물질로는 크롬(Cr)이나 혹은 산화크롬(CrOx)이 사용되며, 스퍼터링 방법을 통하여 형성한다.
그리고, 상기 블랙매트릭스(72) 상부에 적(R), 녹(G), 청(B) 색상의 칼라필터(73)를 형성하되, 각각의 칼라필터(73)가 하나의 단위 화소에 대하여 1:1 대응을 이루도록 형성한다.
그 다음, 칼라필터(73)에 의하여 박막트랜지스터(TFT)에 조사되는 빛의 양을 최소화하기 위하여 박막트랜지스터(TFT)를 지나는 칼라필터(73)의 일부영역("a")을 패터닝하여 제거한다.
실질적으로, 상기 블랙매트릭스 및 칼라필터의 반사율을 저하시키는 것이 액정표시소자의 품질향상에 중요한 요소이다. 특히, 적(R), 녹(G), 청(B) 색상을 가지는 칼라필터의 반사율차이로 인하여 백라이트로부터 입사된 빛의 일부가 칼라필터에 반사되어 박막트랜지스터(TFT)에 조사하는 빛의 양이 다르기 때문에 각각의 화소에 대한 휘도 차이를 발생시킨다. 따라서, 박막트랜지스터(TFT) 위를 지나는 칼라필터를 제거함으로써, 칼라필터에 의하여 박막트랜지스터(TFT)에 반사되는 빛을 제거할 수 있다.
상기와 같이 칼라필터가 완성되면 칼라필터(73)의 상부전면에 금속물질을 형성한 다음 패터닝하여 공통전극(74)을 형성한다.
그리고, 상기 결과물의 상부전면에 배향막(75)을 형성한 다음 러빙을 실시하여 상부기판(70)의 제작을 완료한다.
상기한 바와 같이 박막트랜지스터(TFT) 어레이기판(50)과 칼라필터기판(70)의 제작이 완료되면, 그 박막트랜지스터(TFT) 어레이기판(50) 상에 실링재(미도시)를 인쇄함과 아울러 상기 칼라필터기판(70) 상에는 스페이서(미도시)를 산포한다. 이때, 공정 요건을 감안하여 실링재(60)는 칼라필터기판(70)에 인쇄하고, 스페이서는 박막트랜지스터(TFT) 어레이기판(50)에 산포할 수도 있다.
그리고, 상기 실링재(60) 인쇄 및 스페이서 산포가 완료되면, 박막트랜지스터(TFT) 어레이기판(50)과 칼라필터기판(70)을 합착한다. 이때, 박막트랜지스터(TFT) 어레이기판(50)과 칼라필터기판(70)의 합착을 위한 정렬은 박막트랜지스터(TFT) 어레이기판(50)과 칼라필터기판(70)의 설계과정에서 주어진 마진(margin)에 의해 결정되는데 통상 수 ㎛ 정도의 정밀도가 요구되며, 이를 벗어날 경우에는 빛이 새어 나오게 되어 액정 표시장치의 원하는 화질 특성을 기대할 수 없게 되며, 박막트랜지스터(TFT) 어레이기판(50)과 칼라필터기판(70)의 배향막(51,75)이 서로 일정하게 이격되어 마주보도록 합착한 다음, 액정을 주입한 후, 밀봉하여 도 7에 도시한 바와 같은 액정표시소자를 완성한다.
상기와 같이 완성된 액정표시소자는 박막트랜지스터(TFT)의 채널영역을 지나는 적(R), 녹(G), 청(B) 칼라필터의 일부분을 제거함으로써, 칼라필터의 반사빛에 의한 박막트랜지스터(TFT)의 광누설전류를 줄일 수 있고, 적(R), 녹(G), 청(B) 칼라필터의 반사율 차이로 인한 각 화소의 휘도 차이를 막을 수 있다. 즉, 시간에 따른 도 8의 적(R), 녹(G), 청(B) 화소 액정셀의 화소전극전압(VP)을 보인 그래프도에 도시한 바와 같이 적(R), 녹(G), 청(B) 화소에 구비된 박막트랜지스터(TFT)의 턴-오프 기간동안 적(R), 녹(G), 청(B) 화소 액정셀의 화소전극전압(VP)이 동일하게 나타난다.
또한, 본 발명의 액정표시소자는 각각의 단위 액정셀에 형성된 박막트랜지스터(TFT)의 채널층을 지나는 적(R), 녹(G), 청(B) 색상의 칼라필터(73)가 제거되기 때문에, 박막트랜지스터(TFT)의 채널층에 반사되는 빛의 양이 동일해져 박막트랜지스터(TFT)의 전기적인 특성이 같게 되어 도 9에 도시한 바와 같이 서로 같은 턴-오프 전류를 갖게 된다.
도 9는 게이트 인가전압(Vg)에 따른 드레인-소스의 전류값(Ids)을 보인 그래프로써, 도면 도시한 바와 같이 박막트랜지스터(TFT)의 턴-오프 구간에서 전류값은 도 4에 도시된 칼라필터가 적용되지 않은 파형(S1)의 턴-오프 전류값과 같으며, 적(R), 녹(G), 청(B) 화소의 액정셀에 대하여 모두 동일한 턴-오프 전류값을 가진다.
상술한 바와 같은 본 발명에 의한 액정표시소자는 박막트랜지스터(TFT) 위를 지나는 칼라필터를 제거함으로써, 박막트랜지스터(TFT)의 광누설전류를 줄일 수 있고, 적(R), 녹(G), 청(B) 색상 칼라필터의 반사율 차로 인해 액정셀 별로 구비되는 박막트랜지스터(TFT)의 광누설전류가 적(R), 녹(G), 청(B) 화소의 액정셀 별로 상이함에 따라 특정 화소의 액정셀에서 플리커가 심화되는 것을 방지할 수 있는 효과가 있다.
도 1은 액정 표시장치의 단위 액정셀에 대한 일반적인 평면구성을 보인 예시도.
도 2는 도 1의 A-A' 선을 따라 절단한 박막트랜지스터 영역의 단면구성을 보인 예시도.
도 3은 도 1내지 도 2에 있어서, 액정 패널에 인가되는 전압 파형을 보인 예시도.
도 4는 도 1내지 도 2에 있어서, 게이트 인가전압(Vg)에 따른 드레인-소스의 전류값(Ids)을 보인 그래프도.
도 5는 도 1내지 도 2에 있어서, 적(R), 녹(G), 청(B) 색상의 칼라필터에 따른 액정셀의 화소전극전압을 보인 그래프도.
도 6은 본 발명의 일 실시예에 따른 단위 액정셀에 대한 액정표시소자의 예시도.
도 7은 도 6의 B-B' 선을 따라 절단한 박막트랜지스터 영역의 단면구성을 보인 예시도.
도 8은 도 6및 도 7에 있어서, 적(R), 녹(G), 청(B) 화소 액정셀의 화소전 전압을 보인 그래프도.
도 9는 도 6 및 도7에 있어서, 적(R), 녹(G), 청(B) 화소 액정셀의 게이트 인가전압(Vg)에 따른 드레인-소스의 전류값(Ids)을 보인 그래프도.
*** 도면의 주요부분에 대한 부호의 설명 ***
10: 게이트 전극 8: 소오스 전극
12: 드레인 전극 14: 화소 전극
72: 블랙매트릭스 73: 칼라필터
74: 공통 전극
R,G,B: 적(R),녹(G),청(B) 화소

Claims (10)

  1. 제1기판 상에 형성된 게이트전극과, 상기 게이트전극을 포함하는 제1기판 전면에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 반도체층과, 상기 반도체층 상에 이격되어 형성된 소스 및 드레인전극과, 상기 소스 및 드레인전극을 포함하는 제1기판 전면에 형성되고 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 보호막과, 상기 보호막 상에 형성되어 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접촉하는 화소전극을 포함하는 박막트랜지스터 어레이기판;
    제2기판 상에 블랙매트릭스와 상기 블랙매트릭스와 일부분 중첩하고 상기 박막트랜지스터 어레이기판에 형성된 소스 및 드레인전극의 이격영역과 대응하는 영역을 제외한 나머지 영역에 적(R), 녹(G), 청(B) 색상의 칼라필터와, 상기 칼라필터를 포함하는 제2기판 전체에 걸쳐 형성된 공통전극을 포함하는 칼라필터기판; 및
    상기 박막트랜지스터 어레이기판과 칼라필터기판 사이에 형성된 액정층을 포함하여 구성되며, 적(R), 녹(G), 청(B) 화소의 반도체층에 조사되는 빛의 양과 오프전류가 동일한 것을 특징으로 하는 액정표시소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 적(R), 녹(G), 청(B) 화소의 반도체층에 조사되는 빛은 블랙매트릭스에 의한 것임을 특징으로 하는 액정표시소자.
  6. 삭제
  7. 삭제
  8. 제 1 기판 상에 게이트전극과, 상기 게이트전극을 포함하는 제1기판 전면에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 반도체층과, 상기 반도체층 상에 이격되어 형성된 소스 및 드레인전극과, 상기 소스 및 드레인전극을 포함하는 제1기판 전면에 형성되며, 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 보호막 및 상기 보호막 상에 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접촉하는 화소전극을 포함하는 박막트랜지스터 어레이기판을 준비하는 단계와;
    제 2 기판 상에 블랙매트릭스와, 상기 블랙매트릭스와 일부분 중첩하고 상기 박막트랜지스터 어레이기판에 형성된 소스 및 드레인전극의 이격영역과 대응하는 영역을 제외한 나머지 영역에 형성된 적(R), 녹(G), 청(B) 색상의 칼라필터와, 상기 칼라필터를 포함하는 제2기판 전면에 형성된 공통전극을 포함하는 칼라필터기판을 준비하는 단계; 및
    상기 박막트랜지스터 어레이기판 및 칼라필터기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법
  9. 삭제
  10. 삭제
KR10-2001-0088593A 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법 Expired - Fee Related KR100498631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088593A KR100498631B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088593A KR100498631B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030058200A KR20030058200A (ko) 2003-07-07
KR100498631B1 true KR100498631B1 (ko) 2005-07-01

Family

ID=32216112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088593A Expired - Fee Related KR100498631B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100498631B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076552B (zh) * 2014-06-25 2016-08-24 深圳市华星光电技术有限公司 彩膜基板及曲面显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553148A (ja) * 1991-08-23 1993-03-05 Nec Corp アクテイブマトリクス液晶パネル
KR960038466A (ko) * 1995-04-13 1996-11-21 김광호 오프전류를 감소시킨 액정표시장치 및 그의 제조방법
JPH0996838A (ja) * 1995-09-29 1997-04-08 Casio Comput Co Ltd 液晶表示素子
KR19990045356A (ko) * 1997-11-18 1999-06-25 다카노 야스아키 액정 표시 장치
KR20010017102A (ko) * 1999-08-07 2001-03-05 구본준 액정표시장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553148A (ja) * 1991-08-23 1993-03-05 Nec Corp アクテイブマトリクス液晶パネル
KR960038466A (ko) * 1995-04-13 1996-11-21 김광호 오프전류를 감소시킨 액정표시장치 및 그의 제조방법
JPH0996838A (ja) * 1995-09-29 1997-04-08 Casio Comput Co Ltd 液晶表示素子
KR19990045356A (ko) * 1997-11-18 1999-06-25 다카노 야스아키 액정 표시 장치
KR20010017102A (ko) * 1999-08-07 2001-03-05 구본준 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20030058200A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
KR100780714B1 (ko) 액정 표시장치
US5781261A (en) Active matrix type LCD having light shield layers and counter electrodes made of the same material
JP4483235B2 (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR100447768B1 (ko) 전하유지용보조용량을갖는액정표시장치
KR100563466B1 (ko) 컬러필터 어레이 기판 및 그 제조방법
US6262784B1 (en) Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
US7872724B2 (en) Color filter substrate and liquid crystal display panel comprising the same
EP1956426B1 (en) Display substrate including a colour filter and storage capacitors and method of manufacturing it
EP0664473B1 (en) Active matrix type display device and manufacturing method thereof
US20110085102A1 (en) Liquid crystal display and method of manufacturing the same
KR100464208B1 (ko) 액정 표시장치 및 그 구동방법
US6831295B2 (en) TFT-LCD device having a reduced feed-through voltage
US20070070279A1 (en) Liquid crystal display device
US20040252271A1 (en) Liquid crystal display apparatus and method of manufacturing the same
US20110090417A1 (en) Liquid crystal display with improved side visibility and fabrication method thereof
US7956944B2 (en) Liquid crystal display device having light blocking line disposed on same layer as gate line
US8432501B2 (en) Liquid crystal display with improved side visibility
JP3145931B2 (ja) 薄膜トランジスタ
KR100498631B1 (ko) 액정표시소자 및 그 제조방법
KR100623443B1 (ko) 멀티 도메인 액정 표시소자
CN107589601B (zh) 一种液晶显示面板及其控制方法
JP2780677B2 (ja) アクティブマトリクス液晶表示パネル
JP2677248B2 (ja) アクティブマトリクス液晶表示パネル
KR20040062134A (ko) 액정 표시패널 및 그 제조방법
KR20050047675A (ko) 컬러필터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011229

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030821

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040429

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050113

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040429

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20030821

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20050211

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20050113

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20050426

Appeal identifier: 2005101000826

Request date: 20050211

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20050310

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20050211

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20040728

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20031016

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20050426

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20050330

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050622

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050623

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee