KR100496282B1 - Method for driving to a plasma display panel - Google Patents
Method for driving to a plasma display panel Download PDFInfo
- Publication number
- KR100496282B1 KR100496282B1 KR10-2000-0005727A KR20000005727A KR100496282B1 KR 100496282 B1 KR100496282 B1 KR 100496282B1 KR 20000005727 A KR20000005727 A KR 20000005727A KR 100496282 B1 KR100496282 B1 KR 100496282B1
- Authority
- KR
- South Korea
- Prior art keywords
- preliminary
- electrode lines
- address
- sustain discharge
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 9
- 238000012423 maintenance Methods 0.000 claims 1
- 208000028659 discharge Diseases 0.000 description 87
- 239000010410 layer Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 5
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B27/065—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of foam
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
- B21B—ROLLING OF METAL
- B21B27/00—Rolls, roll alloys or roll fabrication; Lubricating, cooling or heating rolls while in use
- B21B27/06—Lubricating, cooling or heating rolls
- B21B27/08—Lubricating, cooling or heating rolls internally
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2305/00—Condition, form or state of the layers or laminate
- B32B2305/34—Inserts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/208—Magnetic, paramagnetic
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명에 따른 플라즈마 표시 패널의 구동 방법은 어드레스 단계, 제1 예비적 유지방전 단계, 제2 예비적 유지방전 단계 및 주 유지방전 단계를 포함한다. 어드레스 단계에서는, Y 전극 라인들에 주사 펄스가 순차적으로 인가됨과 동시에 상응하는 표시 데이터 신호가 어드레스 전극 라인들에 인가되어, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 제1 예비적 유지방전 단계에서는, Y 전극 라인들에 주사 펄스와 반대 극성의 제1 예비 펄스가 인가됨과 동시에 어드레스 전극 라인들에 제1 예비 펄스와 반대 극성의 제2 예비 펄스가 인가되어, 어드레스 단계에서 벽전하들이 형성되었던 화소들의 Y 전극과 어드레스 전극 사이에 예비적 대향 방전이 일어난다. 제2 예비적 유지방전 단계에서는, 제1 예비적 유지방전 단계의 종료 시점과 동시에 X 전극 라인들에 제1 예비 펄스와 반대 극성의 제3 예비 펄스가 인가되어, 예비적 대향 방전을 수행하였던 화소들의 X 및 Y 전극 사이에 예비적 면방전이 일어남으로써 X 및 Y 전극 주위에 벽전하들이 형성된다. 주 유지방전 단계에서는, X 및 Y 전극 라인들에 상응하는 공통 펄스가 교호하게 인가됨으로써, 제2 예비적 유지방전 단계에서 벽전하들이 형성되었던 화소들에서 표시 방전이 일어난다.The driving method of the plasma display panel according to the present invention includes an address step, a first preliminary sustain discharge step, a second preliminary sustain discharge step, and a main sustain discharge step. In the address step, scan pulses are sequentially applied to the Y electrode lines and corresponding display data signals are applied to the address electrode lines, so that wall charges are formed around the Y electrode and the address electrode of the selected pixels. In the first preliminary sustain discharge step, a first preliminary pulse of opposite polarity to the scan pulse is applied to the Y electrode lines and a second preliminary pulse of opposite polarity to the first preliminary pulse is applied to the address electrode lines, thereby providing an address. A preliminary counter discharge occurs between the Y electrode and the address electrode of the pixels where the wall charges have been formed in the step. In the second preliminary sustain discharge step, at the same time as the end of the first preliminary sustain discharge step, a third preliminary pulse having a polarity opposite to the first preliminary pulse is applied to the X electrode lines to perform preliminary counter discharge. Preliminary surface discharges occur between the X and Y electrodes of the wall to form wall charges around the X and Y electrodes. In the main sustain discharge step, common pulses corresponding to the X and Y electrode lines are alternately applied, so that display discharge occurs in the pixels in which wall charges have been formed in the second preliminary sustain discharge step.
Description
본 발명은, 플라즈마 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 방식의 플라즈마 표시 패널의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a plasma display panel, and more particularly, to a method for driving a plasma display panel of a three-electrode surface discharge method.
도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 장치의 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 화소의 예를 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 표시 패널(1)의 앞면 및 뒷면 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(A1, A2, ..., Am-1, Am), 유전체층(11, 15), Y 전극 라인들(Y 1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows the structure of a panel of a conventional three-electrode surface discharge plasma display device. FIG. 2 illustrates an electrode line pattern of the plasma display panel of FIG. 1. FIG. 3 shows an example of one pixel of the panel of FIG. 1. Referring to the drawings, between the front and rear glass substrates 10 and 13 of the general surface discharge plasma display panel 1, address electrode lines A 1 , A 2 ,..., Am −1 , Am Dielectric layers 11 and 15, Y electrode lines Y 1 , Yn, X electrode lines X 1 , Xn, phosphor 16, barrier 17, and protective layer As a magnesium monoxide (MgO) layer 12 is provided.
어드레스 전극 라인들(A1, A2, ..., Am-1, Am)은 뒷면 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)의 앞면에 전면(全面) 도포된다. 하부 유전체층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 화소의 방전 영역을 구획하고 각 화소 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광체(16)는, 격벽(17)들 사이에 도포된다.The address electrode lines A 1 , A 2 ,..., Am −1 , Am are formed in a predetermined pattern on the front surface of the rear glass substrate 13. The lower dielectric layer 15 is entirely coated on the front surface of the address electrode lines A 1 , A 2 ,..., Am −1 , Am. The barrier ribs 17 are formed on the front surface of the lower dielectric layer 15 in a direction parallel to the address electrode lines A 1 , A 2 ,..., Am −1 , Am. These partitions 17 function to partition the discharge area of each pixel and to prevent optical cross talk between each pixel. The phosphor 16 is applied between the partition walls 17.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과 직교되도록 앞면 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 화소를 규정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 3의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒷면에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전체층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines (X 1 , ..., Xn) and the Y electrode lines (Y 1 , ..., Yn) are the address electrode lines (A 1 , A 2 , ..., Am- 1 , Am). It is formed in a predetermined pattern on the back of the front glass substrate 10 so as to be orthogonal. Each intersection point defines a corresponding pixel. Each X electrode line (X 1 , ..., Xn) and each Y electrode line (Y 1 , ..., Yn) is an indium tin oxide (ITO) electrode line (Xna, Yna of FIG. 3) of a transparent conductive material. And a bus electrode line (Xnb, Ynb of FIG. 3) made of metal are combined. The upper dielectric layer 11 is formed by coating the entire surface on the rear surfaces of the X electrode lines X 1 ,..., Xn and the Y electrode lines Y 1 ,..., Yn. A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from a strong electric field is formed by applying the entire surface to the back surface of the upper dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.
이와 같은 플라즈마 표시 패널에 기본적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전(以前) 서브필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동한다. 어드레스 단계에서는 선택된 화소들에서 벽전하들이 형성되도록 구동한다. 그리고 유지방전 단계에서는 어드레싱 방전 단계에서 벽전하들이 형성된 화소들에서 빛이 발생되도록 구동한다. 즉, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이에 상대적으로 높은 전압의 교류 펄스를 인가하면, 벽전하들이 형성된 화소들에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광체(16)가 여기되어 빛이 발생된다.The driving method basically applied to the plasma display panel is a method in which reset, address, and sustain discharge steps are sequentially performed in a unit subfield. In the reset step, the residual wall charges in the previous subfield are erased and driven so that the space charges are generated evenly. In the addressing step, the wall charges are formed in the selected pixels. In the sustain discharge step, light is driven to generate light in the pixels in which the wall charges are formed in the addressing discharge step. That is, when an AC pulse having a relatively high voltage is applied between the X electrode lines X 1 ,..., Xn and the Y electrode lines Y 1 ,..., Yn, the pixels on which wall charges are formed are formed. Causes surface discharge. At this time, a plasma is formed in the gas layer, and the phosphor 16 is excited by the ultraviolet radiation to generate light.
도 4는 종래의 구동 방법에 따라 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여준다. 도 4에서 참조부호 SAm은 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 인가되는 구동 신호를, SX1, ...,XXn은 모든 X 전극 라인들(X 1, ..., Xn)에 공통적으로 인가되는 구동 신호를, 그리고 SYn은 주사될 어느 한 라인(Yn)에 인가되는 구동 신호를 가리킨다. 도 4에서는 임의의 한 Y 전극 라인(Yn)에 대한 어드레스 주기(tA) 만이 도시되어 있다. 따라서 실제 단위 서브필드의 어드레스 주기는, 모든 Y 전극 라인들(Y1, ..., Yn)에 대한 어드레스 주기이므로, 도 4의 어드레스 주기(tA)보다 훨씬 더 길다. 즉, 도 4의 어드레스 주기(tA)는 모든 Y 전극 라인들(Y1, ..., Yn)에 대하여 순서대로 반복 적용된다.4 illustrates driving signals applied to the plasma display panel of FIG. 1 according to a conventional driving method. In FIG. 4, S Am denotes a driving signal applied to the address electrode lines A 1 , A 2 ,..., Am- 1 , Am, and S X1 , ..., X X n denotes all X electrode lines. Drive signals commonly applied to the fields X 1 , ..., Xn, and S Yn indicates a drive signal applied to any one line Yn to be scanned. In FIG. 4, the address period t A for any one Y electrode line Yn. Only the bay is shown. Therefore, the address period of the actual unit subfield is much longer than the address period t A of FIG. 4 since it is the address period for all the Y electrode lines Y 1 ,..., Yn. That is, the address period t A of FIG. 4 is repeatedly applied in order to all the Y electrode lines Y 1 ,..., Yn.
도 4를 참조하면, 어드레스 주기(tA)에서는 주사될 Y 전극 라인(Yn)에 부극성 전압 -VY의 주사 펄스(②)가 인가됨과 동시에 상응하는 표시 데이터 신호(①)가 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 인가되어, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 임의의 선택된 어드레스 전극 라인(Am)에 도 4에 도시된 바와 같이 정극성 전압 Va의 표시 데이터 신호(①)가 인가되면, 상응하는 화소의 Y 전극과 어드레스 전극 주위에 대향 방전으로 인한 벽전하들이 형성된다. 즉, 표시될 화소의 Y 전극 주위에는 양전하들이 형성되고 어드레스 전극 주위에는 전자들이 형성된다. 여기서, 모든 X 전극 라인들(X1, ..., Xn)에는 정극성 전압 Va보다 낮은 Vx의 공통 펄스(③)가 인가됨으로써 선택된 화소들에서의 어드레스 방전이 보다 정확하게 수행될 수 있다.Referring to FIG. 4, in the address period t A , a scan pulse ② of the negative voltage −V Y is applied to the Y electrode line Yn to be scanned and a corresponding display data signal ① is applied to the address electrode line. (A 1 , A 2 ,..., Am −1 , Am), wall charges are formed around the Y electrode and the address electrode of the selected pixels. When the display data signal ① of the positive voltage Va is applied to any selected address electrode line Am, wall charges due to opposing discharges around the Y electrode and the address electrode of the corresponding pixel are generated. Is formed. That is, positive charges are formed around the Y electrode of the pixel to be displayed and electrons are formed around the address electrode. Here, all of the X electrode lines X 1 ,..., Xn are applied with a common pulse ③ of Vx lower than the positive voltage Va, so that address discharge in the selected pixels can be performed more accurately.
이어지는 유지방전 주기(tS)에서는, 최초로 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성 전압 Vs의 공통 펄스(④)가 인가되어, 어드레스 주기(tA)에서 벽전하가 형성되었던 화소들의 X 및 Y 전극 사이에서 표시 방전이 수행된다. 이 최초의 표시 방전이 수행되었던 화소들의 X 전극 주위에는 양전하들이, 그리고 Y 전극 주위에는 전자들이 형성된다. 이와 같은 벽전하들의 형성 원리를 이용하여 모든 X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 정극성 전압 Vs의 공통 펄스(⑤)를 교호하게 인가함으로써, 최초의 공통 펄스(④)에 의하여 표시 방전이 수행되었던 화소들에서 지속적인 표시 방전이 수행된다. 여기서, 모든 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 정극성 전압 Vs보다 낮은 전압 Va가 공통적으로 인가됨에 따라 유지 방전이 보다 효율적으로 수행될 수 있다.In the subsequent sustain discharge period t S , the common pulse ④ of the positive voltage Vs is first applied to all of the Y electrode lines Y 1 ,..., Yn, so that the wall charge is performed in the address period t A. Display discharge is performed between the X and Y electrodes of the pixels in which X was formed. Positive charges are formed around the X electrode and electrons are formed around the Y electrode of the pixels on which this initial display discharge was performed. By using the formation principle of the wall charges, the common pulse (5) of the positive voltage Vs is applied to all the X electrode lines X 1 , ..., Xn and the Y electrode lines Y 1 , ..., Yn. ) Is alternately applied, so that continuous display discharge is performed in pixels in which display discharge has been performed by the first common pulse (4). Here, the sustain discharge can be performed more efficiently as the voltage Va lower than the positive voltage Vs is commonly applied to all the address electrode lines A 1 , A 2 ,..., Am −1 , Am.
도 5는 도 4에서의 어드레스 주기(tA)가 종료된 직후에 선택된 화소에서형성된 벽전하들의 분포 상태를 보여준다. 도 6은 도 4에서의 유지방전 주기(tS)가 종료된 직후에 표시된 화소에서 형성된 벽전하들의 분포 상태를 보여준다. 도 5 및 6에서 실선(51, 61)은 상판에 형성된 벽전하들의 윤곽 즉, 선택된 화소의 X 전극(Xn)과 Y 전극(Yn) 주위에 형성된 벽전하들의 윤곽을, 그리고 점선(52, 62)은 하판에 형성된 벽전하들의 윤곽 즉, 선택된 화소의 어드레스 전극 주위에 형성된 벽전하들의 윤곽을 가리킨다. 또한, 영전위(0)를 중심으로 상대적 전하량이 양극성(+)인 영역에는 양전하들이, 그리고 음극성(-)인 영역에는 전자들이 분포된다.FIG. 5 shows a distribution state of wall charges formed in the selected pixel immediately after the address period t A in FIG. 4 ends. FIG. 6 shows a distribution state of wall charges formed in the displayed pixel immediately after the sustain discharge period t S in FIG. 4 ends. 5 and 6, the solid lines 51 and 61 outline the wall charges formed on the upper plate, that is, the outlines of the wall charges formed around the X electrode Xn and the Y electrode Yn of the selected pixel, and the dotted lines 52 and 62. ) Indicates the outline of the wall charges formed on the lower plate, that is, the outline of the wall charges formed around the address electrode of the selected pixel. Also, positive charges are distributed in a region where the relative charge amount is positive (+) and zero electrons are distributed around the zero potential (0).
도 5를 참조하면, 선택된 화소의 Y 전극(Yn) 주위에 형성된 벽전하들은, Y 전극(Yn)의 중심 위치에 가장 많이 분포되어 있고 Y 전극(Yn)의 주변 위치에 갈수록 적어짐을 알 수 있다. 이에 대하여 도 6을 참조하면, 선택된 화소의 X 전극(Xn)과 Y 전극(Yn) 사이의 영역에도 상대적으로 많은 양의 벽전하들이 분포되어 있음을 알 수 있다. 이와 같은 분포 상태는 선택된 화소의 X 전극(Xn)과 Y 전극(Yn) 사이의 면방전에 유리하다는 것을 알려준다. 또한, 본 발명자의 실험 및 시뮬레이션에 의해서도 이와 같은 사실이 입증된 바 있다. 특히 어드레스 주기(tA)에서 형성된 벽전하들의 양보다는 그 분포 상태가 더욱 중요하다는 사실이 입증되었다.Referring to FIG. 5, it can be seen that the wall charges formed around the Y electrode Yn of the selected pixel are most distributed at the center position of the Y electrode Yn and become smaller toward the peripheral position of the Y electrode Yn. . Referring to FIG. 6, it can be seen that a relatively large amount of wall charges is also distributed in the region between the X electrode Xn and the Y electrode Yn of the selected pixel. This distribution state indicates that the surface discharge between the X electrode Xn and the Y electrode Yn of the selected pixel is advantageous. In addition, the experiments and simulations of the present inventors have proved this fact. In particular, it has been proved that the distribution state is more important than the amount of wall charges formed in the address period t A.
이와 같이 일반적인 플라즈마 표시 패널을 어드레싱하려면 선택된 화소들의 Y 전극과 어드레스 전극 사이에서의 대향 방전이 수행되어야 하므로, 어드레싱에 의하여 형성된 벽전하들의 분포가 면방전에 적합하지 못하다는 근원적 문제점이 있다. 이에 따라, 이어지는 유지방전 주기(tS)에서 최초로 공통 펄스(④)가 인가됨에도 불구하고 선택된 화소들에서 표시 방전이 수행되지 못하는 경우가 발생하여 표시의 정확도가 떨어지게 된다.As described above, since the opposite discharge is performed between the Y electrode and the address electrode of the selected pixels in order to address the general plasma display panel, there is a fundamental problem that the distribution of wall charges formed by the addressing is not suitable for surface discharge. Accordingly, even when the common pulse ④ is applied for the first time in the sustain discharge period t S , display discharge may not be performed in the selected pixels, thereby reducing display accuracy.
그럼에도 불구하고, 도 4에 도시된 바와 같은 종래의 구동 방법에 의하면, 이어지는 유지방전 주기(tS)에서 단순한 면방전용 공통 펄스(④)가 최초로 인가되므로 위의 근원적 문제점을 해결할 수 없다. 물론, 위의 근원적 현상에 대처하기 위하여 선택된 화소들에 인가되는 어드레싱 전압을 높이거나 어드레싱 펄스들(도 4의 ①, ②)의 폭을 길게 하기도 한다. 또는, 유지방전 주기(tS)에서 최초의 공통 펄스(도 4의 ④)의 절대 전압을 높이거나 그 폭을 길게 하기도 한다. 그러나 이와 같은 단순 논리적 대처 방안에 있어서, 그 효과가 크지 못하고 그 실현을 위하여 많은 어려움이 뒤따를 수 밖에 없다. 예를 들어, 전극 구동 회로들이 고내전압용이어야 하고, 선택되지 않은 화소들에서 어드레스 방전 또는 표시 방전이 일어날 수 있다.Nevertheless, according to the conventional driving method as shown in FIG. 4, since the simple surface discharge common pulse ④ is applied for the first time in the sustain discharge period t S , the above-described fundamental problem cannot be solved. Of course, in order to cope with the underlying phenomenon, the addressing voltage applied to the selected pixels may be increased or the width of the addressing pulses (1, 2 of FIG. 4) may be increased. Alternatively, the absolute voltage of the first common pulse (4 in FIG. 4) may be increased or the width thereof may be increased in the sustain discharge period t S. However, in such a simple logical coping scheme, the effect is not great and there are many difficulties for its realization. For example, electrode driving circuits should be for high withstand voltage, and address discharge or display discharge may occur in unselected pixels.
본 발명의 목적은, 플라즈마 표시 패널의 구동 방법에 있어서 보다 효율적으로 표시의 정확도를 높일 수 있는 구동 방법을 제공하는 것이다.An object of the present invention is to provide a driving method which can increase display accuracy more efficiently in a driving method of a plasma display panel.
상기 목적을 이루기 위한 본 발명의 구동 방법이 적용되는 플라즈마 표시 패널에서는, 서로 대향 이격된 제1 및 제2 기판 사이에 X 전극 라인들, Y 전극 라인들 및 어드레스 전극 라인들이 정렬되며, 상기 X 전극 라인들이 상기 Y 전극 라인들과 평행하게 정렬되고, 상기 어드레스 전극 라인들이 상기 X 전극 라인들과 상기 Y 전극 라인들에 대하여 직교하게 정렬된다. 본 발명의 구동 방법은 어드레스 단계, 제1 예비적 유지방전 단계, 제2 예비적 유지방전 단계 및 주 유지방전 단계를 포함한다.In the plasma display panel to which the driving method of the present invention is applied, the X electrode lines, the Y electrode lines, and the address electrode lines are arranged between the first and second substrates spaced apart from each other, and the X electrode Lines are aligned parallel to the Y electrode lines, and the address electrode lines are orthogonal to the X electrode lines and the Y electrode lines. The driving method of the present invention includes an address step, a first preliminary sustain discharge step, a second preliminary sustain discharge step and a main sustain discharge step.
상기 어드레스 단계에서는, 상기 Y 전극 라인들에 주사 펄스가 순차적으로 인가됨과 동시에 상응하는 표시 데이터 신호가 상기 어드레스 전극 라인들에 인가되어, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 상기 제1 예비적 유지방전 단계에서는, 상기 Y 전극 라인들에 상기 주사 펄스와 반대 극성의 제1 예비 펄스가 인가됨과 동시에 상기 어드레스 전극 라인들에 상기 제1 예비 펄스와 반대 극성의 제2 예비 펄스가 인가되어, 상기 어드레스 단계에서 벽전하들이 형성되었던 화소들의 Y 전극과 어드레스 전극 사이에 예비적 대향 방전이 일어난다. 상기 제2 예비적 유지방전 단계에서는, 상기 제1 예비적 유지방전 단계의 종료 시점과 동시에 상기 X 전극 라인들에 상기 제1 예비 펄스와 반대 극성의 제3 예비 펄스가 인가되어, 상기 예비적 대향 방전을 수행하였던 화소들의 X 및 Y 전극 사이에 예비적 면방전이 일어남으로써 X 및 Y 전극 주위에 벽전하들이 형성된다. 상기 주 유지방전 단계에서는, 상기 X 및 Y 전극 라인들에 상응하는 공통 펄스가 교호하게 인가됨으로써, 상기 제2 예비적 유지방전 단계에서 벽전하들이 형성되었던 화소들에서 표시 방전이 일어난다.In the addressing step, scan pulses are sequentially applied to the Y electrode lines and corresponding display data signals are applied to the address electrode lines to form wall charges around the Y electrode and the address electrode of the selected pixels. In the first preliminary sustain discharge step, a first preliminary pulse of opposite polarity to the scan pulse is applied to the Y electrode lines and a second preliminary pulse of opposite polarity to the first preliminary pulse is applied to the address electrode lines. Is applied, a preliminary counter discharge occurs between the Y electrode and the address electrode of the pixels in which the wall charges have been formed in the address step. In the second preliminary sustaining discharge step, a third preliminary pulse having a polarity opposite to the first preliminary pulse is applied to the X electrode lines at the same time as the end point of the first preliminary sustaining discharge step, thereby preventing the preliminary facing. The preliminary surface discharge occurs between the X and Y electrodes of the pixels which have performed the discharge, thereby forming wall charges around the X and Y electrodes. In the main sustain discharge step, a common pulse corresponding to the X and Y electrode lines is alternately applied, so that display discharge occurs in pixels in which wall charges have been formed in the second preliminary sustain discharge step.
상기 본 발명의 구동 방법에 의하면, 상기 어드레스 단계에서 벽전하들이 형성된 화소들에서 상기 제1 및 제2 예비적 유지방전 단계들의 수행에 의하여 수월하게 면방전이 수행될 수 있다. 따라서, 상기 제2 예비적 유지방전 단계가 종료된 직후에 선택된 화소들에 형성된 벽전하들은 면방전에 적합하게 재배열되므로, 이어지는 상기 주 유지방전 단계에서 정확한 표시 방전이 수행될 수 있다.According to the driving method of the present invention, surface discharge can be easily performed by performing the first and second preliminary sustain discharge steps in the pixels in which wall charges are formed in the address step. Therefore, wall charges formed in the selected pixels immediately after the second preliminary sustain discharge step are rearranged suitably for surface discharge, so that accurate display discharge can be performed in the main sustain discharge step that follows.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. Hereinafter, preferred embodiments according to the present invention will be described in detail.
도 7은 본 발명의 일 실시예의 구동 방법에 따라 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여준다. 도 7에서 참조부호 SAm은 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 인가되는 구동 신호를, SX1, ...,SXn은 모든 X 전극 라인들(X1, ..., Xn)에 공통적으로 인가되는 구동 신호를, 그리고 SYn은 주사될 어느 한 라인(Yn)에 인가되는 구동 신호를 가리킨다. 도 7에서는 임의의 한 Y 전극 라인(Yn)에 대한 어드레스 주기(tA)만이 도시되어 있다. 따라서 실제 단위 서브필드의 어드레스 주기는, 모든 Y 전극 라인들(Y1, ..., Yn)에 대한 어드레스 주기이므로, 도 7의 어드레스 주기(tA)보다 훨씬 더 길다. 즉, 도 7의 어드레스 주기(tA)는 모든 Y 전극 라인들(Y1, ..., Yn)에 대하여 순서대로 반복 적용된다.7 illustrates driving signals applied to the plasma display panel of FIG. 1 according to a driving method of an exemplary embodiment of the present invention. In FIG. 7, S Am denotes a driving signal applied to the address electrode lines A 1 , A 2 ,..., Am −1 , Am, and S X1 ,. Drive signals commonly applied to the fields X 1 , ..., Xn, and S Yn indicates a drive signal applied to any one line Yn to be scanned. In FIG. 7, only the address period t A for any one Y electrode line Yn is shown. Therefore, the address period of the actual unit subfield is much longer than the address period t A of FIG. 7 since it is the address period for all the Y electrode lines Y 1 ,..., Yn. That is, the address period t A of FIG. 7 is repeatedly applied to all the Y electrode lines Y 1 ,..., Yn in order.
도 7을 참조하면, 어드레스 주기(tA)에서는 주사될 Y 전극 라인(Yn)에 부극성 전압 -VY의 주사 펄스(②)가 인가됨과 동시에 상응하는 표시 데이터 신호(①)가 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 인가되어, 선택된 화소들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 임의의 선택된 어드레스 전극 라인(Am)에 도 7에 도시된 바와 같이 정극성 전압 Va의 표시 데이터 신호(①)가 인가되면, 상응하는 화소의 Y 전극과 어드레스 전극 주위에 대향 방전으로 인한 벽전하들이 형성된다. 즉, 표시될 화소의 Y 전극 주위에는 양전하들이 형성되고 어드레스 전극 주위에는 전자들이 형성된다. 여기서, X 전극 라인들(X1, ..., Xn)에는 정극성 전압 Va보다 낮은 Vx의 공통 펄스(③)가 인가됨으로써 선택된 화소들에서의 어드레스 방전이 보다 정확하게 수행될 수 있다.Referring to FIG. 7, in the address period t A , the scan pulse ② of the negative voltage −V Y is applied to the Y electrode line Yn to be scanned and the corresponding display data signal ① is applied to the address electrode line. (A 1 , A 2 ,..., Am −1 , Am), wall charges are formed around the Y electrode and the address electrode of the selected pixels. When the display data signal ① of the positive voltage Va is applied to any selected address electrode line Am, wall charges due to opposing discharges around the Y electrode and the address electrode of the corresponding pixel are applied. Is formed. That is, positive charges are formed around the Y electrode of the pixel to be displayed and electrons are formed around the address electrode. Here, the address discharge in the selected pixels may be more accurately performed by applying a common pulse ③ of Vx lower than the positive voltage Va to the X electrode lines X 1 ,..., Xn.
이어지는 유지방전 주기(tS)는 제1 예비적 유지방전 주기, 제2 예비적 유지방전 주기 및 주 유지방전 주기를 포함한다.The sustain discharge cycle t S that follows includes a first preliminary sustain discharge cycle, a second preliminary sustain discharge cycle, and a main sustain discharge cycle.
제1 예비적 유지방전 주기에서는, 모든 Y 전극 라인들(Y1, ..., Yn)에 주사 펄스(②)와 반대 극성의 전압 즉, 정극성 전압 Vs의 제1 예비 펄스(④)가 인가됨과 동시에 모든 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 제1 예비 펄스(④)와 반대 극성의 전압 즉, 부극성 전압 -Vasi의 제2 예비 펄스(⑤)가 인가된다. 이로 인하여, 어드레스 주기(tS)에서 벽전하들이 형성되었던 화소들의 Y 전극과 어드레스 전극 사이에 예비적 대향 방전이 일어난다. 여기서 제1 예비 펄스(④)의 절대 전압 는 제2 예비 펄스의 것보다 더 높은 것이 바람직하다. 왜냐하면, 제1 예비 펄스(④)의 절대 전압 가 제2 예비 펄스의 것보다 더 높음으로 인하여, 다음에 설명될 제2 예비적 유지방전의 효과가 더 커지기 때문이다.In the first preliminary sustaining discharge period, all of the Y electrode lines Y 1 ,..., And Yn have a voltage opposite to the scan pulse ②, that is, a first preliminary pulse ④ of positive voltage Vs. The second preliminary pulse of the negative polarity of the negative voltage -Vasi is applied to all the address electrode lines A 1 , A 2 , ..., Am- 1 , Am at the same time as it is applied. (⑤) is applied. As a result, a preliminary counter discharge occurs between the Y electrode and the address electrode of the pixels in which the wall charges have been formed in the address period t S. Where the absolute voltage of the first preliminary pulse ④ Is of the second preliminary pulse Higher is preferred. This is because the absolute voltage of the first preliminary pulse ④ Of the second preliminary pulse This is because the higher the higher, the greater the effect of the second preliminary sustain discharge described below.
제1 예비적 유지방전 주기보다 더 긴 제2 예비적 유지방전 주기에서는, 제1 예비적 유지방전 단계의 종료 시점과 동시에 X 전극 라인들(X1, ..., Xn)에 제1 예비 펄스(④)와 반대 극성의 전압 즉, 부극성 전압 -Vxsi의 제3 예비 펄스(⑥)가 인가된다. 이로 인하여, 예비적 대향 방전을 수행하였던 화소들의 X 및 Y 전극 사이에 예비적 면방전이 수월하게 일어남으로써 X 및 Y 전극 주위에 벽전하들이 형성된다. 여기서, 제1 예비적 유지방전은 제2 예비적 유지방전을 위하여 존재하는 것이므로, 제2 예비적 유지방전 주기가 제1 예비적 유지방전 주기보다 더 길게 설정되는 것이 바람직하다.In the second preliminary sustain discharge cycle longer than the first preliminary sustain discharge cycle, the first preliminary pulse is applied to the X electrode lines X 1 ,..., Xn at the same time as the end point of the first preliminary sustain discharge stage. The voltage of the opposite polarity to (④), that is, the third preliminary pulse (⑥) of the negative voltage -Vxsi is applied. As a result, the preliminary surface discharge easily occurs between the X and Y electrodes of the pixels which have performed the preliminary counter discharge, thereby forming wall charges around the X and Y electrodes. Here, since the first preliminary sustain discharge is to exist for the second preliminary sustain discharge, it is preferable that the second preliminary sustain discharge cycle is set longer than the first preliminary sustain discharge cycle.
주 유지방전 단계에서는, X 및 Y 전극 라인들에 상응하는 공통 펄스(⑦)가 교호하게 인가됨으로써, 제2 예비적 유지방전 단계에서 벽전하들이 형성되었던 화소들에서 표시 방전이 일어난다. 여기서, 제2 예비적 유지방전 주기에서 선택된 화소들에 형성된 벽전하들은 면방전에 적합하게 배열된 상태이므로, 이어지는 주 유지방전 단계에서 정확한 표시 방전이 수행될 수 있다.In the main sustain discharge step, the common pulse? Corresponding to the X and Y electrode lines is alternately applied, so that display discharge occurs in the pixels in which wall charges were formed in the second preliminary sustain discharge step. Here, since the wall charges formed in the pixels selected in the second preliminary sustain discharge cycle are properly arranged for the surface discharge, accurate display discharge may be performed in the subsequent main sustain discharge step.
이상 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 방법에 의하면, 어드레스 주기(tS)에서 벽전하들이 형성된 화소들에서 제1 및 제2 예비적 유지방전 주기에 의하여 수월하게 면방전이 수행될 수 있다. 따라서, 제2 예비적 유지방전 주기가 종료된 직후에 선택된 화소들에 형성된 벽전하들은 면방전에 적합하게 재배열되므로, 이어지는 주 유지방전 주기에서 정확한 표시 방전이 수행될 수 있다. 즉, 제1 예비적 유지방전 주기에서의 대향 방전에 의하여 제2 예비적 유지방전 주기에서의 면방전이 원활하게 수행되고, 이 면방전에 의하여 벽전하들이 재배열되어, 이어지는 주 유지방전 주기에서 정확한 표시 방전이 수행될 수 있다. 따라서, 본 발명에 따른 플라즈마 표시 패널의 구동 방법에 의하면, 보다 효율적으로 표시의 정확도를 높일 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, surface discharge is easily performed by the first and second preliminary sustain discharge cycles in the pixels in which wall charges are formed in the address period t S. Can be performed. Therefore, the wall charges formed in the selected pixels immediately after the end of the second preliminary sustain discharge cycle are rearranged suitably for the surface discharge, so that accurate display discharge can be performed in the subsequent main sustain discharge cycle. That is, the surface discharge in the second preliminary sustain discharge cycle is smoothly performed by the counter discharge in the first preliminary sustain discharge cycle, and the wall charges are rearranged by the surface discharge, thereby correcting in the subsequent main sustain discharge cycle. Display discharge can be performed. Therefore, according to the driving method of the plasma display panel according to the present invention, the display accuracy can be increased more efficiently.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.
도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.
도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴도이다.FIG. 2 is an electrode line pattern diagram of the plasma display panel of FIG. 1.
도 3은 도 1의 패널의 한 화소의 예를 보여주는 단면도이다.3 is a cross-sectional view illustrating an example of one pixel of the panel of FIG. 1.
도 4는 종래의 구동 방법에 따라 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.4 is a timing diagram illustrating driving signals applied to the plasma display panel of FIG. 1 according to a conventional driving method.
도 5는 도 4에서의 어드레스 주기(tA)가 종료된 직후에 선택된 화소에서 형성된 벽전하들의 분포 상태를 보여주는 그래프이다.FIG. 5 is a graph illustrating a distribution state of wall charges formed in a selected pixel immediately after the address period t A in FIG. 4 ends.
도 6은 도 4에서의 유지방전 주기(tS)가 종료된 직후에 표시된 화소에서 형성된 벽전하들의 분포 상태를 보여주는 그래프이다.FIG. 6 is a graph showing a distribution state of wall charges formed in the displayed pixel immediately after the sustaining discharge period t S in FIG. 4 ends.
도 7은 본 발명의 일 실시예의 구동 방법에 따라 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.7 is a timing diagram illustrating driving signals applied to the plasma display panel of FIG. 1 according to a driving method of an exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1...플라즈마 표시 패널, 10...앞면 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,
11, 15...유전체층, 12...일산화마그네슘층,11, 15 dielectric layer, 12 magnesium monoxide layer,
13...뒷면 글라스 기판, 14...방전 공간,13 back glass substrate, 14 discharge space,
16...형광체, 17...격벽,16 phosphors, 17 bulkheads,
X1, ..., Xn...X 전극 라인,X 1 , ..., Xn ... X electrode line,
Y1, ..., Yn...Y 전극 라인,Y 1 , ..., Yn ... Y electrode line,
A1, A2, ..., Am-1, Am...어드레스 전극 라인,A 1 , A 2 , ..., Am -1 , Am ... address electrode line,
Xna, Yna...ITO 전극 라인,Xna, Yna ... ITO electrode line,
Xnb, Ynb...버스 전극 라인,Xnb, Ynb ... bus electrode line,
tA...어드레스 주기, tS...유지방전 주기,t A ... address cycle, t S ...
51, 61...상판 벽전하 윤곽, 51, 61 ... top wall charge profile,
52, 62...하판 벽전하 윤곽.52, 62 ... bottom wall charge profile.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0005727A KR100496282B1 (en) | 2000-02-08 | 2000-02-08 | Method for driving to a plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0005727A KR100496282B1 (en) | 2000-02-08 | 2000-02-08 | Method for driving to a plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010077723A KR20010077723A (en) | 2001-08-20 |
| KR100496282B1 true KR100496282B1 (en) | 2005-06-17 |
Family
ID=19644598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0005727A Expired - Fee Related KR100496282B1 (en) | 2000-02-08 | 2000-02-08 | Method for driving to a plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100496282B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH103281A (en) * | 1996-06-18 | 1998-01-06 | Mitsubishi Electric Corp | Driving method of plasma display panel and plasma display |
| JPH10105111A (en) * | 1996-09-30 | 1998-04-24 | Nec Corp | Driving method for alternating-current discharge memory type plasma display panel |
| KR19980078414A (en) * | 1997-04-28 | 1998-11-16 | 엄길용 | Plasma Display Panel (PDP) Driving Circuit and Driving Method thereof |
| KR20000031142A (en) * | 1998-11-03 | 2000-06-05 | 구자홍 | Method for operating ads type pdp |
-
2000
- 2000-02-08 KR KR10-2000-0005727A patent/KR100496282B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH103281A (en) * | 1996-06-18 | 1998-01-06 | Mitsubishi Electric Corp | Driving method of plasma display panel and plasma display |
| JPH10105111A (en) * | 1996-09-30 | 1998-04-24 | Nec Corp | Driving method for alternating-current discharge memory type plasma display panel |
| KR19980078414A (en) * | 1997-04-28 | 1998-11-16 | 엄길용 | Plasma Display Panel (PDP) Driving Circuit and Driving Method thereof |
| KR20000031142A (en) * | 1998-11-03 | 2000-06-05 | 구자홍 | Method for operating ads type pdp |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010077723A (en) | 2001-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040169621A9 (en) | Plasma display and driving method thereof | |
| US6980178B2 (en) | Method of driving plasma display panel | |
| US6356261B1 (en) | Method for addressing plasma display panel | |
| US6278243B1 (en) | Electrode division surface discharge plasma display apparatus | |
| JP2001272949A (en) | Driving method for plasma display panel | |
| KR100366091B1 (en) | Plasma display panel having assistance electrode for reset, and drive method therefor | |
| KR100496282B1 (en) | Method for driving to a plasma display panel | |
| KR100313116B1 (en) | Method for driving plasma display panel | |
| KR100462779B1 (en) | Method for addressing to a plasma display panel | |
| KR100739636B1 (en) | Plasma display device and driving method thereof | |
| KR20000056896A (en) | Method for driving plasma display panel | |
| JPH10302643A (en) | Plasma display panel and driving method thereof | |
| KR100509592B1 (en) | Method for driving plasma display panel | |
| KR100349920B1 (en) | Method for driving to a plasma display panel | |
| KR100310687B1 (en) | Method for driving plasma display panel | |
| KR100502341B1 (en) | Method for driving plasma display panel | |
| KR100313112B1 (en) | Method for driving plasma display panel | |
| KR20000056897A (en) | Method for driving plasma display panel | |
| KR100366103B1 (en) | A method for driving separately sustain pulse of plasma display panel | |
| KR100490529B1 (en) | Method for driving plasma display panel | |
| KR100313115B1 (en) | Method for driving plasma display panel | |
| KR100775832B1 (en) | Driving Method of Plasma Display Panel | |
| KR100768203B1 (en) | Driving Method of Plasma Display Panel | |
| KR100313111B1 (en) | Method for driving plasma display panel | |
| KR100310689B1 (en) | Method for driving plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000208 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20021114 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20000208 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041025 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050526 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050610 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050613 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080526 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090526 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20100527 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100527 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |