KR100491494B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR100491494B1 KR100491494B1 KR1019950047357A KR19950047357A KR100491494B1 KR 100491494 B1 KR100491494 B1 KR 100491494B1 KR 1019950047357 A KR1019950047357 A KR 1019950047357A KR 19950047357 A KR19950047357 A KR 19950047357A KR 100491494 B1 KR100491494 B1 KR 100491494B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring board
- semiconductor
- electrode
- semiconductor device
- semiconductor pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
증가된 수명을 갖는 고도의 신뢰도를 가지는 반도체장치가 제공되며, 그 반도체장치는 반도체 펠릿을 장착하기 위한 부분과, 반도체 펠릿을 장착하기 위한 부분상에 장착된 반도체 펠릿과, 반도체 펠릿의 전극과 접속된 배선기판 상에 제공된 전극과, 반도체 펠릿 및 배선기판상에 제공된 전극을 봉입하는 실링재로 된 층과를 포함하여 이루어진 배선기판으로 이루어지며, 적어도 수증기를 배출하기 위한 관통구멍이 배선기판상에 제공된 반도체 펠릿을 장착하기 위한 부분내부에 형성되며, 납땜이나 도금의 접착을 방지하기 위한 보호막이 납땜이나 도금될 부분 뿐아니라 반도체 펠릿을 장착할 위치의 외주에도 또한 제거되는 것을 특징으로 하는 반도체장치이다.A highly reliable semiconductor device having an increased lifetime is provided, which semiconductor device is connected to a portion for mounting a semiconductor pellet, a semiconductor pellet mounted on a portion for mounting a semiconductor pellet, and an electrode of the semiconductor pellet. A semiconductor substrate comprising an electrode provided on the wiring board, and a wiring board comprising a semiconductor pellet and a layer of sealing material for encapsulating the electrode provided on the wiring board, wherein the semiconductor pellet is provided on the wiring board with at least a through hole for discharging water vapor. And a protective film for preventing adhesion of soldering or plating is removed not only at the portion to be soldered or plated, but also at the outer periphery of the position where the semiconductor pellets are to be mounted.
Description
본 발명은 반도체장치에 관한 것으로서 특히, 배선기판상에 반도체 펠릿을 장착하는 부분에 접착된 반도체 펠릿과, 그 배선기판의 전극에 접속된 반도체 펠릿의 전극을 포함하며, 반도체 펠릿, 반도체 펠릿의 전극 및 배선기판의 전극을 실링재(sealing material)로 봉합하는 반도체장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor pellet bonded to a portion for mounting a semiconductor pellet on a wiring board, an electrode of a semiconductor pellet connected to an electrode of the wiring board, the semiconductor pellet, the electrode of the semiconductor pellet, and A semiconductor device for sealing an electrode of a wiring board with a sealing material.
이상에서 알려진 반도체장치는 제 3도에 의해 나타난 구조를 포함한다. 제 3도를 참조하면, 이러한 유형의 반도체장치는, 수지, 금속 또는 세라믹 등을 베이스로 하고, 그 표면상에 구리박(箔)등으로 이루어진 배선을 형성하는 배선기판(1)과, 배선기판(1)의 표면상에 설치된 반도체 펠릿 장착부(2)에 접착제(4)를 이용하여 부착된 반도체 펠릿(3)과, 금선(8)을 이용함으로써 (와이어본딩에 의해) 상호 전기적으로 접속된 배선기판(1)상에 설치된 전극(7) 및 반도체 펠릿(3)의 전극(5)과, 반도체 펠릿(3)과 와이어본딩된 부분(반도체 펠릿(3)의 전극(5)과, 배선기판(1)상에 설치된 전극(7) 및 금선(gold wire)(8))을 봉입하는 열경화성수지(또는 열가소성 수지나 자외선-경화성 수지 등의 수지)로 이루어진 실링재(11)를 포함하여 구성된다. 배선기판(1)상에 설치된 전극(7)과 반도체 펠릿 장착부(2)는 구리박(copper foil)으로 만들어진 배선으로 이루어진다.The semiconductor device known above includes the structure shown by FIG. Referring to FIG. 3, a semiconductor device of this type includes a wiring board 1 which is based on a resin, a metal or a ceramic, and forms a wiring made of copper foil or the like on a surface thereof, and a wiring board. The semiconductor pellet 3 attached to the semiconductor pellet mounting portion 2 provided on the surface of (1) using the adhesive 4 and the wiring electrically connected to each other (by wire bonding) by using the gold wire 8. An electrode 5 provided on the substrate 1 and an electrode 5 of the semiconductor pellet 3, a wire bonded portion with the semiconductor pellet 3 (the electrode 5 of the semiconductor pellet 3, and a wiring board) It comprises a sealing material 11 made of a thermosetting resin (or a resin such as a thermoplastic resin or an ultraviolet-curable resin) encapsulating an electrode 7 and a gold wire 8 provided on 1). The electrode 7 and the semiconductor pellet mounting portion 2 provided on the wiring board 1 are made of wiring made of copper foil.
상기의 배선기판(1)상에 제공된 배선(반도체 펠릿 장착부(2), 전극(7) 등)은 일반적으로 구리적층판(copper-clad laminated sheet)의 구리박을 에칭처리함으로써 형성된다. 구리적층판은 그 표면이 특수처리에 의해 거칠게 된 구리박으로 적층판을 클래딩(cladding)함으로써 얻어질 수 있다. 이와 같이, 구리박은 구리박과 적층판 사이의 접촉면에서 적층판내로 침투된다. 배선기판(1)은 배선이 없는 불규칙한 표면 즉, 구리박이 제거된 노출된 표면(6)을 노출한다.The wiring (semiconductor pellet mounting portion 2, electrode 7, etc.) provided on the wiring board 1 is generally formed by etching a copper foil of a copper-clad laminated sheet. A copper laminated board can be obtained by cladding a laminated board with the copper foil whose surface was roughened by the special process. In this way, the copper foil penetrates into the laminate at the contact surface between the copper foil and the laminate. The wiring board 1 exposes an irregular surface without wiring, that is, an exposed surface 6 from which copper foil is removed.
일반적으로, 상기의 반도체장치는 리플로(reflow)납땜 등의 납땜처리를 이용하여 배선기판이나 다른 반도체장치에 전기적으로 접속된다. 이처럼, 땜납이 배선기판(1) 표면의 불필요한 부분에 접착되는 것을 방지하기 위해서, 그러한 부분은 보통 보호막(땜납 리지스트막)(10)으로 코팅된다. 보호막(10)은 땜납이나 도금이 원치않는 부분에 접착되는 것을 방지하므로, 종래의 처리에 있어서, 그것은 반도체 펠릿 장착부(2) 및 전극(7)을 제외한 배선기판(1)의 전체표면에 균일하게 적용된다.In general, the semiconductor device is electrically connected to a wiring board or other semiconductor device by using a soldering process such as reflow soldering. As such, in order to prevent the solder from adhering to unnecessary portions of the wiring board 1 surface, such portions are usually coated with a protective film (solder resist film) 10. Since the protective film 10 prevents solder or plating from adhering to unwanted portions, in the conventional processing, it is uniformly applied to the entire surface of the wiring board 1 except for the semiconductor pellet mounting portion 2 and the electrode 7. Apply.
제 3도를 참고하여 상기 설명된 종래의 반도체장치에 있어서, 반도체 펠릿(3) 및 와이어본딩에 의해 접속된 부분(반도체 펠릿(3)의 전극(5)과, 배선기판(1)상의 전극(7)과, 금선(8)을 포함함)은 실링재(11)로 덮혀져서 예를들어 가열(또는 냉각이나 자외선 조사)에 의해서 실링재(11)를 경화함으로써 봉입된다. 그러나, 가열후의 냉각은 배선기판(1)과 실링재(11)사이의 열팽창계수의 차이로 인해서, 배선기판(1)의 휨을 초래했었다. 제 4도(A)는 문제의 휨이 발생된 배선기판(1)의 횡단면도이다. 그러한 휨은 실링재(11)와 배선기판(1) 표면사이의 박리를 초래해서 배선기판(1)과 실링재(11)사이의 접촉면(12)에 크랙(crack)을 생성한다. 따라서, 휨의 발생을 방지하는 수단이 요구되어 왔다.In the conventional semiconductor device described above with reference to FIG. 3, the semiconductor pellet 3 and the portion connected by wire bonding (the electrode 5 of the semiconductor pellet 3 and the electrode on the wiring board 1) 7) and the gold wire 8 are covered with the sealing material 11 and sealed by hardening the sealing material 11, for example by heating (or cooling or ultraviolet irradiation). However, cooling after heating has caused warpage of the wiring board 1 due to the difference in the coefficient of thermal expansion between the wiring board 1 and the sealing material 11. 4A is a cross-sectional view of the wiring board 1 in which the warpage in question occurs. Such warpage causes peeling between the sealing material 11 and the wiring board 1 surface to create a crack in the contact surface 12 between the wiring board 1 and the sealing material 11. Therefore, a means for preventing the occurrence of warpage has been required.
종래의 반도체장치에 있어서, 더우기 실링재(11)와 배선기판(1)은 공기로부터 수분을 흡수하여서, 흡수된 수분은 리플로납땜 동안 가열될때 기화되어서 팽창한다. 제 4도(B)에 도시한 바와 같이, 이것은 접착제(4)와 반도체 펠릿 장착부(2)사이의 원래 좋지 않은 접착성을 갖는 접촉면(12a)을 박리한다. 이러한 박리는 그것이 실링재(11)와 보호막(10)사이의 접촉면박리(13)나 보호막(10)의 응집파괴(14)를 더 초래하기 때문에 무시될 수 없다. 그러한 접착면박리(13)와 응집파괴(14)를 하나로 묶어서 리플로 크랙(reflow crack)으로 부른다.In the conventional semiconductor device, moreover, the sealing material 11 and the wiring board 1 absorb moisture from the air, and the absorbed moisture vaporizes and expands when heated during reflow soldering. As shown in FIG. 4 (B), this peels off the contact surface 12a which originally had poor adhesiveness between the adhesive agent 4 and the semiconductor pellet mounting portion 2. This peeling cannot be ignored because it further causes the contact surface peeling 13 between the sealing material 11 and the protective film 10 or the cohesive failure 14 of the protective film 10. The adhesive surface peeling 13 and the cohesive fracture 14 are bundled together and are called a reflow crack.
상기의 문제점을 극복하기 위해서, 미심사 일본 공개 실용신안 제 평 5-48338 내지 평 5-48344에서 기술이 제안되고 있다.In order to overcome the above problems, a technique is proposed in Unexamined Japanese Patent Application Laid-Open Nos. Hei 5-48338 to Hei 5-48344.
제안된 기술은 배선기판상에 장착된 반도체 펠릿의 전극과 배선기판의 전극을 접속하는 기술과, 반도체 펠릿을 둘러싸기 위해서 접속부의 외측상에 틀형이나, 막대형 돌기, 홈이나 그 복합구조를 제공하는 기술과, 그러한 돌기, 홈 등을 포함하는 반도체 펠릿 등을 봉입하는 기술로 구성되어 있다. 그러한 홈을 제공하는 것은 반도체장치 내로 들어오는 수분의 경로를 신장하게 되므로, 반도체 펠릿에 도달하기까지 장시간이 걸리게 된다. 더우기, 돌기는 실링재 및 배선기판사이의 접착성을 증가시켜서, 그들 사이에 박리가 발생하는 것을 막는다. 따라서, 전체적으로 긴 수명을 갖는 반도체장치가 제공될 수 있다.The proposed technique connects the electrodes of semiconductor pellets mounted on the wiring boards with the electrodes of the wiring boards, and provides a framework, rod-shaped protrusions, grooves or a complex structure on the outer side of the connection part to enclose the semiconductor pellets. It consists of the technique and the technique which encloses the semiconductor pellet etc. which contain such a processus | protrusion, a groove | channel, etc .. Providing such grooves extends the path of moisture entering the semiconductor device, and therefore takes a long time to reach the semiconductor pellets. Moreover, the projections increase the adhesion between the sealing material and the wiring board, thereby preventing peeling from occurring between them. Thus, a semiconductor device with a long lifetime as a whole can be provided.
그러나, 상기의 반도체장치의 제조에 있어서, 틀형이나 막대형 홈이나 돌기를 제공하는 부가적인 단계가 요구된다. 그러한 제조에 있어서의 첨가된 단계는 처리에 있어서 증가된 생산단계 및 생산비용을 가지게 되는 결과가 되므로 상당히 불리하다. 더우기, 리플로 크랙이 발생하는 것을 막는 어떠한 효과도 갖지 못한다.However, in the manufacture of the semiconductor device described above, an additional step of providing a frame-shaped or rod-shaped groove or protrusion is required. The added steps in such manufacturing are quite disadvantageous as they result in increased production steps and production costs in processing. Moreover, it has no effect of preventing reflow cracks from occurring.
본 발명은 상기의 문제점을 극복하기 위한 목적을 가지고 이루어졌다. 따라서, 본 발명은 배선기판상에 설치된 반도체 펠릿 장착부에 접착된 반도체 펠릿과, 상호 접속되는 배선기판상의 전극과 반도체 펠릿의 전극, 반도체 펠릿, 반도체 펠릿의 전극 및 배선기판상의 전극을 봉입하는 실링재를 포함하여 이루어진 반도체장치를 제공하며, 그 장치에서는 고온 리플로납땜시에 실링재나 배선기판에 의해 흡수된 증기화된 수분의 팽창으로 인해 생기는 실링재 및 배선기판사이의 접촉면박리나 또는 실링재의 응집파괴와 같은 리플로 크랙이 발생되지 않기 때문에, 개선된 신뢰도 및 더 긴 수명이 제공된다.The present invention has been made with an object to overcome the above problems. Accordingly, the present invention includes a semiconductor pellet adhered to a semiconductor pellet mounting portion provided on a wiring board, a sealing material for encapsulating the electrodes on the wiring board and the electrodes of the semiconductor pellet, the semiconductor pellet, the electrodes of the semiconductor pellet, and the electrodes on the wiring board to be interconnected. A semiconductor device is provided in which a contact surface between a sealing material and a wiring board resulting from expansion of vaporized water absorbed by the sealing material or a wiring board during high temperature reflow soldering, or a cohesive failure of the sealing material, Since no reflow cracks occur, improved reliability and longer lifetime are provided.
본 발명의 제 1양태에 의하면, 배선기판상의 반도체 펠릿 장착부내의 수증기 배출하는 신뢰도의 향상 및 적어도 하나의 관통구멍을 갖고, 상기 관통구멍의 외주주위에 접착재의 진입을 방지하는 돌기가 형성된 반도체장치가 제공된다.According to the first aspect of the present invention, there is provided a semiconductor device having an improved reliability of discharging water vapor in a semiconductor pellet mounting portion on a wiring board and having at least one through hole, and a protrusion formed at the outer circumference of the through hole to prevent entry of an adhesive material. Is provided.
배선기판상에 설치된 구멍은 리플로납땜동안 팽창하는 증기화된 물을 바깥쪽으로 배출하므로, 팽창력으로 인한 리플로 크랙의 발생이 방지될 수 있다. 따라서, 리플로 크랙의 문제점이 제거될 수 있고, 처리에 있어서 어떤 문제도 초래하지 않으면서 수증기 배출구멍은 형성될 수 있다.A hole provided on the wiring board discharges vaporized water that expands during reflow soldering outward, so that reflow cracking due to expansion force can be prevented. Thus, the problem of the reflow crack can be eliminated, and the steam discharge hole can be formed without causing any problem in the treatment.
본 발명의 제 2양태에 따라서, 땜납이나 도금의 접착을 방지하기 위한 보호막이 땜납이나 도금될 부분뿐 아니라 반도체 펠릿을 장착할 부분의 외주주위 부분에서도 제거되고, 상기 금속배선이 배선패턴과 접속되는 부분의 외주주위에 땜납 및/또는 도금이 필요한 부분의 전극을 끼워넣도록 한 반도체장치가 제공된다. 그 반도체장치는 실링재와 배선막이 제거된 배선기판의 부분이 밀착접촉될 수 있도록 한다.According to the second aspect of the present invention, a protective film for preventing adhesion of solder or plating is removed not only in the portion to be soldered or plated, but also in the outer periphery of the portion to which the semiconductor pellets are to be mounted, and the metal wiring is connected to the wiring pattern. A semiconductor device is provided in which an electrode of a portion requiring solder and / or plating is sandwiched around an outer circumference of the portion. The semiconductor device allows the sealing material and the part of the wiring board from which the wiring film is removed to be in close contact.
그러한 장치는 또한 반도체 펠릿을 장착하는 부분의 외주주위에 보호막이 형성되어 있지 않고, 상기 금속배선이 배선패턴과 접속되는 부분의 외주주위에 땜납 및/또는 도금이 필요한 부분의 전극을 끼워넣도록 하므로, 배선막이 없는 외주부의 거친표면은 실링재와 직접적인 접촉할 수 있게 된다. 이처럼, 강한 접착력이 실링재와 배선기판 사이에 제공될 수 있으므로 리플로 크랙이 발생되는 것이 방지될 수 있다.Such a device also allows the electrode of the part which requires soldering and / or plating to be inserted around the outer circumference of the portion where the metal wiring is connected to the wiring pattern, without forming a protective film around the outer circumference of the portion on which the semiconductor pellet is mounted. The rough surface of the outer circumference without the wiring film can be in direct contact with the sealing material. As such, strong adhesive force can be provided between the sealing material and the wiring board so that reflow cracks can be prevented from occurring.
본 발명을 첨부되는 도면과 일례를 참조하여 이하에서 더욱 상세하게 설명한다.The present invention will be described in more detail below with reference to the accompanying drawings and examples.
제 1도(A) 및 제 1도(B)는 본 발명에 따른 반도체장치의 일 실시예를 나타내며, 제 1도(A)는 배선기판의 평면도이고, 제 1도(B)는 제 1도(A)의 B-B선을 따라 절단된 반도체장치의 횡단면도이다.1A and 1B show an embodiment of a semiconductor device according to the present invention, in which FIG. 1A is a plan view of a wiring board, and FIG. 1B is a first view. It is a cross-sectional view of the semiconductor device cut along the BB line of (A).
본 실시예에 따른 반도체장치는 제 3도에 참조된 종래의 반도체장치와 유사하지만, 본 실시예의 반도체장치가 수증기 배출구멍(9)을 가진다는 점과, 보호막(10)이 반도체 펠릿 장착부(2)의 외주상에 형성되지 않기 때문에 베이스의 표면이 노출된다는 점에 있어서 상당히 다르다. 종래 반도체장치 및 본 반도체장치 모두에 공통적인 구조에 대한 설명은 상기에 설명되었으므로 이하에서는 그 설명을 생략한다. 도면을 통해서 표시된 동일한 부분은 동일한 도면부호로 나타낸다.The semiconductor device according to the present embodiment is similar to the conventional semiconductor device referred to in FIG. 3, but the semiconductor device of the present embodiment has a vapor discharge hole 9, and the protective film 10 has a semiconductor pellet mounting portion 2. It is quite different in that the surface of the base is exposed because it is not formed on the outer periphery of the base. Since the description of the structure common to both the conventional semiconductor device and the present semiconductor device has been described above, the description thereof is omitted below. Like parts shown in the drawings are denoted by the same reference numerals.
제 1도(A) 및 제 1도(B)를 참조할때, 관통하는 수증기 배출구멍(9)이 배선기판(1)에 제공되며, 그 영역에 형성되는 반도체 펠릿 장착부(2)는 다음 단계에서 형성된다.Referring to FIGS. 1A and 1B, a through-hole steam discharge hole 9 is provided in the wiring board 1, and the semiconductor pellet mounting portion 2 formed in the area is the next step. Is formed.
본 실시예의 반도체장치는 그것이 수증기 배출구멍(9)을 갖는다는 점에 있어서 특히 특징적이다.The semiconductor device of this embodiment is particularly characterized in that it has a vapor discharge hole 9.
이처럼, 본 발명의 반도체장치가 다른 반도체장치나 배선기판상에 장착되어 전기적 접속을 위해서 리플로 납땜에 의해서 납땜될 때, 실링재(11)나 배선기판(1)내에 포함된 물이 가열에 의해서 증기화되지만, 상당한 팽창없이 수증기 배출구멍(9)을 통해서 배출된다. 그러므로, 약하게 접착된 반도체 펠릿(3)이 접촉면에서 반도체 펠릿 장착부(2)로부터 박리되기 시작하더라도, 그 박리의 진행을 정지시킬 수 있다.As described above, when the semiconductor device of the present invention is mounted on another semiconductor device or a wiring board and soldered by reflow soldering for electrical connection, the water contained in the sealing material 11 or the wiring board 1 vaporizes by heating. However, it is discharged through the steam discharge hole 9 without significant expansion. Therefore, even if the weakly bonded semiconductor pellets 3 start peeling from the semiconductor pellet mounting portion 2 at the contact surface, the progress of the peeling can be stopped.
이처럼, 제 4도(B)를 참조하여 설명된 실링재(11)와 배선기판(1)사이의 접촉면박리(13)와, 제 4도(B)를 참조하여 상기에서 설명된 실링재(11)나 배선기판(1)의 응집파괴(14)와 같은 리플로 크랙의 발생이 방지될 수 있다.Thus, the contact surface peeling 13 between the sealing material 11 described above with reference to FIG. 4B and the wiring board 1, and the sealing material 11 described above with reference to FIG. 4B; The occurrence of reflow cracks such as the cohesive failure 14 of the wiring board 1 can be prevented.
더우기, 본 발명에 따른 반도체장치에 있어서, 보호막(10)은 또한 구리박과 함께 반도체 펠릿 장착부(2)의 외주로부터 제거되어서 베이스의 불규칙한 표면을 노출한다. 이것은 본 발명에 따른 반도체장치의 또 다른 특징적 형태이다. 구리박이 제거된 노출된 표면(6)은 반도체 펠릿(3)의 외주에 위치한다.Furthermore, in the semiconductor device according to the present invention, the protective film 10 is also removed from the outer circumference of the semiconductor pellet mounting portion 2 together with the copper foil to expose the irregular surface of the base. This is another characteristic form of the semiconductor device according to the present invention. The exposed surface 6 from which the copper foil has been removed is located on the outer circumference of the semiconductor pellet 3.
즉, 납땜이나 도금의 접착을 방지하는 보호막(10)은 납땜이나 도금이 필요한 부분에 대해서 처리의 초기단계에서부터 형성되지 않는다(제 3도참조). 그러나, 본 발명의 반도체장치에 있어서, 불규칙성을 갖는 베이스의 표면(6)이 또한 노출된다. 이처럼, 밀착접착이 실링재(11)와 배선기판(1)의 불규칙표면사이에 제공되어서, 박리가 실링재(11)와 배선기판(1)사이에 발생되는 것이 방지될 수 있다. 그러므로, 고도의 신뢰도와 긴 수명을 갖는 반도체장치가 제공될 수 있다.That is, the protective film 10 which prevents the adhesion of soldering or plating is not formed from the initial stage of the process for the portion requiring soldering or plating (see FIG. 3). However, in the semiconductor device of the present invention, the surface 6 of the base having irregularities is also exposed. As such, the close adhesion can be provided between the sealing material 11 and the irregular surface of the wiring board 1, so that peeling can be prevented from occurring between the sealing material 11 and the wiring board 1. Therefore, a semiconductor device having a high reliability and a long lifetime can be provided.
제 2도(A) 및 제 2도(B)는 본 발명에 따른 반도체장치의 변경된 실시예를 나타내며, 제 2도(A)는 배선기판의 평면도이며, 제 2도(B)는 제 2도(A)의 B-B선을 따라 절단된 반도체장치의 횡단면도이다.2 (A) and 2 (B) show a modified embodiment of the semiconductor device according to the present invention, FIG. 2 (A) is a plan view of a wiring board, and FIG. It is a cross-sectional view of the semiconductor device cut along the BB line of (A).
상기의 반도체장치에 있어서, 틀형 돌기(15)가 각 수증기 배출구멍(9)의 외주에 형성된다. 그 돌기(15)는 반도체 펠릿(3)을 반도체 펠릿 장착부(2)에 접착시키는 단계에서 접착제가 수증기 배출구멍(9)내로 들어가지 못하도록 한다. 이처럼, 반도체장치는 어떠한 문제점에 의해 방해받지 않으면서 순조롭게 제조될 수 있다.In the above semiconductor device, the frame-shaped protrusions 15 are formed on the outer circumference of each of the steam discharge holes 9. The protrusion 15 prevents the adhesive from entering the steam discharge hole 9 in the step of adhering the semiconductor pellet 3 to the semiconductor pellet mounting portion 2. As such, the semiconductor device can be manufactured smoothly without being disturbed by any problem.
실시예의 반도체장치는 돌기(15)가 새롭게 제공된다는 점을 제외하면, 제 1도에 설명된 반도체장치와 기본적으로는 동일하다.The semiconductor device of the embodiment is basically the same as the semiconductor device described in FIG. 1 except that the projection 15 is newly provided.
결과적으로, 본 발명의 제 1양태에 따른 장치는 수증기를 배출하기 위해서 배선기판상에 적어도 하나의 구멍을 제공하고, 구멍의 외주주위에 접착제의 진입을 방지하는 돌기가 형성된다. 그후, 리플로납땜 동안에 팽창하는 증기화된 물은 그 구멍을 통해서 외부로 배출될 수 있으므로, 팽창력에 의한 리플로 크랙의 발생은 방지될 수 있다. 또한, 반도체 펠릿이 반도체 펠릿을 장착하기 위한 부분에 접착되는 경우에 접착제가 그 구멍을 통해서 들어가게 되는 것은 방지될 수 있다. 이렇게 함으로써, 리플로 크랙의 문제점이 제거될 수 있고, 수증기 배출구멍은 처리시에 어떠한 문제점도 발생시키지 않으면서 형성될 수 있다.As a result, the apparatus according to the first aspect of the present invention provides at least one hole on the wiring board for discharging water vapor, and a projection is formed around the outer periphery of the hole to prevent the entry of the adhesive. Thereafter, the vaporized water expanding during reflow soldering can be discharged to the outside through the hole, so that the occurrence of reflow cracks due to the expansion force can be prevented. Further, when the semiconductor pellets are bonded to the portion for mounting the semiconductor pellets, the adhesive can be prevented from entering through the holes. By doing so, the problem of the reflow crack can be eliminated, and the steam discharge hole can be formed without causing any problem in processing.
본 발명의 제 2양태에 따라서, 땜납이나 도금의 접착을 방지하기 위한 보호막이 땜납이나 도금될 부분뿐 아니라 반도체 펠릿을 장착할 부분의 외주주위 부분에서도 제거되고, 상기 금속배선이 배선패턴과 접속되는 부분의 외주주위에 땜납 및/또는 도금이 필요한 부분의 전극을 끼워넣도록 한 반도체장치가 제공된다. 그때, 그위에 어떠한 배선막도 갖지 않는 외주부의 거친표면은 실링재와 직접적으로 접촉할 수 있게 된다. 이와같이, 강한 접착력이 실링재와 배선기판 사이에 제공될 수 있으며, 그로인해 리플로 크랙이 발생되는 것이 방지될 수 있다.According to the second aspect of the present invention, a protective film for preventing adhesion of solder or plating is removed not only in the portion to be soldered or plated, but also in the outer periphery of the portion to which the semiconductor pellets are to be mounted, and the metal wiring is connected to the wiring pattern. A semiconductor device is provided in which an electrode of a portion requiring solder and / or plating is sandwiched around an outer circumference of the portion. At that time, the rough surface of the outer circumferential portion that does not have any wiring film can be in direct contact with the sealing material. As such, a strong adhesive force can be provided between the sealing material and the wiring board, whereby reflow cracks can be prevented from occurring.
본 발명이 특정 실시예를 참조하여서 상세하게 설명되었을 지라도, 본 발명의 사상 및 범위에서 벗어나지 않는 다양한 수정 및 변경이 가능함은 그 기술분야에 기술을 가진자에게 명백하다.Although the invention has been described in detail with reference to specific embodiments, it will be apparent to those skilled in the art that various modifications and changes can be made without departing from the spirit and scope of the invention.
제 1도(A)는 본 발명의 따른 반도체장치의 일실시예를 나타내는 평면도이다.1A is a plan view showing an embodiment of a semiconductor device according to the present invention.
제 1도(B)는 제 1도(A)의 B-B선을 따라 절단된 반도체장치의 횡단면도이다.FIG. 1B is a cross-sectional view of the semiconductor device cut along the line B-B in FIG. 1A.
제 2도(A)는 본 발명에 따른 반도체장치의 제 2실시예를 나타내는 평면도이다.2A is a plan view showing a second embodiment of a semiconductor device according to the present invention.
제 2도(B)는 제 2도(A)의 B-B선을 따라 절단된 반도체장치의 횡단면도이다.FIG. 2B is a cross-sectional view of the semiconductor device cut along the line B-B in FIG. 2A.
제 3도는 종래유형의 반도체장치의 횡단면도이다.3 is a cross sectional view of a conventional type of semiconductor device.
제 4도(A)는 제 3도에 설명된 종래 유형의 반도체장치에서 발생된 문제점의 한 형태를 나타내는 횡단면도이다.FIG. 4A is a cross sectional view showing one form of a problem which arises in the conventional type of semiconductor device described in FIG.
제 4도(B)는 제 3도에 설명된 종래 유형의 반도체장치에서 발생된 문제점의 다른 형태를 나타내는 횡단면도이다.FIG. 4B is a cross-sectional view showing another form of the problem which arises in the conventional type of semiconductor device described in FIG.
* 도면의 주요부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings
1. 배선기판 2. 반도체 펠릿(pellet) 장착부1. Wiring board 2. Semiconductor pellet mounting part
3. 반도체 펠릿 4. 접착제3. Semiconductor Pellets 4. Adhesive
5. 전극 7. 전극5. Electrode 7. Electrode
8. 금선 9. 수증기 배출구멍8. Gold wire 9. Steam outlet hole
10. 보호막 11. 실링(sealing)재10. Shield 11. Sealing material
12. 접촉면 13. 접촉면박리12. Contact surface 13. Contact surface peeling
14. 응집파괴 15. 틀형 돌기14. Cohesive fracture 15. Frame protrusion
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047357A KR100491494B1 (en) | 1994-12-09 | 1995-12-07 | Semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94-331917 | 1994-12-09 | ||
| KR1019950047357A KR100491494B1 (en) | 1994-12-09 | 1995-12-07 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100491494B1 true KR100491494B1 (en) | 2005-08-25 |
Family
ID=43669717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047357A Expired - Fee Related KR100491494B1 (en) | 1994-12-09 | 1995-12-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100491494B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101211167B1 (en) | 2012-05-17 | 2012-12-11 | (주)드림텍 | Printed circuit board having the residual flux discharging portion and surface mounting package |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993001619A1 (en) * | 1991-07-08 | 1993-01-21 | Motorola, Inc. | Moisture relief for chip carriers |
-
1995
- 1995-12-07 KR KR1019950047357A patent/KR100491494B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993001619A1 (en) * | 1991-07-08 | 1993-01-21 | Motorola, Inc. | Moisture relief for chip carriers |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101211167B1 (en) | 2012-05-17 | 2012-12-11 | (주)드림텍 | Printed circuit board having the residual flux discharging portion and surface mounting package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917234A (en) | Semiconductor device | |
| KR100522620B1 (en) | Semiconductor device | |
| JPH11186294A (en) | Semiconductor package and manufacture thereof | |
| KR100304754B1 (en) | Semiconductor package with heat sink in sealing resin part and manufacturing method | |
| US6192579B1 (en) | Tape carrier and manufacturing method therefor | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| KR100491494B1 (en) | Semiconductor device | |
| US6504239B1 (en) | Semiconductor device having dummy pattern that relieves stress | |
| JP4226839B2 (en) | Method for removing uncontrolled voids in a sheet adhesive layer | |
| JPH0342860A (en) | Flexible printed wiring board | |
| JP2000124363A (en) | Semiconductor package | |
| JPH08222828A (en) | Printed wiring board and manufacture thereof | |
| JPH08316360A (en) | Ic mounting structure | |
| JPS63244631A (en) | Manufacture of hybrid integrated circuit device | |
| JPH0653383A (en) | Manufacture of substrate for mounting semiconductor element | |
| JP3382516B2 (en) | Semiconductor package | |
| JPH0917913A (en) | Electronic circuit device | |
| JPH0513655A (en) | Lead frame and manufacturing method thereof | |
| JPH08167676A (en) | Semiconductor device | |
| JP3921897B2 (en) | Manufacturing method of wiring tape for BGA | |
| JP3277830B2 (en) | How to assemble electronic components | |
| JP2909223B2 (en) | Plating method of conductor pattern of printed wiring board | |
| KR100881336B1 (en) | Film substrate for semiconductor package and manufacturing method thereof | |
| JPH04186731A (en) | Circuit board with terminal for mounting circuit parts and manufacture thereof | |
| JPH11330301A (en) | Semiconductor device, mounting structure thereof, wiring resin substrate and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951207 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| AMND | Amendment | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20001123 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19951207 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20020731 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20030327 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20020731 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20030425 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20030327 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20050228 Appeal identifier: 2003101001622 Request date: 20030425 |
|
| AMND | Amendment | ||
| PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20030522 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20030425 Patent event code: PB09011R01I Comment text: Amendment to Specification, etc. Patent event date: 20020924 Patent event code: PB09011R02I Comment text: Amendment to Specification, etc. Patent event date: 20001123 Patent event code: PB09011R02I |
|
| B601 | Maintenance of original decision after re-examination before a trial | ||
| PB0601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030425 Effective date: 20050228 |
|
| PJ1301 | Trial decision |
Patent event code: PJ13011S01D Patent event date: 20050228 Comment text: Trial Decision on Objection to Decision on Refusal Appeal kind category: Appeal against decision to decline refusal Request date: 20030425 Decision date: 20050228 Appeal identifier: 2003101001622 |
|
| PS0901 | Examination by remand of revocation | ||
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| PS0701 | Decision of registration after remand of revocation |
Patent event date: 20050316 Patent event code: PS07012S01D Comment text: Decision to Grant Registration Patent event date: 20050309 Patent event code: PS07011S01I Comment text: Notice of Trial Decision (Remand of Revocation) |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050517 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050518 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20090410 |