KR100489833B1 - 수정발진기 - Google Patents

Abstract

본 발명은 수정발진기에 관한 것으로, 수정편과 IC칩을 갖는 수정발진기에 있어서, 상기 수정편이 내장되는 수정편조립체; 상기 IC칩이 내장되는 캐비티를 형성하도록 복수개의 세라믹층이 적층되고, 상기 수정편조립체가 상부부품으로 올려지는 칩조립체;를 포함하고, 상기 칩조립체의 캐비티는 수정편조립체의 외부단자와 전기적으로 연결되는 연결단자를 갖는 한쌍의 외벽과 서로 마주하는 외벽사이에 양단이 개구되도록 형성되는 함물부에 의해서 구비되고, 양단이 개구된 함몰부내에는 상기 IC칩을 보호하도록 몰딩재가 채워지는 몰드부가 형성된다.

본 발명에 의하면, IC칩이 내장되는 칩조립체의 외벽중 일부를 캐비티내에 충진되는 몰딩재로서 대체하여 부품의 소형화를 도모하며, 부품의 소형화에 관계없이 IC칩이 구비되는 공간을 충분히 확보할 수 있는 효과가 얻어진다.

Description

수정발진기{A CRYSTAL OSCILLATOR}

본 발명은 수정발진기에 관한 것으로, 보다 상세히는 IC칩이 내장되는 칩조립체의 외벽중 일부를 캐비티내에 충진되는 몰딩재로서 대체하여 부품의 소형화를 도모하며, 부품의 소형화에 관계없이 IC칩이 구비되는 공간을 충분히 확보할 수 있는 수정발진기에 관한 것이다.

일반적으로 수정발진기는 압전현상을 이용하여 수정을 발진하기 위한 IC칩, 디스크리트(discrete)부품을 포함하여 발진주파수를 발생시키는 장치이다.

이러한 수정발진기는 안정된 주파수를 얻을 수 있어 컴퓨터, 통신기기의 발진회로에 사용되어지며, 한단계 더 응용된 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO)등의 제품은 보다 세밀하게 주파수 조정을 가능하게 하며, 이와 같은 이유로 모든신호의 기준이 되는 핵심부품으로서 사용되기도 한다.

최근에 정보통신과 디지털기술의 발전으로 높은 주파수 영역에서 사용되고, 빠른 데이터 처리속도 및 새로운 재료, 부품 및 모듈, 기판에 대한 수요가의 요구가 커지고 있는 실정이며, 특히 이동통신 부품의 경우, 소형화, 다중밴드화, 고주파화 추세에 따라 수정발진기의 소형화, 고집적화 및 고주파화한 구조가 요구되고 있다.

이러한 수정발진기는 0.024CC(5.0mm(L)*3.2mm(W)*두께1.5mm(T))가 주류를 이루고 있으나, 부품의 소형화가 가속됨에 따라 길이, 폭 및 두께가 짧고, 좁아지며, 얇아진 0.008CC(3.2mm(L)*2.5mm(W)*1.0mm(T)) 및 0.005CC(2.5mm(L)*2.0mm(W)*1.0mm(T))제품이 주류를 이룰 것이다. 이를 위해서 수정발진기부품의 소형화 및 제조공법의 혁신, 경박단소화가 실현되어야 하는 것이다.

도 1은 일반적인 수정발진기를 도시한 사시도로서, 종래 수정발진기(100)는 도시한 바와같이, 발진을 유발시키는 수정편을 포함하는 수정편조립체(110)와 발진회로를 포함하는 다양한 회로부와 메모리가 집적된 IC칩(I)을 포함하는 칩조립체(120)가 상하합형된 이중구조로 이루어짐에 따라 수정편조립체(110)를 구성하는 공정과 칩조립체(120)를 구성하는 공정을 별도의 조립라인에서 수행한 다음, 별도의 조립라인에서 이들을 합체하여 수정발진기(100)를 조립완성하였다.

상기 수정편조립체(110)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(111)과 상기 제 1세라믹층(111)의 테두리를 따라 적층되는 제 2세라믹층(112)으로 이루어진 세라믹기판(113)과, 그 내부에 배치되는 수정편및 상기 수정편이 배치되는 공간을 밀봉하는 덮개(115)로 구성된다.

또한, 상기 칩조립체(120)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(121)과 그 테두리를 따라 적층되는 제 2,3세라믹층(122)(123)으로 이루어진 세라믹기판(124)과, 상기 세라믹기판(124)의 외부측면에 형성되는 복수개의 입출력단자(128)및 상기 제 1세라믹층(121)상에 접착고정되는 IC칩(I)으로 구성된다.

이에 따라, 회로부가 집적된 IC칩(I)을 탑재하는 공정은 상기 제 1세라믹층(121)과 제 3세라믹층(123)의 상하적층시 내측으로 계단모양으로 돌출되는 제 2세라믹층(122)의 돌출부(122a)상에 복수개의 본딩패드(125)를 각각 형성하고, 상기 제 1세라믹층(121)의 상부면에 탑재된 IC칩(I)의 각 패드(126a)는 와이어(126)의 일단과 전기적으로 연결되고, 상기 와이어(126)의 타단은 상기 제 2세라믹층(122)의 본딩패드(125)와 전기적으로 연결된다.

상기한 구성을 갖는 종래 수정발진기(100)는 칩조립체(120)내에 IC칩(I)을 실장할 수 있도록 X,Y축으로 밀폐된 외벽에 의해서 캐비티(cavity)를 형성하게 되는데, 상기 캐비티를 구성하는 세라믹기판(124)의 외벽두께는 최소 0.3mm 이상 확보해야만 한다.

그러나, 수정발진기(100)의 소형화 설계시 상기 IC칩(I)의 크기도 수정발진기(100)의 소형화비율에 맞추어 상대적으로 축소해야만 하는데, 다양한 회로및 기억부가 집적된 IC칩(I)을 소형화하는데 한계가 있고, 무리한 소형화시 IC칩(I)의 기능이 저하되는 문제점을 초래하였다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 제안된 것으로서, 그 목적은 IC칩이 내장되는 캐비티를 구성하는 외벽중 일부를 캐비티내에 몰딩재가 채워지는 몰드부로서 대체하여 소형화설계에 맞추어 IC칩의 크기를 무리하게 축소하지 않으면서 제품을 소형화할 수 있는 수정발진기를 제공하고자 한다.

상기와 같은 목적을 달성하기 위한 기술적인 구성으로써, 본 발명은,

수정편과 IC칩을 갖는 수정발진기에 있어서,

상기 수정편이 내장되는 수정편조립체;

상기 IC칩이 내장되는 캐비티를 형성하도록 복수개의 세라믹층이 적층되고, 상기 수정편조립체가 상부부품으로 올려지는 칩조립체;를 포함하고,

상기 칩조립체의 캐비티는 수정편조립체의 외부단자와 전기적으로 연결되는 연결단자를 갖추어 서로 마주하는 한쌍의 외벽과, 이들사이에 좌우양단이 개구되도록 형성되는 함몰부에 의해서 구비되고, 좌우양단이 개구된 함몰부내에는 상기 IC칩을 보호하도록 몰딩재가 채워지는 몰드부가 형성됨을 특징으로 하는 수정발진기를 마련함에 의한다.

바람직하게는 상기 IC칩은 상기 캐비티의 바닥면에 플립칩 본딩연결된다.

바람직하게는 상기 IC칩은 상기 몰드부와 대체로 동일한 폭, 크기로 구비된다.

바람직하게는 상기 몰드부는 상기 칩조립체의 외부면과 동일한 수직선상에 좌우양측면이 배치된다.

바람직하게는 상기 몰드부는 상기 외벽의 상부면과 동일한 높이로 형성된다.

바람직하게는 상기 외벽의 각 외부면에는 적어도 하나이상의 입출력단자가 형성된다.

이하, 본 발명에 대하여 보다 상세히 설명한다.

도 2는 본 발명에 따른 수정발진기의 칩조립체를 상부에 바라본 평면도이고, 도 3은 본 발명에 따른 수정발진기의 칩조립체를 하부에서 바라본 배면도이며, 도 4는 본 발명에 따른 수정발진기의 사시도이다.

본 발명의 수정발진기(1)는 도 2 내지 4에 도시한 바와같이, IC칩(I)이 내장되는 캐비티(20a)를 형성하는 외벽중 일부를 제거하고, 이를 몰딩재로서 대체하여 부품의 소형화설계에 맞추어 IC칩의 부피를 줄이지 않으면서 부품의 소형화를 도모할 수 있는 것으로서, 이러한 수정발진기(1)는 수정편조립체(10), 칩조립체(20), 함몰부(25)로 구성된다.

그리고, 본 발명에 의해 구성되는 수정발진기(1)의 구조는 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO)등에 선택적으로 적용가능한 것으로 이해되어야 한다.

즉, 상기 수정편조립체(10)는 장방형 판플레이트상의 수정편이 내부공간에 탑재되도록 일정크기의 오목한 내부공간을 갖는 세라믹기판(13)과 그 상부를 덮는 덮개(14)로 구성된다.

상기 세라믹기판(13)은 회로패턴이 상부면이 인쇄된 제 1세라믹층(11)과, 그 외측 테두리를 따라 상하적층되어 오목한 내부공간을 형성하는 사각틀형상의 제 2세라믹층(12)으로 구성되며, 상기 덮개(14)는 수정편이 수용되는 내부공간을 외부와 완전히 차단하도록 상기 세라믹기판(13)의 상부면에 접합된다.

그리고, 상기 칩조립체(20)는 다양한 회로부및 기억부가 집적된 IC칩(I)이 탑재되도록 일정크기의 오목한 캐비티(20a)를 갖는 세라믹기판(24)으로 구성되는바, 상기 세라믹기판(24)은 상부면에 회로패턴(22a)이 인쇄된 사각판상의 제 1세라믹층(21)(22)과, 상기 제 1세라믹층(21)(22)의 사변중 서로 마주하는 변의 외측테두리를 따라 상하적층되어 서로 마주하는 외벽(23a)(23b)을 형성하는 제 2세라믹층(23)으로 구성된다.

여기서, 상기 서로 마주하는 외벽(23a)(23b)의 상부면에는 상기 수정편조립체(10)의 하부면에 구비되는 외부단자와 전기적으로 연결되는 연결단자(27)가 복수개 형성되며, 상기 연결단자(27)는 상기 제1세라믹층(22)의 상부면에 형성된 패턴회로(22a)와 연결된다.

또한, 상기 칩조립체(20)의 캐비티(20a)는 서로 마주하는 외벽사이에 양단이 개구되도록 형성되는 함물부(25)에 의해서 구비되는바, 좌우양단이 외측으로 개구된 함몰부(25)내에는 상기 제 1세라믹층(22)상에 실장되는 IC칩(I)을 보호하도록 에폭시와 같은 몰딩재가 채워지는 몰드부(26)를 형성한다.

여기서, 상기 IC칩(I)은 상기 제 2세라믹층(22)에 형성되는 패턴회로(22a)의 각 단자전극마다 단자패드를 형성하고, 상기 단자패드에 올려지는 금속범프(22b)와 IC칩(I)의 하부면에 형성된 패드를 서로 접촉시킨 상태에서 상기 IC칩(I)을 일정세기의 가압력으로서 직하부로 가압하고, 300℃내외의 열원과 2W 이내로 230msec 동안 초음파와 열을 이용하여 상기 금속범프(22a)를 경화시키는 플립칩본딩방식으로상기 제 1세라믹층(22)의 상부면에 탑재할 수 있는 것이다. 또는 상기 캐비티(20a)를 구성하는 외벽(23a)(23b)의 내부면에 단차형 돌출부를 형성하고, 그 상부면에 형성되는 복수개의 본딩패드에 일단이 와이어의 타단을 상기 IC칩(I)의 상부면에 형성되는 단자패드와 연결하는 와이어본딩방식으로 구성하여도 좋다.

그리고, 상기 칩조립체(20)의 캐비티(20a)에 실장되는 IC칩(I)의 좌우양단은 외벽이 형성되지 않는 함몰부(25)의 좌우양단근방까지 연장되는 크기를 갖추어 상기 몰딩재가 충진되는 몰드부(26)와 대체로 동일한 폭, 크기로 구비될 수 있다.

또한, 상기 몰드부(26)는 상기 칩조립체(20)의 외측으로 돌출되지 않도록 외부면과 동일한 수직선상에 좌우양측면이 배치되는 것이 바람직하다.

그리고, 상기 캐비티(20a)에 몰딩재를 채워 형성되는 몰드부(26)는 상기 외벽(23a)(23b)의 상부면과 동일한 높이까지 형성되어 상기 캐비티(20a)내에 실장되는 IC칩(I)이 외부로 노출되지 않도록 한다.

한편, 상기 캐비티(20a)를 구성하는 외벽(23a)(23b)의 각 외부면에는 적어도 하나이상의 입출력단자(28)를 형성할 수 있도록 단자요홈을 형성하여 이에 상기 패턴회로와 전기적으로 연결되는 도전성 전극을 도포하며, 상기 입출력단자(28)는 각각 데이터입출력용 단자(DIO), 칩셀렉용 단자(CS), 유틸용 단자(UTIL)및 클럭신호용 단자(SCLK)이다.

또한, 상기 칩조립체(20)를 구성하는 최하층 제 1세라믹층(21)의 하부면에는 조립완성된 수정발진기(1)를 메인보드(미도시)상에 인쇄된 패턴회로의 단자전극에 올려져 탑재될 수 있도록 복수개의 외부단자(21a)를 형성한다.

상기한 구성을 갖는 수정발진기(1)는 수정편이 내장되는 수정편조립체(10)를 상부부품으로 하고, IC칩(I)이 내장되는 칩조립체(20)를 하부부품으로 하여 상하적층조립되며, 상기 수정편조립체(10)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(11)의 사면 테두리를 따라 적층되는 제 2세라믹층(12)으로서 상기 수정편이 배치되는 내부공간을 갖는 세라믹기판(13)을 형성하고, 그 상부는 덮개(14)로서 밀봉처리된다.

그리고, 상기 칩조립체(10)를 제조하는 공정은 도 5(a)(b)에 도시한 바와같이, 상부면에 패턴회로(22a)가 인쇄되고, 하부면에 외부단자(21a)가 형성된 제 1세라믹층(21)(22)을 구성하는 첫번재, 두번째 세라믹시트(G1)(G2)를 상하 적층한 다음, 서로 마주하는 외벽을 구성할 수 있도록 폭이 좁고 길이가 길게 형성된 복수개의 세번째 세라믹시트(G3)를 상기 두번째 세라믹시트(G2)상에서 수평방향으로 일정간격을 두고 적층한 다음, 접합하여 매트릭스로 배치되는 복수개의 칩조립체(20)를 절단할 수 있도록 패키지시트(G)를 형성한다.

이러한 경우, 인접하는 세번째 세라믹시트(G3)사이에는 도면상 수평방향으로 개구되고, 일정깊이로 함물되는 통로(30)가 형성되며, 상기 통로(30)의 각 바닥면에는 일정간격을 두고 IC칩(I)을 각각 탑재한다.

이어서, 상기 IC칩(I)이 탑재된 통로(30)는 에폭시와 같은 몰딩재로서 채워져 몰딩하고, 채워진 몰딩재가 일정시간 경과하여 굳어지면, 레이저 또는 브레이드를 이용하여 하나의 칩조립체(20)를 제조할 수 있도록 상기 패키지시트(G)상에 그려지는 세로,가로방향의 가상 절단선(S1)(S2)을 따라 절단하면, 하나의 패키지시트(G)를 이용하여 좌우양측의 외벽(23a)(23b)사이에 형성되는 함몰부(25)에 상기 IC칩(I)을 감싸는 몰드부(26)를 갖는 복수개의 칩조립체(20)를 동시에 제조할 수 있는 것이다.

또한, 상기 가상절단선(S1)(S2)을 따라 절단하는 절단작업전에, 상기 세번째 세라믹시트(G3)의 중심으로 지나는 가상절단선(S1)에는 일정간격을 두고 비아홀(미도시)을 관통형성하면, 상기 비아홀의 중심을 통과하는 가상절단선(S1)을 따라 절단되는 세번째 세라믹시트(G3)에는 입출력단자(28)를 형성할 수 있도록 요홈형 단자요홈이 형성되는 것이다.

이와 더불어, 상기 가상절단선(S1)을 따라 절단되는 세번째 세라믹시트(G3)의 상부면에는 수정편조립체(10)의 하부면에 형성된 외부단자와의 대응되는 연결단자(27)가 형성된다.

따라서, 상기와 같이 제조된 수정편조립체(10)와 칩조립체(20)는 상기 수정편조립체(10)를 상부부품으로 하고, 상기 칩조립체(20)를 하부부품으로 하여 상기 수정편조립체(10)의 하부면에 형성된 외부단자와 상기 칩조립체(20)의 상부면에 형성된 연결단자(27)를 연결하여 수정발진기(1)를 제조완성한다.

상술한 바와같은 본 발명에 의하면, IC칩이 내장되는 캐비티를 서로 마주하는 외벽과 이들사이에 좌우양측으로 개구되는 함몰부로서 형성하고, 함몰부에 탑재되는 IC칩을 외부환경으로부터 보호할 수 있도록 몰딩재를 충진하여 몰딩부를 형성함으로서 IC칩이 내장되는 캐비티를 구성하는 외벽중 일부를 몰딩부로 대체할 수 있기 때문에 소형화설계에 맞추어 IC칩의 크기를 무리하게 축소하지 않으면서 제품을 소형화할 수 있는 효과가 얻어진다.

본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.

도 1은 일반적인 수정발진기의 사시도이다.

도 2는 본 발명에 따른 수정발진기의 칩조립체를 상부에 바라본 평면도이다.

도 3은 본 발명에 따른 수정발진기의 칩조립체를 하부에서 바라본 배면도이다.

도 4는 본 발명에 따른 수정발진기의 사시도이다.

도 5(a)(b)는 본 발명에 따른 수정발진기의 제조시 사용되는 패키지시트를 도시한 평면도와 측면도이다.

* 도면의 주요부분에 대한 부호의 설명 *

10 ...... 수정편조립체 11,12 ... 제 1,2세라믹층

13 ...... 세라믹기판 20 ...... 칩조립체

20a ..... 캐비티 21,22,23 ... 제 1,2세라믹층

24 ...... 세라믹기판 25 ...... 함몰부

26 ...... 몰드부 27 ...... 연결단자

G1,G2,G3 ... 세라믹시트 I ....... IC칩

Claims (6)

1. 수정편과 IC칩을 갖는 수정발진기에 있어서,

   상기 수정편이 내장되는 수정편조립체;

   상기 IC칩이 내장되는 캐비티를 형성하도록 복수개의 세라믹층이 적층되고, 상기 수정편조립체가 상부부품으로 올려지는 칩조립체;를 포함하고,

   상기 칩조립체의 캐비티는 수정편조립체의 외부단자와 전기적으로 연결되는 연결단자를 갖추어 서로 마주하는 한쌍의 외벽과, 이들사이에 좌우양단이 개구되도록 형성되는 함몰부에 의해서 구비되고, 좌우양단이 개구된 함몰부내에는 상기 IC칩을 보호하도록 몰딩재가 채워지는 몰드부가 형성됨을 특징으로 하는 수정발진기.
2. 제 1항에 있어서,

   상기 IC칩은 상기 캐비티의 바닥면에 플립칩 본딩연결됨을 특징으로 하는 수정발진기.
3. 제 1항에 있어서,

   상기 IC칩은 상기 몰드부와 대체로 동일한 폭, 크기로 구비됨을 특징으로 하는 수정발진기.
4. 제 1항에 있어서,

   상기 몰드부는 상기 칩조립체의 외부면과 동일한 수직선상에 좌우양측면이 배치됨을 특징으로 하는 수정발진기.
5. 제 1항에 있어서,

   상기 몰드부는 상기 외벽의 상부면과 동일한 높이로 형성됨을 특징으로 하는 수정발진기.
6. 제 1항에 있어서,

   상기 외벽의 각 외부면에는 적어도 하나이상의 입출력단자가 형성됨을 특징으로 하는 수정발진기.