[go: up one dir, main page]

KR100486347B1 - Insulated-gate bipolar transistor - Google Patents

Insulated-gate bipolar transistor Download PDF

Info

Publication number
KR100486347B1
KR100486347B1 KR1019970039653A KR19970039653A KR100486347B1 KR 100486347 B1 KR100486347 B1 KR 100486347B1 KR 1019970039653 A KR1019970039653 A KR 1019970039653A KR 19970039653 A KR19970039653 A KR 19970039653A KR 100486347 B1 KR100486347 B1 KR 100486347B1
Authority
KR
South Korea
Prior art keywords
emitter
region
emitter region
conductivity type
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970039653A
Other languages
Korean (ko)
Other versions
KR19990016923A (en
Inventor
석경욱
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019970039653A priority Critical patent/KR100486347B1/en
Publication of KR19990016923A publication Critical patent/KR19990016923A/en
Application granted granted Critical
Publication of KR100486347B1 publication Critical patent/KR100486347B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 절연 게이트 양극성 트랜지스터(IGBT)를 개시한다. 이는 제 1 도전형 반도체 기판, 상기 반도체 기판 상에 제 2 도전형으로 형성된 버퍼층, 상기 버퍼층 상에 제 2 도전형으로 형성된 에피층, 상기 에피층에 제 1 도전형으로 형성된 베이스 영역, 상기 베이스 영역 내에서 제 2 도전형이고 횡방향으로 소정 간격 이격되고 종방향으로 평행하게 형성된 제 1 에미터 영역들, 상기 베이스 영역 내에서 제 2 도전형이고 상기 제 1 에미터 영역들을 연결하는 제 2 에미터 영역, 상기 반도체 기판에 연결된 컬렉터 전극, 상기 제 1 에미터 영역들 사이의 베이스 영역 및 상기 제 2 에미터 영역을 단락시키는 에미터 전극, 상기 제 2 에미터 영역 주변에서는 그 두께가 일정하지 않고 상기 제 2 에미터 영역 주변을 제외한 부분에서는 그 두꼐가 일정한 게이트 산화막, 및 상기 게이트 산화막 상에 형성된 게이트 전극으로 이루어진다.The present invention discloses an insulated gate bipolar transistor (IGBT). This includes a first conductive semiconductor substrate, a buffer layer formed on the semiconductor substrate in a second conductivity type, an epi layer formed on the buffer layer in a second conductivity type, a base region formed on the epi layer in a first conductivity type, and the base region. First emitter regions within the second conductivity type and laterally spaced in the transverse direction and parallel to the longitudinal direction, second emitters within the base region and connecting the first emitter regions An emitter electrode shorting a region, a collector electrode connected to the semiconductor substrate, a base region between the first emitter regions, and the second emitter region, and a thickness of the emitter electrode is not constant around the second emitter region. In portions except the periphery of the second emitter region, the thickness is composed of a constant gate oxide film and a gate electrode formed on the gate oxide film. It is broken.

Description

절연 게이트 양극성 트랜지스터{Insulated-gate bipolar transistor}Insulated-gate bipolar transistor

본 발명은 전력용 트랜지스터에 관한 것으로, 특히 절연 게이트 양극성 트랜지스터(IGBT;Insulated-Gate Bipolar Transistor)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to power transistors, and more particularly to Insulated-Gate Bipolar Transistors (IGBTs).

절연 게이트 양극성 트랜지스터(IGBT)는 전력용 스위칭 소자로서 이상적인 스위칭 동작을 하기 위해서는 도통 손실과 스위칭 손실이 작아야하고 항복 전압이 원하는 값 이상이 되어야한다. 또한 큰 전류가 흐를 때 게이트 전압을 문턱 전압(threshold voltage) 이하로 낮추어 전류를 차단하는데, 이때 전류 차단이 되지 않고 스위치 양단, 즉 컬렉터 전극과 에미터 전극 사이의 전압이 작아지지 않아 계속해서 전류가 흐르게되고 그 결과 도통 손실이 발생하여 절연 게이트 양극성 트랜지스터(IGBT)의 온도가 상승하게 되고 그 결과 절연 게이트 양극성 트랜지스터(IGBT)가 고장나게 된다.Insulated Gate Bipolar Transistors (IGBTs) are power switching devices that require ideal conduction and switching losses and ideal breakdown voltages for desired switching operations. In addition, when the large current flows, the gate voltage is lowered below the threshold voltage to cut off the current.At this time, the current is not cut off and the voltage between the switch, that is, the voltage between the collector electrode and the emitter electrode does not become small, so the current continues to flow. As a result, conduction loss occurs, causing the temperature of the insulated gate bipolar transistor IGBT to rise, and as a result, the insulated gate bipolar transistor IGBT fails.

도 1은 종래 기술에 의한 절연 게이트 양극성 트랜지스터(IGBT)의 정상적인 동작 상태를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a normal operating state of an insulated gate bipolar transistor (IGBT) according to the prior art.

상기 도 1을 참조하면, 절연 게이트 양극성 트랜지스터(IGBT)는 제 1 도전형 반도체 기판(1), 상기 반도체 기판(1) 상에 제 2 도전형으로 형성된 버퍼층(3), 상기 버퍼층(3) 상에 제 2 도전형이고 상기 버퍼층(3)보다 작은 농도로 형성된 에피층(5), 상기 에피층(5)에 제 1 도전형 웰 구조로 형성된 베이스 영역(7), 및 상기 베이스 영역(7) 내에 제 2 도전형이고 서로 소정 간격으로 이격되어 형성된 에미터 영역(9)을 구비한다.Referring to FIG. 1, an insulated gate bipolar transistor (IGBT) is formed on a first conductive semiconductor substrate 1, a buffer layer 3 formed on the semiconductor substrate 1, and a second conductive type on the buffer layer 3. An epi layer 5 having a second conductivity type and having a concentration smaller than that of the buffer layer 3, a base region 7 formed with a first conductivity type well structure in the epi layer 5, and the base region 7. An emitter region 9 is formed within the second conductivity type and spaced apart from each other at predetermined intervals.

컬렉터 전극(17)은 상기 반도체 기판(1)에 연결되고 에미터 전극(15)은 상기 에미터 영역(9)들 사이의 베이스 영역(7)을 포함한 에미터 영역(9)의 가장자리와 단락된다.The collector electrode 17 is connected to the semiconductor substrate 1 and the emitter electrode 15 is shorted with the edge of the emitter region 9 including the base region 7 between the emitter regions 9. .

게이트 전극(11)은 게이트 산화막(10) 상에 형성되는데 특히 상기 에피층(5), 상기 에미터 영역(9)의 다른 가장자리, 및 상기 에미터 영역(9)의 다른 가장자리와 상기 에피층(5) 사이의 베이스 영역(7)에 해당되는 게이트 산화막(10) 상에 형성된다.The gate electrode 11 is formed on the gate oxide film 10, in particular the epi layer 5, the other edge of the emitter region 9, the other edge of the emitter region 9 and the epi layer ( It is formed on the gate oxide film 10 corresponding to the base region 7 between 5).

상기 제 1 도전형은 피(P)형이고 제 2 도전형은 앤(N)형으써, 상기 절연 게이트 양극성 트랜지스터(IGBT)는 상기 에미터 영역(9), 상기 베이스 영역(7), 및 상기 에피층(5)으로 이루어지는 앤피앤(NPN) 트랜지스터와 상기 베이스 영역(7), 상기 에피층(5)/버퍼층(3), 및 상기 반도체 기판(1)으로 이루어지는 피앤피(PNP) 트랜지스터가 결합된 구조이다.The first conductivity type is a P type and the second conductivity type is an N type, so that the insulated gate bipolar transistor IGBT includes the emitter region 9, the base region 7, and the An NPN transistor composed of an epitaxial layer 5 and a base region 7, an epitaxial layer 5 / buffer layer 3, and a PNP transistor composed of the semiconductor substrate 1 are combined. Structure.

상기와 같은 구조로 형성된 절연 게이트 양극성 트랜지스터(IGBT)의 동작 원리를 설명하면 다음과 같다.The operation principle of the insulated gate bipolar transistor (IGBT) formed as described above is as follows.

먼저 상기 절연 게이트 양극성 트랜지스터(IGBT)를 턴온하기 위해 상기 게이트 전극(11)에 음(negative)의 전압을 인가하고 상기 컬렉터 전극(17)에 양(positive)의 전압을 인가하는데, 그 결과 상기 게이트 전극(11) 하부에 해당하는 베이스 영역(7)에 채널(19)이 발생하여 상기 에미터 영역(9)의 전자(e)는 상기 채널(19)을 통해 상기 에피층(5)으로 흐르게 된다.First, a negative voltage is applied to the gate electrode 11 and a positive voltage is applied to the collector electrode 17 to turn on the insulated gate bipolar transistor IGBT. A channel 19 is generated in the base region 7 corresponding to the lower portion of the electrode 11 so that the electrons e of the emitter region 9 flow through the channel 19 to the epi layer 5. .

상기 채널(19)을 통해 상기 에피층(5)으로 흐르는 전자 전류는 상기 피앤피(PNP) 트랜지스터의 베이스 전류에 해당되므로 상기 피앤피 트랜지스터가 턴온되어 상기 반도체 기판(1)의 홀(h)이 상기 버퍼층(3), 에피층(5), 상기 채널(19) 하부, 및 상기 에미터 영역(9)의 하부를 따라 상기 에미터 전극(15)으로 흐르는 홀 전류가 발생한다.Since the electron current flowing through the channel 19 to the epi layer 5 corresponds to the base current of the PNP transistor, the PNP transistor is turned on so that the hole h of the semiconductor substrate 1 becomes the buffer layer. (3), a hole current flowing to the emitter electrode 15 along the epi layer 5, the lower portion of the channel 19, and the lower portion of the emitter region 9 is generated.

그 결과 상기 절연 게이트 양극성 트랜지스터(IGBT)는 턴온된 상태가 된다.As a result, the insulated gate bipolar transistor IGBT is turned on.

상기 절연 게이트 양극성 트랜지스터(IGBT)를 턴오프하기 위해서는 상기 게이트 전극(11)에 양(negative)의 전압을 인가하는데, 그 결과 상기 채널(19)이 발생하지 않아 상기와 같은 전자 전류 및 홀 전류가 발생하지 않으므로 상기 절연 게이트 양극성 트랜지스터(IGBT)는 턴오프된 상태가 된다.In order to turn off the insulated gate bipolar transistor IGBT, a negative voltage is applied to the gate electrode 11. As a result, the channel 19 does not occur so that the electron current and the hall current Since it does not occur, the insulated gate bipolar transistor IGBT is turned off.

따라서 상기 절연 게이트 양극성 트랜지스터(IGBT)는 상기 게이트 전극(11)에 공급하는 전압의 극성을 변화시켜 턴 온/오프를 제어할 수 있으므로 정상적인 동작이 이루어진다.Therefore, since the insulated gate bipolar transistor IGBT can control the turn on / off by changing the polarity of the voltage supplied to the gate electrode 11, normal operation is performed.

도 2은 종래 기술에 의한 절연 게이트 양극성 트랜지스터(IGBT)의 비정상적인 동작 상태를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating an abnormal operating state of an insulated gate bipolar transistor (IGBT) according to the related art.

상기 도 2를 참조하면, 에미터 영역(9) 하부에서 상기 에미터 전극(15)으로 흐르는 홀 전류 패쓰(path)에는 저항(도시하지 않음) 성분이 존재하는데, 이는 홀 전류가 점점 커져서 상기 저항에 상기 에미터 영역(9)과 베이스 영역(7)간의 문턱 전압(threshold voltage)보다 큰 전압이 유기되어 상기 에미터 영역(9)의 전자(e)가 채널(19)을 통하지 않고 바로 상기 베이스 영역(7)을 통해 상기 에피층(5)으로 흐르게 됨으로써 상기 에피층(5)으로 흐르는 전자 전류가 더욱더 커지고 이에따라 상기 베이스 영역(7), 상기 에피층(5)/버퍼층(3), 및 상기 반도체 기판(1)으로 이루어지는 피앤피(PNP) 트랜지스터의 홀 전류도 증가하게 된다.Referring to FIG. 2, a resistance (not shown) component is present in a hole current path flowing from the emitter region 9 to the emitter electrode 15, which increases as the hole current increases. A voltage greater than a threshold voltage between the emitter region 9 and the base region 7 is induced so that electrons e of the emitter region 9 do not pass through the channel 19 directly to the base. By flowing through the region 7 to the epi layer 5, the electron current flowing to the epi layer 5 becomes larger, and thus the base region 7, the epi layer 5 / buffer layer 3, and the The hole current of the PNP transistor formed of the semiconductor substrate 1 also increases.

상기와 같은 상태에서는 상기 게이트 전극(13)에 공급하는 전압의 극성을 변화시키더라도 상기 에미터 영역(9) 하부에서 상기 베이스 영역(7)을 통해 상기 버퍼층(3)으로 흐르는 전자 전류는 제거되지 않으므로 상기 절연 게이트 양극성 트랜지스터(IGBT)는 턴오프되지 않는다.In this state, even if the polarity of the voltage supplied to the gate electrode 13 is changed, electron current flowing from the emitter region 9 to the buffer layer 3 through the base region 7 is not removed. Therefore, the insulated gate bipolar transistor IGBT is not turned off.

다시 말해서 상기 절연 게이트 양극성 트랜지스터(IGBT)는 상기 컬렉터 전극(17)과 에미터 전극(15) 사이의 전압이 작아지기 전에는 계속해서 전류가 흐르게되므로 도통 손실이 발생하고 온도가 상승하여 소자가 고장나게 된다.In other words, the insulation gate bipolar transistor (IGBT) continues to flow current until the voltage between the collector electrode 17 and the emitter electrode 15 decreases, so that conduction loss occurs and the temperature rises, causing the device to fail. do.

따라서 상기와 같은 문제점을 해결하기 위해서는 상기 에미터 영역(9)의 전위와 상기 에미터 영역(9) 하부에 해당하는 베이스 영역(7)의 전위 차이를 상기 에미터 영역(9)과 상기 베이스 영역(7)과의 문턱 전압보다 작게 해야하는데, 그 방법으로는 상기 에미터 영역(9)의 저항을 크게하여 상기 에미터 영역(9)의 전위를 증가시킨다.Therefore, in order to solve the above problem, the difference between the potential of the emitter region 9 and the base region 7 corresponding to the lower portion of the emitter region 9 is determined by the emitter region 9 and the base region. It should be smaller than the threshold voltage with (7), in which the resistance of the emitter region 9 is increased to increase the potential of the emitter region 9.

본 발명이 이루고자 하는 기술적 과제는, 채널을 통하지 않는 전자 전류가 발생하여 소자의 턴오프가 제어되지 않는 현상을 방지하기 위해 에미터 영역의 전위를 크게한 절연 게이트 양극성 트랜지스터(IGBT)를 제공하는데 있다.An object of the present invention is to provide an insulated gate bipolar transistor (IGBT) having a large potential in the emitter region in order to prevent a phenomenon in which the turn-off of the device is not controlled due to generation of an electron current through the channel. .

상기 과제를 이루기 위하여 본 발명은, 제 1 도전형 반도체 기판; 상기 반도체 기판 상에 형성된 제 2 도전형 버퍼층; 상기 버퍼층 상에 제 2 도전형으로 형성된 에피층; 상기 에피층에 제 1 도전형으로 형성된 베이스 영역; 상기 베이스 영역 내에서 제 2 도전형이고 횡방향으로 소정 간격 이격되고 종방향으로 평행하게 형성된 제 1 에미터 영역들; 상기 베이스 영역 내에서 제 2 도전형이고 상기 제 1 에미터 영역을 연결하는 제 2 에미터 영역; 상기 반도체 기판에 연결된 컬렉터 전극;In order to achieve the above object, the present invention, the first conductivity type semiconductor substrate; A second conductivity type buffer layer formed on the semiconductor substrate; An epitaxial layer formed on the buffer layer in a second conductivity type; A base region formed in the epi layer in a first conductivity type; First emitter regions of a second conductivity type in the base region and spaced apart in a transverse direction and parallel to the longitudinal direction; A second emitter region in the base region and of a second conductivity type and connecting said first emitter region; A collector electrode connected to the semiconductor substrate;

상기 제 1 에미터 영역들 사이의 베이스 영역 및 상기 제 2 에미터 영역을 단락시키는 에미터 전극; 상기 제 2 에미터 영역 주변에서는 그 두께가 일정하지 않고 상기 제 2 에미터 영역 주변을 제외한 부분에서는 그 두꼐가 일정한 게이트 산화막; 및 상기 게이트 산화막 상에 형성된 게이트 전극을 구비하는 것을 특징으로 하는 절연 게이트 양극성 트랜지스터(IGBT)를 제공한다.An emitter electrode shorting a base region between the first emitter regions and the second emitter region; A gate oxide film whose thickness is not constant around the second emitter region and whose thickness is constant except at the periphery of the second emitter region; And a gate electrode formed on the gate oxide film.

상기 제 2 에미터 영역 주변에서는, 상기 제 1 에미터 영역 상부의 게이트 산화막의 두께가 상기 베이스 영역 상부의 게이트 산화막의 두께보다 작은 것이 바람직하다.In the vicinity of the second emitter region, it is preferable that the thickness of the gate oxide layer on the first emitter region is smaller than the thickness of the gate oxide layer on the base region.

상기 제 2 에미터 영역 주변 이외의 부분에서는 상기 제 1 에미터 영역 상부의 게이트 산화막의 두께와 상기 베이스 영역 상부 및 상기 에피층 상부의 게이트 산화막의 두께가 동일한 것이 바람직하다.In portions other than the periphery of the second emitter region, it is preferable that the thickness of the gate oxide layer on the first emitter region and the thickness of the gate oxide layer on the base region and the epi layer is the same.

또한 상기 에피층은 상기 버퍼층 농도보다 작은 것이 바람직하다.In addition, the epi layer is preferably smaller than the buffer layer concentration.

따라서 본 발명에 의한 절연 게이트 양극성 트랜지스터(IGBT)는 게이트 산화막의 두께가 큰 부분에 근접한 에미터 영역이 저항으로서의 역할을 하므로 에미터 영역의 전위가 커지고 그 결과 에미터 영역의 전위와 에미터 영역 하부의 베이스 영역의 전위 차이가 작아지므로 채널을 통하지 않는 전자 전류가 발생하여 소자의 턴오프가 제어되지 않는 현상을 방지할 수 있다.Therefore, in the insulated gate bipolar transistor (IGBT) according to the present invention, the emitter region close to the large portion of the gate oxide film serves as a resistor, so that the potential of the emitter region is increased, and as a result, the potential of the emitter region and the lower portion of the emitter region Since the potential difference of the base region of the transistor becomes small, an electron current that does not pass through the channel is generated, thereby preventing the phenomenon in which the turn-off of the device is not controlled.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 절연 게이트 양극성 트랜지스터(IGBT)의 레이아웃도이다.3 is a layout diagram of an insulated gate bipolar transistor (IGBT) according to the present invention.

상기 도 3을 참조하면, 에미터 영역은 종방향으로 형성된 베이스 영역(57) 상에서 서로 이격되고 상기 베이스 영역(57)과 평행하게 종방향으로 형성된 제 1 에미터 영역(59)과, 상기 제 1 에미터 영역(59)을 횡방향으로 연결되도록 브릿지(bridge) 형태를 갖는 제 2 에미터 영역(60)으로 이루어진다.Referring to FIG. 3, the emitter regions are spaced apart from each other on the longitudinally formed base region 57 and are formed in the longitudinal direction in parallel with the base region 57 in the longitudinal direction. The emitter region 59 is formed of a second emitter region 60 having a bridge shape so as to be connected laterally.

다시 말해서, 에미터 영역은 제 1 에미터 영역(59)과 제 2 에미터 영역(60)이 H자형으로 연결된 구조이다.In other words, the emitter region has a structure in which the first emitter region 59 and the second emitter region 60 are connected in an H shape.

콘택홀(66)은 상기 제 1 에미터 영역(59) 사이에서 상기 제 1 에미터 영역(59)과 격리되어 상기 제 2 에미터 영역(60)을 지나면서 상기 제 1 에미터 영역(59)과 평행한데, 이는 에미터 전극을 형성하기 위한 것이다. 따라서 에미터 전극은 상기 베이스 영역(57)과 상기 제 2 에미터 영역(60)과 전기적으로 연결된다.The contact hole 66 is separated from the first emitter region 59 between the first emitter region 59 and passes through the second emitter region 60 to the first emitter region 59. Parallel to, to form the emitter electrode. Thus, the emitter electrode is electrically connected to the base region 57 and the second emitter region 60.

게이트 산화막(도시하지 않음)은 상기 제 1 에미터 영역(59), 제 2 에미터 영역(60), 베이스 영역(57), 및 에피층(55) 상부에 형성되고, 그 두께는 상기 제 2 에미터 영역(60) 주변(k)과 그 이외의 부분에서 다르게 형성된다.A gate oxide film (not shown) is formed on the first emitter region 59, the second emitter region 60, the base region 57, and the epi layer 55, and the thickness thereof is the second. The emitter region 60 is formed differently in the periphery k and other portions.

상기 제 2 에미터 영역(60) 주변(k)에서의 게이트 산화막의 두께는 그 이외의 부분의 게이트 산화막의 두께보다 크게 형성되어 있는데, 이는 상기 제 2 에미터 영역(60) 주변(k)에서의 문턱 전압을 크게하여 상기 제 1 및 제 2 에미터 영역(59, 60)의 전자(e)가 상기 제 2 에미터 영역(60) 주변(k)으로 흐르지 않고 화살표로 표시한 패쓰로 흐르게하기 위한 것이다.The thickness of the gate oxide in the periphery k of the second emitter region 60 is larger than the thickness of the gate oxide in other portions, which is in the periphery k of the second emitter region 60. To increase the threshold voltage of the electrons e of the first and second emitter regions 59 and 60 do not flow to the periphery k of the second emitter region 60 but to the path indicated by the arrow. It is for.

따라서 상기 제 1 에미터 영역(59)은 저항으로서의 역할만 하게되어 상기 전자 패쓰 만큼의 저항과 전자 전류가 곱하여진 제 1 전압이 나타난다.Accordingly, the first emitter region 59 serves only as a resistance, and thus a first voltage obtained by multiplying the resistance of the electronic path by the electron current is represented.

도 4는 상기 도 3의 레이아웃도의 4-4'에서 본 단면도이다.4 is a cross-sectional view taken from line 4-4 'of the layout diagram of FIG.

상기 도 4를 참조하면, 절연 게이트 양극성 트랜지스터(IGBT)는 제 1 도전형 반도체 기판(51), 상기 반도체 기판(51) 상에 제 2 도전형으로 형성된 버퍼층(53), 상기 버퍼층(53) 상에 제 2 도전형으로 형성된 에피층(55), 상기 에피층(55)에 제 1 도전형으로 형성된 베이스 영역(57), 및 상기 베이스 영역(57) 내에서 제 2 도전형이고 서로 소정 간격 이격되어 형성된 제 1 에미터 영역(59)을 구비한다.Referring to FIG. 4, an insulated gate bipolar transistor (IGBT) is formed on a first conductive semiconductor substrate 51, a buffer layer 53 formed on the semiconductor substrate 51, and a second conductive type on the buffer layer 53. An epitaxial layer 55 formed in the second conductive type, a base region 57 formed in the epitaxial layer 55 in the first conductivity type, and a second conductive type in the base region 57 and spaced apart from each other by a predetermined interval. And a first emitter region 59 formed thereon.

상기 제 1 도전형은 피(P)형이고 제 2 도전형은 앤(N)형으로써, 상기 절연 게이트 양극성 트랜지스터(IGBT)는 상기 에미터 영역(59), 상기 베이스 영역(57), 및 상기 에피층(55)으로 이루어지는 앤피앤(NPN) 트랜지스터와 상기 베이스 영역(57), 상기 에피층(55)/버퍼층(53), 및 상기 반도체 기판(51)으로 이루어지는 피앤피(PNP) 트랜지스터가 결합된 구조이다.The first conductivity type is a P type and the second conductivity type is an N type. The insulated gate bipolar transistor IGBT includes the emitter region 59, the base region 57, and the An NNP transistor formed of an epitaxial layer 55 and a PNP transistor formed of the base region 57, the epi layer 55 / buffer layer 53, and the semiconductor substrate 51 are coupled to each other. Structure.

상기 에피층(55)은 상기 버퍼층(53)의 농도보다 작다.The epi layer 55 is smaller than the concentration of the buffer layer 53.

에미터 전극(67)은 종래와 같이 제 1 에미터 영역(59)과 접촉되지 않고 상기 제 1 에미터 영역(59) 사이의 베이스 영역(57)과 전기적으로 연결되고, 컬렉터 전극(69)은 상기 반도체 기판(51)과 전기적으로 연결된다.The emitter electrode 67 is not in contact with the first emitter region 59 as is conventionally connected to the base region 57 between the first emitter region 59 and the collector electrode 69 is It is electrically connected to the semiconductor substrate 51.

게이트 산화막(61)은 종래와 같이 상기 제 1 에미터 영역(59), 베이스 영역(57), 및 에피층(55) 상부에 일정한 두께로 형성되어 게이트 전극(63)에 음(negative)의 전압을 인가하면 상기 게이트 전극(63) 하부에 해당하는 베이스 영역(57)에 채널(도시하지 않음)이 형성되어 상기 제 1 에미터 영역(59)의 전자는 상기 채널을 통해 에피층(55)으로 흐르게된다.The gate oxide layer 61 is formed to have a predetermined thickness on the first emitter region 59, the base region 57, and the epi layer 55 as in the related art, so that a negative voltage is applied to the gate electrode 63. Is applied, a channel (not shown) is formed in the base region 57 corresponding to the lower portion of the gate electrode 63, and electrons in the first emitter region 59 are transferred to the epi layer 55 through the channel. Will flow.

상기 게이트 전극(63)은 상기 게이트 산화막(61) 상에 형성되고 절연층(65)으로 둘러싸여 있다.The gate electrode 63 is formed on the gate oxide layer 61 and surrounded by the insulating layer 65.

도 5는 상기 도 3의 레이아웃도의 5-5'에서 본 단면도이다.FIG. 5 is a cross-sectional view taken from 5-5 'of the layout diagram of FIG.

상기 도 5를 참조하면, 절연 게이트 양극성 트랜지스터(IGBT)의 구성 요소중 제 1 및 제 2 에미터 영역(59,60), 게이트 산화막(61), 및 게이트 전극(63)을 제외하면 상기 도 4의 구조와 동일하다.Referring to FIG. 5, except for the first and second emitter regions 59 and 60, the gate oxide layer 61, and the gate electrode 63 of the components of the insulated gate bipolar transistor IGBT, FIG. 4. Same as the structure of

즉, 상기 제 1 및 제 2 에미터 영역(59, 60)은 상기 베이스 영역(57) 내에 형성되고 에미터 전극(67)과 전기적으로 연결된다.That is, the first and second emitter regions 59 and 60 are formed in the base region 57 and electrically connected to the emitter electrode 67.

상기 게이트 산화막(61)은 상기 제 1 및 제 2 에미터 영역(59, 60), 베이스 영역(57), 및 에피층(55) 상부에서 서로 다른 두께로 형성되어 있는데, 특히 상기 제 1 및 제 2 에미터 영역(59, 60) 상부에서의 게이트 산화막(61) 두께는 상기 베이스 영역(57) 상부에서의 게이트 산화막(61) 두께보다 작다.The gate oxide layer 61 is formed to have different thicknesses on the first and second emitter regions 59 and 60, the base region 57, and the epi layer 55. In particular, the gate oxide layer 61 may be formed. The thickness of the gate oxide layer 61 on the two emitter regions 59 and 60 is smaller than the thickness of the gate oxide layer 61 on the base region 57.

이는 게이트 전극(63)에 전압이 공급될 때 상기 제 1 및 제 2 에미터 영역(59, 60)과 상기 에피층(55) 사이의 베이스 영역(57)에 채널(도시하지 않음)이 형성되지 않도록 하여 상기 제 1 및 제 2 에미터 영역(59,60)의 전자가 상기 에피층(55)으로 흐르지 않게 하기 위한 것이다.This is because a channel (not shown) is not formed in the base region 57 between the first and second emitter regions 59 and 60 and the epi layer 55 when a voltage is supplied to the gate electrode 63. This is to prevent electrons in the first and second emitter regions 59 and 60 from flowing into the epitaxial layer 55.

그 결과 게이트 입력 커패시턴스(gate input capacitance)가 작아지는 효과가 있다.As a result, the gate input capacitance is reduced.

상기 도 3 내지 도 5를 참조하여 절연 게이트 양극성 트랜지스터(IGBT)의 동작 원리를 설명하면 다음과 같다.An operation principle of the insulated gate bipolar transistor IGBT will be described with reference to FIGS. 3 to 5 as follows.

먼저 상기 절연 게이트 양극성 트랜지스터(IGBT)를 턴온하기 위해 상기 게이트 전극(63)에 음(negative)의 전압을 인가하고 상기 컬렉터 전극(69)에 양(positive)의 전압을 인가하는데, 그 결과 상기 게이트 전극(63) 하부에 해당하는 베이스 영역(57)에 채널이 발생하고 상기 제 1 및 제 2 에미터 영역(59,60)의 전자(e)는 화살표로 표시한 패쓰를 따라 흐르게 된다.First, a negative voltage is applied to the gate electrode 63 and a positive voltage is applied to the collector electrode 69 to turn on the insulated gate bipolar transistor IGBT. A channel is generated in the base region 57 corresponding to the lower portion of the electrode 63, and electrons e of the first and second emitter regions 59 and 60 flow along a path indicated by an arrow.

따라서 상기 제 1 에미터 영역(59)에는 상기 제 1 에미터 영역(59)의 저항과 상기 전자 전류가 곱하여진 제 1 전압이 나타난다.Accordingly, a first voltage obtained by multiplying the resistance of the first emitter region 59 by the electron current appears in the first emitter region 59.

상기 에피층(55)으로 흐르는 전자 전류는 상기 피앤피(PNP) 트랜지스터의 베이스 전류에 해당되므로 상기 피앤피 트랜지스터가 턴온되어 상기 반도체 기판(51)의 홀(hole)이 상기 버퍼층(53), 에피층(55), 상기 채널 하부, 및 상기 에미터 영역(59)의 하부를 따라 상기 제 1 에미터 전극(59)으로 흐르는 홀 전류가 발생한다.Since the electron current flowing to the epi layer 55 corresponds to the base current of the PNP transistor, the PNP transistor is turned on so that the holes of the semiconductor substrate 51 are formed in the buffer layer 53 and the epi layer ( 55), a hole current flowing to the first emitter electrode 59 along the lower portion of the channel and the lower portion of the emitter region 59 is generated.

상기 제 1 에미터 영역(59) 하부에서 상기 에미터 전극(67)으로 흐르는 홀 전류 패쓰에는 저항(도시하지 않음) 성분이 존재하여 상기 제 1 에미터 영역(59) 하부에 상기 홀 전류와 상기 저항의 곱하여진 제 2 전압이 나타난다.A resistance (not shown) component exists in the hole current path flowing from the lower portion of the first emitter region 59 to the emitter electrode 67 so that the hole current and the lower portion of the first emitter region 59 are lower than the first emitter region 59. The multiplied second voltage of the resistance is shown.

따라서 상기 제 1 전압이 종래에 비해 증가됨으로써 상기 제 1 전압과 상기 제 2 전압의 차이가 작고, 그 결과 상기 제 1 에미터 영역(59)의 전자가 상기 게이트 전극(63) 하부의 베이스 영역(57)에 형성되는 채널을 통하지 않고 바로 상기 베이스 영역(57)으로 흐르는 현상은 나타나지 않는다.Therefore, since the first voltage is increased compared with the related art, the difference between the first voltage and the second voltage is small, and as a result, electrons in the first emitter region 59 are transferred to the base region under the gate electrode 63. The phenomenon that flows directly into the base region 57 without passing through the channel formed in the 57 does not appear.

본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to this, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.

이상, 설명된 바와 같이 본 발명에 의한 절연 게이트 양극성 트랜지스터(IGBT)는 게이트 산화막의 두께가 큰 부분에 근접한 에미터 영역이 저항으로서의 역할을 하므로 에미터 영역의 전위가 커지고 그 결과 에미터 영역의 전위와 에미터 영역 하부의 베이스 영역의 전위 차이가 작아지므로 채널을 통하지 않는 전자 전류가 발생하여 소자의 턴오프가 제어되지 않는 현상을 방지할 수 있다.As described above, in the insulated gate bipolar transistor (IGBT) according to the present invention, since the emitter region close to the large portion of the gate oxide film serves as a resistor, the potential of the emitter region is increased, and as a result, the potential of the emitter region is increased. Since the potential difference between the base region and the base region under the emitter region is small, it is possible to prevent the phenomenon in which the turn-off of the device is not controlled due to the generation of electron current through the channel.

도 1은 종래 기술에 의한 절연 게이트 양극성 트랜지스터(IGBT)의 정상적인 동작 상태를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a normal operating state of an insulated gate bipolar transistor (IGBT) according to the prior art.

도 2는 종래 기술에 의한 절연 게이트 양극성 트랜지스터(IGBT)의 비정상적인 동작 상태를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating an abnormal operating state of an insulated gate bipolar transistor (IGBT) according to the related art.

도 3은 본 발명에 의한 절연 게이트 양극성 트랜지스터(IGBT)의 레이아웃도이다.3 is a layout diagram of an insulated gate bipolar transistor (IGBT) according to the present invention.

도 4는 상기 도 3의 레이아웃도의 4-4'에서 본 단면도이다.4 is a cross-sectional view taken from line 4-4 'of the layout diagram of FIG.

도 5는 상기 도 3의 레이아웃도의 5-5'에서 본 단면도이다.FIG. 5 is a cross-sectional view taken from 5-5 'of the layout diagram of FIG.

Claims (4)

제 1 도전형 반도체 기판; A first conductivity type semiconductor substrate; 상기 반도체 기판 상에 제 2 도전형으로 형성된 버퍼층;A buffer layer formed on the semiconductor substrate in a second conductivity type; 상기 버퍼층 상에 제 2 도전형으로 형성된 에피층;An epitaxial layer formed on the buffer layer in a second conductivity type; 상기 에피층에 제 1 도전형으로 형성된 베이스 영역;A base region formed in the epi layer in a first conductivity type; 상기 베이스 영역 내에 형성되며, 상기 반도체 기판의 상면에서 볼 때, 횡방향으로 소정 간격 이격되고 종방향으로 평행하게 형성된 제 2 도전형의 제 1 에미터 영역들;First emitter regions of a second conductivity type formed in the base region and spaced apart from each other in a transverse direction and parallel in the longitudinal direction when viewed from an upper surface of the semiconductor substrate; 상기 베이스 영역 내에 형성되며, 상기 제 1 에미터 영역의 소정 부분을 연결하는 브릿지 형태를 갖는 제 2 도전형의 제 2 에미터 영역;A second emitter region of a second conductivity type formed in the base region and having a bridge shape connecting a predetermined portion of the first emitter region; 상기 반도체 기판에 연결된 컬렉터 전극;A collector electrode connected to the semiconductor substrate; 상기 제 1 에미터 영역들 사이의 베이스 영역 및 상기 제 2 에미터 영역을 단락시키는 에미터 전극;An emitter electrode shorting a base region between the first emitter regions and the second emitter region; 상기 제 2 에미터 영역 주변에서는 그 두께가 일정하지 않고 상기 제 2 에미터 영역 주변을 제외한 부분에서는 그 두께가 일정한 게이트 산화막; 및A gate oxide film whose thickness is not constant around the second emitter region and whose thickness is constant except at the periphery of the second emitter region; And 상기 게이트 산화막 상에 형성된 게이트 전극을 구비하는 것을 특징으로 하는 절연 게이트 양극성 트랜지스터(IGBT;Insulated-Gate Bipolar Transistor).Insulated-Gate Bipolar Transistor (IGBT), comprising: a gate electrode formed on the gate oxide layer. 제1항에 있어서, 상기 제 2 에미터 영역 주변에서는The method of claim 1, wherein around the second emitter region 상기 제 1 에미터 영역 상부의 게이트 산화막의 두께가 상기 베이스 영역 상부의 게이트 산화막의 두께보다 작은 것을 특징으로 하는 절연 게이트 양극성 트랜지스터(IGBT). Insulated gate bipolar transistor (IGBT), characterized in that the thickness of the gate oxide film over the first emitter region is smaller than the thickness of the gate oxide film over the base region. 제1항에 있어서, 상기 제 2 에미터 영역 주변 이외의 부분에서는The method of claim 1, wherein the portion other than around the second emitter region 상기 제 1 에미터 영역 상부의 게이트 산화막의 두께와 상기 베이스 영역 상부 및 상기 에피층 상부의 게이트 산화막의 두께가 동일한 것을 특징으로 하는 절연 게이트 양극성 트랜지스터(IGBT).Insulated gate bipolar transistor (IGBT), characterized in that the thickness of the gate oxide film over the first emitter region and the thickness of the gate oxide film over the base region and the epi layer. 제1항에 있어서, 상기 에피층은 The method of claim 1, wherein the epi layer is 상기 버퍼층 농도보다 작은 것을 특징으로 하는 절연 게이트 양극성 트랜지스터(IGBT).Insulated gate bipolar transistor (IGBT), characterized in that less than the buffer layer concentration.
KR1019970039653A 1997-08-20 1997-08-20 Insulated-gate bipolar transistor Expired - Lifetime KR100486347B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039653A KR100486347B1 (en) 1997-08-20 1997-08-20 Insulated-gate bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039653A KR100486347B1 (en) 1997-08-20 1997-08-20 Insulated-gate bipolar transistor

Publications (2)

Publication Number Publication Date
KR19990016923A KR19990016923A (en) 1999-03-15
KR100486347B1 true KR100486347B1 (en) 2006-04-21

Family

ID=37180679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039653A Expired - Lifetime KR100486347B1 (en) 1997-08-20 1997-08-20 Insulated-gate bipolar transistor

Country Status (1)

Country Link
KR (1) KR100486347B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290077A (en) * 1989-04-28 1990-11-29 Mitsubishi Electric Corp Insulated-gate type bipolar transistor
US5218220A (en) * 1991-11-12 1993-06-08 Harris Corporation Power fet having reduced threshold voltage
KR940022886A (en) * 1993-03-09 1994-10-21 기다오까 다까시 Gate-insulated semiconductor device and manufacturing method thereof
KR100194668B1 (en) * 1995-12-05 1999-07-01 윤종용 Insulated Gate Bipolar Transistors for Power

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290077A (en) * 1989-04-28 1990-11-29 Mitsubishi Electric Corp Insulated-gate type bipolar transistor
US5218220A (en) * 1991-11-12 1993-06-08 Harris Corporation Power fet having reduced threshold voltage
KR940022886A (en) * 1993-03-09 1994-10-21 기다오까 다까시 Gate-insulated semiconductor device and manufacturing method thereof
KR0165909B1 (en) * 1993-03-09 1998-12-15 기다오까 다까시 Gate insulated semiconductor device and manufacturing method thereof
KR100194668B1 (en) * 1995-12-05 1999-07-01 윤종용 Insulated Gate Bipolar Transistors for Power

Also Published As

Publication number Publication date
KR19990016923A (en) 1999-03-15

Similar Documents

Publication Publication Date Title
CN100349302C (en) Double-diffused MOSFET and semiconductor device
KR20010015835A (en) Semiconductor device
US10840364B2 (en) Semiconductor device
KR940002773B1 (en) Semiconductor device
JP2006120789A (en) Semiconductor device
KR100284746B1 (en) Power MOSFET with decresed body resistance under source region
US5294816A (en) Unit cell arrangement for emitter switched thyristor with base resistance control
JP2000228521A (en) Semiconductor device
JP2946750B2 (en) Semiconductor device
US7095079B2 (en) Injection enhanced gate transistor including second emitter in dummy region to prevent waveform vibration associated with negative gate capacitance
JPH07169868A (en) Circuit pattern having at least one bipolar power device and method of operating the same
US5608238A (en) Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same
US12362744B2 (en) Semiconductor device
JPS6094772A (en) Semiconductor element for power with main currentunit and emulation current unit
US6448587B1 (en) Circuit incorporated IGBT and power conversion device using the same
JP3123309B2 (en) Semiconductor device with sensor element
KR100486347B1 (en) Insulated-gate bipolar transistor
US5194927A (en) Semiconductor device
CN112447824B (en) Semiconductor device and semiconductor module
US5331194A (en) Bipolar static induction transistor
KR0163928B1 (en) Emitter switch thyristor
US11916137B2 (en) Semiconductor device
JP2746325B2 (en) Vertical conductivity type MOS-FET
KR100286059B1 (en) Power semiconductor switch integrated circuit
JP2700026B2 (en) Insulated gate bipolar conduction transistor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970820

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990414

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020803

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970820

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040826

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050421

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050422

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100412

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110404

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130322

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140325

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160421

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160421

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170329

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20180220

Termination category: Expiration of duration