[go: up one dir, main page]

KR100480611B1 - 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법 - Google Patents

기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR100480611B1
KR100480611B1 KR10-2002-0048129A KR20020048129A KR100480611B1 KR 100480611 B1 KR100480611 B1 KR 100480611B1 KR 20020048129 A KR20020048129 A KR 20020048129A KR 100480611 B1 KR100480611 B1 KR 100480611B1
Authority
KR
South Korea
Prior art keywords
organic silane
resist pattern
group
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0048129A
Other languages
English (en)
Other versions
KR20040015955A (ko
Inventor
이성호
우상균
채윤숙
김지수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0048129A priority Critical patent/KR100480611B1/ko
Priority to US10/375,102 priority patent/US7297466B2/en
Publication of KR20040015955A publication Critical patent/KR20040015955A/ko
Application granted granted Critical
Publication of KR100480611B1 publication Critical patent/KR100480611B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/1053—Imaging affecting physical property or radiation sensitive material, or producing nonplanar or printing surface - process, composition, or product: radiation sensitive composition or product or process of making binder containing
    • Y10S430/1055—Radiation sensitive composition or product or process of making
    • Y10S430/106—Binder containing
    • Y10S430/108—Polyolefin or halogen containing

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성 방법에 관하여 개시한다. 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서는 반도체 기판상에 유기 반사방지막을 형성한다. 상기 유기 반사방지막상에 히드록시기를 함유하는 감광성 폴리머를 포함하는 레지스트막을 형성한다. 상기 레지스트막을 노광 및 현상 처리하여 레지스트 패턴을 형성한다. 히드록시기와 반응할 수 있는 관능기를 1개 함유하는 제1 유기 실란 화합물과, 히드록시기와 반응할 수 있는 관능기를 2개 함유하는 제2 유기 실란 화합물로 이루어지는 기상(氣相)의 유기 실란 혼합물을 상기 레지스트 패턴에 공급하여 상기 레지스트 패턴의 노출된 표면으로부터 소정 두께 만큼 실릴화된 레지스트 패턴을 형성한다. 상기 실릴화된 레지스트 패턴을 열처리한다. 상기 열처리된 레지스트 패턴을 식각 마스크로 사용하여 상기 유기 반사방지막을 이방성 식각한다.

Description

기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성 방법 {Method for forming fine patterns of semiconductor device using vapor phase silylation}
본 발명은 리소그래피 공정을 이용하는 반도체 소자의 제조 방법에 관한 것으로, 특히 유기 반사방지막(anti-reflective coating)을 적용한 리소그래피 공정을 이용하는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
최근, 반도체 소자가 고집적화됨에 따라 칩 사이즈가 점차 축소되고 있으며, 미세 패턴 형성에 대한 요구도 높아지고 있다. 최근의 미세화 경향에 수반하여, 리소그래피 공정에 있어서 습식 현상 공정중 레지스트 패턴의 무너짐(collapse) 현상을 방지하기 위하여 레지스트막의 두께도 점차 낮추고 있다. 그러나, 레지스트막의 두께를 낮추면 건식 식각에 대한 내성이 불량해진다. 또한, 패턴 사이즈의 미세화에 따라 레지스트 패턴의 에지(edge) 프로파일이 거칠게 되는 LER(line edge roughness) 현상이 자주 나타는 문제가 있다.
종래 기술에 따른 반도체 소자의 패턴 형성 방법에서는 상기와 같은 문제를 해결하기 위하여 반사방지막 위에 실리콘 함유 레지스트막을 얇은 두께로 형성하는 BLR(bi-layer resist) 공정을 이용함으로써 레지스트막의 건식 식각에 대한 내성을 극복하고자 하였다. 그러나, BLR 공정에서는 하부 막질에 대한 접착 특성 및 현상액에 대한 가용성이 불량해져서 우수한 해상도를 얻기 어렵다.
상기와 같은 문제를 극복하기 위한 다른 종래 기술로서, BLR 공정을 이용하는 데 있어서 레지스트 패턴의 건식 식각에 대한 내성을 향상시키기 위하여 노광 및 현상 공정을 거쳐 얻어진 레지스트 패턴을 액상의 실리콘 함유 화합물로 코팅하여 실릴레이션시키는 기술이 제안되었다 (미합중국 특허 제5,234,793호). 이 방법에 의하면, 레지스트 패턴의 건식 식각에 대한 내성을 향상시킬 수 있으며, 이미 얻어진 레지스트 패턴 위에 실리콘 화합물을 코팅함으로써 트렌치 또는 콘택홀과 같은 홀 패턴을 형성하는 경우 패턴 사이즈를 축소시킬 수 있다는 이점이 있다. 그러나, 이 방법에 의하면 패턴의 다양한 사이즈 및 다양한 형태에 따라 실리콘 함유 화합물의 코팅량에 차이가 발생되어 바이어스(bias) 조정이 내우 어렵다. 또한, 이 방법은 무수물 구조를 포함하는 레지스트 재료를 사용하는 경우에만 적용 가능하며, 현재 상용화되어 있는 대부분의 KrF 및 ArF용 레지스트에는 적용할 수 없다. 그리고, 레지스트 패턴 위에 액상의 화합물을 코팅하는 공정은 고가의 공정 단가를 요구하며 공정에 소요되는 시간도 길어져서 매우 불리하다.
본 발명의 목적은 상기한 종래 기술에서의 문제점들을 해결하고자 하는 것으로, 고집적화된 반도체 소자에 필요한 미세 패턴을 형성하는 데 있어서 리소그래피 공정시 사용되는 레지스트막의 두께가 감소되어도 건식 식각에 대한 충분한 내성을 확보할 수 있고, 레지스트 패턴에서의 LER 현상을 개선할 수 있으며, 다양한 형상의 패턴 형성 및 다양한 종류의 레지스트 재료에 적용 가능한 반도체 소자의 미세 패턴 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 반도체 소자의 미세 패턴 형성 방법에서는 반도체 기판상에 유기 반사방지막을 형성한다. 상기 유기 반사방지막상에 히드록시기를 함유하는 감광성 폴리머를 포함하는 레지스트막을 형성한다. 상기 레지스트막을 노광 및 현상 처리하여 레지스트 패턴을 형성한다. 히드록시기와 반응할 수 있는 관능기를 1개 함유하는 제1 유기 실란 화합물과, 히드록시기와 반응할 수 있는 관능기를 2개 함유하는 제2 유기 실란 화합물로 이루어지는 기상(氣相)의 유기 실란 혼합물을 상기 레지스트 패턴에 공급하여 상기 레지스트 패턴의 노출된 표면으로부터 소정 두께 만큼 실릴화된 레지스트 패턴을 형성한다. 상기 실릴화된 레지스트 패턴을 열처리한다. 상기 열처리된 레지스트 패턴을 식각 마스크로 사용하여 상기 유기 반사방지막을 이방성 식각한다.
상기 유기 실란 혼합물중 상기 제1 유기 실란 화합물은 상기 유기 실란 혼합물의 총 중량을 기준으로 20 ∼ 90 중량%의 양으로 포함될 수 있다. 또한, 상기 유기 실란 혼합물중 상기 제2 유기 실란 화합물은 상기 유기 실란 혼합물의 총 중량을 기준으로 10 ∼ 80 중량%의 양으로 포함될 수 있다.
상기 제1 유기 실란 화합물 및 제2 유기 실란 화합물은 히드록시기와 반응할 수 있는 관능기로서 각각 아미노, 알킬아미노, 디알킬아미노, 알콕시, 알카노일옥시, 또는 비닐옥시기를 가진다. 또한, 상기 제1 유기 실란 화합물 및 제2 유기 실란 화합물은 1개 또는 2개의 실리콘 원자를 함유하며, 바람직하게는 1개의 실리콘 원자를 함유한다.
바람직하게는, 상기 제1 유기 실란 화합물은 트리메틸실릴디에틸아민 (trimetylsilyldiethylamine), 트리메틸실릴디메틸아민 (trimethylsilyldimethylamine), 디메틸실릴디에틸아민 (dimethylsilyldiethylamine), 디메틸실릴디메틸아민 (dimethylsilyldimethylamine), 테트라메틸디실라잔 (tetramethyldisilazane), 트리메틸메톡시실란 (trimethylmethoxysilane), 트리메틸에톡시실라잔 (trimethylethoxysilane), 트리메틸프로폭시실란 (trimethylpropoxysilane), 트리메틸아세톡시실란 (trimethylacetoxysilane), 디메틸메톡시실란 (dimethylmethoxysilane), 디메틸에톡시실란 (dimethylethoxysilane), 디메틸프로폭시실란 (dimethylpropoxysilane), 디메틸아세톡시실란 (dimethylactoxysilane), 트리메틸비닐옥시실란 (trimethylvinyloxysilane), 또는 디메틸비닐옥시실란 (dimethylvinyloxysilane)으로 이루어진다.
또한 바람직하게는, 상기 제2 유기 실란 화합물은 비스(디메틸아미노)디메틸실란 (bis(dimethylamino)dimethylsilane), 비스(디메틸아미노)디에틸실란 (bis(dimethylamino)diethylsilane), 비스(디메틸아미노)메틸에틸실란 (bis(dimethylamino)methylethylsilane), 비스(디메틸아미노)메틸실란 (bis(dimethylamino)methylsilane), 비스(디메틸아미노)에틸실란 (bis(dimethylamino)ethylsilane), 메틸디메틸아미노에톡시실란 (methyldimethylaminoethoxysilane), 메틸디에톡시실란 (methyldiethyoxysilane), 디메틸디메톡시실란 (dimethyldimethoxysilane), 디메틸디에톡시실란 (dimethyldiethoxysilane), 에틸디메톡시실란 (ethyldimethoxysilane), 에틸디에톡시실란 (ethyldiethoxysilane), 메틸트리메톡시실란 (methyltrimethoxysilane), 에틸트리메톡시실란 (ethyltrimethoxysilane), 디메틸디비닐옥시실란 (dimethyldivinyloxysilane), 메틸디비닐옥시실란 (methyldivinyloxysilane), 또는 에틸디비닐옥시실란 (ethyldivinyloxysilane)으로 이루어진다.
상기 감광성 폴리머는 p-히드록시스티렌, 불소 치환된 알킬 알콜, 또는 방향족 알콜 구조를 포함할 수 있다.
예를 들면, 상기 감광성 폴리머는 p-히드록시스티렌 모노머 유니트와 (메트)아크릴레이트 모노머 유니트와의 공중합체로 이루어질 수 있다. 이 경우, 상기 감광성 폴리머는 다음 구조를 포함할 수 있다.
식중, R1은 수소 원자 또는 메틸기이고, R2는 C4 ∼ C20의 탄화수소기이다. 바람직하게는, R2는 t-부틸, 2-메틸-2-노르보르닐, 2-메틸-2-이소보르닐, 8-메틸-8-트리시클로[5.2.1.02,6]데카닐, 2-메틸-2-아다만틸, 또는 1-아다만틸-1-메틸에틸기이다.
또한, 상기 감광성 폴리머는 보호기(protection group)로 치환된 폴리(p-히드록시스티렌)으로 이루어질 수도 있다. 이 경우, 상기 감광성 폴리머는 다음 구조를 포함할 수 있다.
식중, R3는 수소 원자, 메틸, 에틸 또는 프로필기이고, R4는 C1 ∼ C20 의 탄화수소기이다. 바람직하게는, R4는 메틸, 에틸, 프로필 또는 메틸시클로헥실기이다.
또한, 상기 감광성 폴리머는 p-히드록시스티렌 모노머 유니트와 (메트)아크릴레이트 모노머 유니트와의 공중합체와, 보호기로 치환된 폴리(p-히드록시스티렌) 구조를 함께 포함할 수도 있다. 이 경우, 상기 감광성 폴리머는 다음 구조를 포함할 수 있다.
식중, R1은 수소 원자 또는 메틸기이고, R2는 C4 ∼ C20의 탄화수소기이고, R3는 수소 원자, 메틸, 에틸 또는 프로필기이고, R4는 C1 ∼ C20의 탄화수소기이다. 바람직하게는, R2는 t-부틸, 2-메틸-2-노르보르닐, 2-메틸-2-이소보르닐, 8-메틸-8-트리시클로[5.2.1.02,6]데카닐, 2-메틸-2-아다만틸, 또는 1-아다만틸-1-메틸에틸기이고, R4는 메틸, 에틸, 프로필 또는 메틸시클로헥실기이다.
또한, 상기 감광성 폴리머는 다음 구조의 p-헥사플루오로이소프로판올 스티렌을 포함할 수 있다.
또 다른 예로서, 상기 감광성 폴리머는 다음 구조의 2-헥사플루오로이소프로판올 노르보르넨을 포함할 수 있다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 있어서, 상기 실릴화된 레지스트 패턴을 형성하는 단계에서는 상기 소정 두께를 조절하기 위하여 상기 유기 실란 혼합물을 상기 레지스트 패턴에 공급할 때의 반응 온도, 상기 유기 실란 혼합물과 상기 레지스트 패턴과의 반응 시간, 또는 상기 유기 실란 혼합물의 농도를 조절할 수 있다.
상기 유기 실란 혼합물을 상기 레지스트 패턴에 공급하는 단계는 50 ∼ 150℃의 온도하에서 행해진다.
상기 레지스트 패턴을 열처리하는 단계는 100 ∼ 250℃의 온도에서 행해진다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 반도체 소자의 미세 패턴 형성 방법에서는, 반도체 기판상에 히드록시기를 함유하는 감광성 폴리머를 포함하는 레지스트막을 형성한다. 상기 레지스트막을 노광 및 현상 처리하여 레지스트 패턴을 형성한다. 히드록시기와 반응할 수 있는 관능기를 1개 함유하는 제1 유기 실란 화합물과, 히드록시기와 반응할 수 있는 관능기를 2개 함유하는 제2 유기 실란 화합물로 이루어지는 기상(氣相)의 유기 실란 혼합물을 상기 레지스트 패턴에 공급한다. 상기 레지스트 패턴의 일부만 실릴화되도록 상기 레지스트 패턴의 노출된 표면으로부터 실릴화된 두께를 조절한다.
본 발명에 의하면, 리소그래피 공정시 사용되는 레지스트막의 두께가 감소되어도 본 발명에 따른 방법에 따라 실릴화된 레지스트 패턴은 건식 식각 공정시 우수한 식각 내성을 제공한다. 또한, 상기 제1 유기 실란 화합물에 의하여 제공되는 유동성에 의하여 레지스트 패턴에서의 LER 현상을 개선할 수 있다. 그리고, 레지스트 패턴을 실릴레이션한 후 열처리함으로써, 실릴화된 레지스트 패턴을 치밀화시킬 수 있을 뿐 만 아니라, 실릴레이션에 따른 레지스트 패턴의 부피 팽창에 기인하는 CD 바이어스를 효과적으로 제어할 수 있다. 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법은 다양한 형상의 패턴 형성 및 다양한 종류의 레지스트 재료에 적용 가능하다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)상에 유기 반사반지막(20)을 형성한다. 상기 유기 반사방지막(20)의 구성 재료로는 이 기술 분야에서 통상적으로 사용되는 것이면 어느 것이든 사용 가능하다. 상기 유기 반사방지막(20)은 약 0.02 ∼1.0㎛의 두께로 형성한다.
그 후, 상기 유기 반사방지막(20) 위에 레지스트막(30)을 약 0.1 ∼ 1.0㎛의 두께로 형성한다. 상기 레지스트막(30)은 히드록시기를 함유하는 감광성 폴리머를 포함하는 것으로서, KrF(248nm) 엑시머 레이저, ArF(193nm) 엑시머 레이저, F2(157nm) 엑시머 레이저 등과 같은 다양한 광원을 사용하는 포토리소그래피 공정에 사용하기에 적합한 모든 재료로 구성될 수 있다.
바람직하게는, 상기 레지스트막(30)을 구성하는 감광성 폴리머는 p-히드록시스티렌, 불소 치환된 알킬 알콜, 또는 방향족 알콜 구조를 상기 감광성 폴리머의 총 중량을 기준으로 약 40중량% 이상의 양으로 포함한다.
p-히드록시스티렌 구조를 포함하는 상기 감광성 폴리머로서 대표적인 예를 들면 다음의 세가지 경우가 있다. 첫째, 상기 감광성 폴리머가 p-히드록시스티렌 모노머 유니트와 (메트)아크릴레이트 모노머 유니트와의 공중합체로 이루어지는 경우로서, 예를 들면 화학식 1의 구조를 포함할 수 있다.
화학식 1에서, R1은 수소 원자 또는 메틸기이고, R2는 C4 ∼ C20의 탄화수소기이다. 바람직하게는, R2는 t-부틸, 2-메틸-2-노르보르닐, 2-메틸-2-이소보르닐, 8-메틸-8-트리시클로[5.2.1.02,6]데카닐, 2-메틸-2-아다만틸, 또는 1-아다만틸-1-메틸에틸기이다.
둘째, 상기 감광성 폴리머가 보호기(protection group)로 치환된 폴리(p-히드록시스티렌)으로 이루어지는 경우로서, 예를 들면 화학식 2의 구조를 포함할 수 있다.
화학식 2에서, R3는 수소 원자, 메틸, 에틸 또는 프로필기이고, R4는 C1 ∼ C20의 탄화수소기이다. 바람직하게는, R4는 메틸, 에틸, 프로필 또는 메틸시클로헥실기이다.
셋째, 상기 감광성 폴리머는 p-히드록시스티렌 모노머 유니트와 (메트)아크릴레이트 모노머 유니트와의 공중합체와, 보호기로 치환된 폴리(p-히드록시스티렌) 구조를 함께 포함할 수 있다. 이와 같은 경우의 예를 들면, 화학식 3의 구조로 표시될 수 있다.
화학식 3에서, R1은 수소 원자 또는 메틸기이고, R2는 C4 ∼ C20의 탄화수소기이고, R3는 수소 원자, 메틸, 에틸 또는 프로필기이고, R4는 C1 ∼ C20 의 탄화수소기이다. 바람직하게는, R2는 t-부틸, 2-메틸-2-노르보르닐, 2-메틸-2-이소보르닐, 8-메틸-8-트리시클로[5.2.1.02,6]데카닐, 2-메틸-2-아다만틸, 또는 1-아다만틸-1-메틸에틸기이고, R4는 메틸, 에틸, 프로필 또는 메틸시클로헥실기이다.
상기 레지스트막(30)을 구성하는 감광성 폴리머는 화학식 4에 나타낸 구조를 가지는 p-헥사플루오로이소프로판올 스티렌을 포함할 수도 있다.
또한, 상기 레지스트막(30)을 구성하는 감광성 폴리머는 화학식 5에 나타낸 구조를 가지는 2-헥사플루오로이소프로판올 노르보르넨을 포함할 수도 있다.
도 1b를 참조하면, 마스크 패턴(40)을 이용하여 상기 레지스트막(30)을 노광한다. 그 결과, 상기 레지스트막(30)에는 노광 영역(30a)이 형성된다.
도 1c를 참조하면, 상기 노광된 레지스트막(30)을 PEB(post-exposure baking)하고, 2.38중량% 테트라메틸암모늄 히드록사이드 수용액으로 현상하여 상기 노광 영역(30a)을 제거한다. 그 결과, 상기 유기 반사방지막(20) 위에는 상기 레지스트막(30)의 비노광 영역으로 이루어지는 레지스트 패턴(30b)이 형성된다.
도 1d를 참조하면, 상기 레지스트 패턴(30b)이 형성된 결과물상에 기상(氣相)의 유기 실란 화합물을 공급하여 상기 레지스트 패턴(30b)을 구성하는 감광성 폴리머의 히드록시기와 상기 유기 실란 화합물의 반응을 유도함으로써 상기 레지스트 패턴(30b)의 노출된 표면으로부터 소정 두께 만큼 실릴레이션시킨다. 이 때, 상기 반응 온도는 약 50 ∼ 150℃의 범위로 되도록 한다.
본 발명에서는 상기 유기 실란 화합물로서 히드록시기와 반응할 수 있는 관능기를 1개 함유하는 제1 유기 실란 화합물과, 히드록시기와 반응할 수 있는 관능기를 2개 함유하는 제2 유기 실란 화합물로 이루어지는 유기 실란 혼합물을 사용한다. 상기 제1 유기 실란 화합물은 상기 레지스트 패턴(30b)의 유동성을 높여 플로우(flow)시키는 역할을 하는 데 기여한다. 또한, 상기 제2 유기 실란 화합물은 상기 감광성 폴리머의 가교제 역할을 한다. 상기 제1 유기 실란 화합물 및 제2 유기 실란 화합물은 각각 1개 또는 2개의 실리콘 원자를 함유하는 것이 바람직하며, 특히 바람직하게는 1개의 실리콘 원자를 함유한다.
상기 제1 유기 실란 화합물 및 제2 유기 실란 화합물은 히드록시기와 반응할 수 있는 관능기로서 각각 아미노, 알킬아미노, 디알킬아미노, 알콕시, 알카노일옥시, 또는 비닐옥시기를 가질 수 있다.
상기 유기 실란 혼합물중에서 상기 제1 유기 실란 화합물은 상기 유기 실란 혼합물의 총 중량을 기준으로 20 ∼ 90 중량%의 양으로 포함될 수 있다. 또한, 상기 제2 유기 실란 화합물은 상기 유기 실란 혼합물의 총 중량을 기준으로 10 ∼ 80 중량%의 양으로 포함될 수 있다. 바람직하게는, 상기 유기 실란 혼합물 내에서 상기 제2 유기 실란 화합물이 10 ∼ 30중량%의 양으로 포함된다.
여기서, 상기 감광성 폴리머의 히드록시기와 반응하는 유기 실란 화합물로서 상기 제1 유기 실란 화합물 만을 사용하는 경우에는 유기 실란과 반응한 상기 레지스트 패턴(30b)에서 유리 전이 온도(Tg)의 급격한 감소가 일어나, 상기 레지스트 패턴(30b)에서 스웰링(swelling) 및 플로우 현상이 발생될 수 있으며, 그 결과 심한 패턴 변형이 발생된다. 또한, 상기 감광성 폴리머의 히드록시기와 반응하는 유기 실란 화합물로서 상기 제2 유기 실란 화합물 만을 사용하는 경우에는 상기 레지스트 패턴(30b)의 플로우가 억제되므로 패턴의 에지에서 나타나는 LER 현상을 충분히 개선시킬 수 없다. 따라서, 상기 제1 유기 실란 화합물 및 제2 유기 실란 화합물을 적절한 혼합비로 혼합하여 얻어진 유기 실란 혼합물을 사용하는 경우에만 상기 레지스트 패턴(30b)의 플로우에 의한 LER 현상 개선 효과와, 가교 반응에 따른 경화에 의한 패턴 변형 방지 효과를 동시에 얻을 수 있다.
상기 제1 유기 실란 화합물로서 본 발명에서 사용하기 적합한 예를 들면 트리메틸실릴디에틸아민 (trimetylsilyldiethylamine), 트리메틸실릴디메틸아민 (trimethylsilyldimethylamine), 디메틸실릴디에틸아민 (dimethylsilyldiethylamine), 디메틸실릴디메틸아민 (dimethylsilyldimethylamine), 테트라메틸디실라잔 (tetramethyldisilazane), 트리메틸메톡시실란 (trimethylmethoxysilane), 트리메틸에톡시실라잔 (trimethylethoxysilane), 트리메틸프로폭시실란 (trimethylpropoxysilane), 트리메틸아세톡시실란 (trimethylacetoxysilane), 디메틸메톡시실란 (dimethylmethoxysilane), 디메틸에톡시실란 (dimethylethoxysilane), 디메틸프로폭시실란 (dimethylpropoxysilane), 디메틸아세톡시실란 (dimethylactoxysilane), 트리메틸비닐옥시실란 (trimethylvinyloxysilane), 및 디메틸비닐옥시실란 (dimethylvinyloxysilane)가 있으며, 이에 한정되는 것은 아니다.
또한, 상기 제2 유기 실란 화합물로서 본 발명에서 사용하기 적합한 예를 들면 비스(디메틸아미노)디메틸실란 (bis(dimethylamino)dimethylsilane), 비스(디메틸아미노)디에틸실란 (bis(dimethylamino)diethylsilane), 비스(디메틸아미노)메틸에틸실란 (bis(dimethylamino)methylethylsilane), 비스(디메틸아미노)메틸실란 (bis(dimethylamino)methylsilane), 비스(디메틸아미노)에틸실란 (bis(dimethylamino)ethylsilane), 메틸디메틸아미노에톡시실란 (methyldimethylaminoethoxysilane), 메틸디에톡시실란 (methyldiethyoxysilane), 디메틸디메톡시실란 (dimethyldimethoxysilane), 디메틸디에톡시실란 (dimethyldiethoxysilane), 에틸디메톡시실란 (ethyldimethoxysilane), 에틸디에톡시실란 (ethyldiethoxysilane), 메틸트리메톡시실란 (methyltrimethoxysilane), 에틸트리메톡시실란 (ethyltrimethoxysilane), 디메틸디비닐옥시실란 (dimethyldivinyloxysilane), 메틸디비닐옥시실란 (methyldivinyloxysilane), 및 에틸디비닐옥시실란 (ethyldivinyloxysilane)이 있으며, 이에 한정되는 것은 아니다.
상기와 같이 기상의 유기 실란 혼합물을 사용하여 상기 레지스트 패턴(30b)을 소정 두께 만큼 실릴레이션시킨 결과, 도 1d에 도시한 바와 같이 상기 레지스트 패턴(30b)을 구성하는 감광성 폴리머의 히드록시기와 상기 제1 및 제2 유기 실란 화합물이 반응하여, 노출된 표면으로부터 소정 두께 만큼의 실릴레이션 영역(30c)을 가지는 실릴화된 레지스트 패턴(30d)이 형성된다.
상기 실릴화된 레지스트 패턴(30d)의 실릴레이션 영역(30c)의 두께는 형성하고자 하는 패턴의 형상 및 사이즈에 따라 달라질 수 있으며, 통상적으로 그 표면으로부터 약 100 ∼500Å, 바람직하게는 약 100 ∼ 200Å의 두께를 가지도록 한다.
상기 유기 실란 혼합물을 상기 레지스트 패턴에 공급할 때, 상기 실릴레이션 영역(30c)의 두께를 조절하기 위하여 반응 온도, 상기 유기 실란 혼합물과 상기 레지스트 패턴(30b)과의 반응 시간, 또는 상기 유기 실란 혼합물의 농도를 조절할 수 있다.
도 1e를 참조하면, 상기 실릴화된 레지스트 패턴(30d)을 열처리한다. 상기 열처리는 상기 실릴화된 레지스트 패턴(30d)을 치밀화시키고 레지스트 조성물과 유기 실란 화합물과의 결합 상태를 안정화시키기 위하여 행하는 것으로, 약 100 ∼ 250℃, 바람직하게는 약 150 ∼ 200℃의 온도에서 행해진다.
또한, 도 1d를 참조하여 설명한 실릴레이션 공정에서, 상기 실릴화된 레지스트 패턴(30d)은 실릴화의 영향으로 인하여 수직 및 수평 방향으로 미량의 사이즈 팽창이 발생될 수 있다. 이와 같은 패턴의 사이즈 변화는 약 10nm 이하의 수준으로서 별도의 바이어스 조정을 필요로 하지는 않으나, 상기한 바와 같은 열처리에 의하여 상기 실릴화된 레지스트 패턴(30d)의 팽창된 부피를 감소시킬 수 있다.
도 1f를 참조하면, 상기 실릴화된 레지스트 패턴(30d)을 식각 마스크로 사용하여 상기 유기 반사방지막(20)을 O2 플라즈마를 이용한 이방성 식각 방법으로 식각하여 반사방지막 패턴(20a)을 형성한다. 이 때, 상기 실릴화된 레지스트 패턴(30d)은 O2 플라즈마를 이용한 이방성 식각에 대하여 우수한 내성을 가진다.
이미 설명한 바와 같이, 도 1d를 참조하여 설명한 바와 같은 실릴레이션 공정시, 레지스트 패턴이 수직 및 수평 방향으로 팽창될 수 있다. 이는 유기 실란 혼합물을 구성하는 실리콘 화합물이 레지스트 패턴의 내부로 투입되어 레지스트 패턴을 구성하는 폴리머의 히드록시기와의 반응을 통하여 상기 폴리머에 결합되기 때문이다.
도 2는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 레지스트 패턴의 실릴레이션 공정시 실릴레이션 시간에 따른 레지스트 패턴의 두께 증가량을 평가한 결과를 나타낸 그래프이다.
도 2의 평가를 위하여, PVP(polyvinylphenol)계 레지스트로 이루어진 레지스트 패턴을 유기 실란 혼합물로 실릴레이션시켰다. 여기서, 상기 유기 실란 혼합물을 구성하는 제1 유기 실란 화합물로서 디메틸실릴디메틸아민 (dimethylsilyldimethylamine: DMSDMA)를 사용하고, 제2 유기 실란 화합물로서 비스(디메틸아미노)메틸실란 (bis(dimethylamino)methylsilane: Bi(DMA)MS)을 사용하였다. 도 2의 결과는 DMSDMA 및 Bi(DMA)MS를 65:35의 중량비로 혼합하여 200nm의 선폭을 가지는 라인 타입의 레지스트 패턴을 실릴레이션시켰을 때 얻어진 것이다.
도 2에서, 레지스트 패턴의 두께 증가량은 실릴레이션 시간이 증가함에 따라 선형적으로 증가하였다. 따라서, 도 2의 결과로부터 레지스트 패턴 내의 실리콘 함량은 실릴레이션 시간에 의하여 용이하게 제어될 수 있음을 알 수 있다.
레지스트 패턴의 실릴레이션에 의한 부피 팽창은 CD(critical dimension)의 변화도 초래하게 된다.
도 3은 레지스트 패턴의 CD 변화를 실릴레이션 시간의 함수로 나타낸 것이다.
도 3의 평가를 위하여, 도 2의 평가시 사용된 샘플과 동일한 재료로 이루어지는 레지스트 패턴 및 유기 실란 혼합물을 각각 사용하였으며, 상기 레지스트 패턴은 각각 140nm, 160nm, 200nm, 240nm 및 360nm의 다양한 선폭을 가지는 라인 앤드 스페이스(L/S) 패턴으로 형성하였다.
도 3에서, CD는 실릴레이션 시간이 증가함에 따라 선형적으로 증가하고, 각 패턴의 사이즈가 커짐에 따라 증가하는 것을 알 수 있다.
유기 실란 화합물중 일부, 특히 DMSDMA는 매우 효과적인 실릴화제임에도 불구하고 매우 불안정하여 실릴레이션 반응 후 시간이 경과함에 따라 디실릴레이션(desilylation) 반응이 일어나 레지스트 패턴의 두께가 감소한다.
도 4는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 따라 DMSDMA 및 Bi(DMA)MS의 혼합물로 이루어지는 유기 실란 혼합물에 의하여 실릴화된 레지스트 패턴의 방치 시간에 따른 두께 감소량 및 CD 감소량을 평가한 결과를 나타내는 그래프이다.
도 4에서, 방치 초기에는 실릴화된 레지스트 패턴의 두께 감소량이 매우 크고, 시간이 경과함에 따라 포화 상태로 되는 것을 알 수 있다. 이 때 발생되는 디실릴레이션 반응은 레지스트 패턴의 건식 식각에 대한 내성을 열화시킬 뿐 만 아니라 CD의 감소를 초래한다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서는 상기와 같이 CD 감소를 초래할 수 있는 디실릴레이션에 따른 문제를 해결하기 위하여, 레지스트 패턴의 실릴레이션 후 열처리를 행한다. 이 때, 화학증폭형 레지스트의 아민(amine)에 의한 오염을 제어하기 위하여는 상기 열처리 온도를 레지스트 패턴을 구성하는 레지스트 재료의 유리 전이 온도(Tg) 이상으로 하는 것이 효과적이다. 이와 같이 Tg 이상의 온도로 열처리하면 레지스트 패턴이 치밀화될 수 있고, 그에 따라 아민 오염물이 레지스트 패턴 내부로 확산되는 것을 방지할 수 있다.
또한, 본 발명의 방법에 따르면, 레지스트 패턴의 실릴레이션 후 열처리에 의하여 레지스트 패턴으로부터 실리콘 화합물이 방출되는 것을 방지할 수 있다.
도 5는 실릴화된 레지스트 패턴을 다양한 온도에서 90초 동안 열처리하였을 때 딜레이(delay) 시간에 따른 레지스트 패턴의 두께 감소량을 측정한 결과를 나타낸 그래프이다. 도 5에는 대조용으로서 열처리되지 않은 실릴화된 레지스트 패턴의 경우에 대한 결과를 함께 나타내었다.
도 5에서, 실릴레이션 후 120℃ 이상의 온도에서 열처리된 레지스트 패턴은 실릴레이션 후 열처리되지 않은 레지스트 패턴의 경우에 비하여 그 두께 감소량이 매우 작았다. 예를 들면, 160℃에서 열처리된 경우에는 딜레이 시간 1주 경과 후에 약 2nm 정도의 두께만 감소되었다. 이와 같은 결과로부터, 실릴화된 레지스트 패턴을 열처리함으로써 실릴화제의 불안정성을 극복할 수 있음을 알 수 있다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 있어서, 레지스트 패턴의 실릴레이션 후 행해지는 열처리는 또 다른 유리한 효과를 제공한다. 즉, 열처리중에 레지스트 필름은 매우 신속하게 수축되어 매우 치밀한 구조로 된다. 이와 같은 열처리에 따른 레지스트 패턴의 수축은 CD의 변화를 관할함으로써 확인할 수 있다.
도 6은 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 따라 DMSDMA 및 Bi(DMA)MS의 혼합물로 이루어지는 유기 실란 혼합물에 의하여 실릴화된 레지스트 패턴을 다양한 온도로 베이킹하여 열처리하고, 베이킹 온도에 따른 레지스트 패턴의 CD 변화를 관찰한 결과를 나타내는 그래프이다. 도 6의 평가를 위하여 상기 레지스트 패턴은 각각 140nm, 160nm, 200nm, 240nm 및 360nm의 다양한 선폭을 가지는 라인 앤드 스페이스(L/S) 패턴으로 형성하였다.
도 6에서, 실릴레이션에 의하여 증가된 레지스트 패턴의 CD는 베이킹 온도가 증가함에 따라 감소하는 경향을 나타내었다. 또한, CD 감소량은 레지스트 패턴 사이즈에 무관하게 일정하였다. 이로부터, 레지스트 패턴의 실릴레이션 후 부피 팽창에 의하여 발생된 CD 바이어스는 후속의 열처리에 의하여 용이하게 제어할 수 있음을 의미하는 것이다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서는 상기 유기 반사방지막상에 히드록시기를 함유하는 감광성 폴리머로 이루어지는 레지스트 패턴을 형성한 후, 히드록시기와 반응할 수 있는 관능기를 1개 함유하는 제1 유기 실란 화합물과, 히드록시기와 반응할 수 있는 관능기를 2개 함유하는 제2 유기 실란 화합물로 이루어지는 기상(氣相)의 유기 실란 혼합물을 상기 레지스트 패턴에 공급하여 실릴화된 레지스트 패턴을 형성한다. 리소그래피 공정시 사용되는 레지스트막의 두께가 감소되어도 본 발명에 따른 방법에 따라 실릴화된 레지스트 패턴은 건식 식각 공정시 우수한 식각 내성을 제공한다. 또한, 상기 제1 유기 실란 화합물에 의하여 제공되는 유동성에 의하여 레지스트 패턴에서의 LER 현상을 개선할 수 있다. 또한, 레지스트 패턴을 실릴레이션한 후 열처리함으로써, 실릴화된 레지스트 패턴을 치밀화시킬 수 있을 뿐 만 아니라, 실릴레이션에 따른 레지스트 패턴의 부피 팽창에 기인하는 CD 바이어스를 효과적으로 제어할 수 있다. 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법은 다양한 형상의 패턴 형성 및 다양한 종류의 레지스트 재료에 적용 가능하다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1a 내지 도 1f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 레지스트 패턴의 실릴레이션 시간에 따른 레지스트 패턴의 두께 증가량을 평가한 결과를 나타내는 그래프이다.
도 3은 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 레지스트 패턴의 CD 변화를 실릴레이션 시간의 함수로 나타낸 그래프이다.
도 4는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 따라 유기 실란 혼합물을 사용하여 실릴화된 레지스트 패턴의 방치 시간에 따른 두께 감소량 및 CD 감소량을 평가한 결과를 나타낸 그래프이다.
도 5는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 따라 실릴화된 레지스트 패턴을 열처리하였을 때 딜레이(delay) 시간에 따른 레지스트 패턴의 두께 감소량을 측정한 결과를 나타내는 그래프이다.
도 6은 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 따라 유기 실란 혼합물에 의하여 실릴화된 레지스트 패턴을 다양한 온도로 열처리한 후 레지스트 패턴의 CD 변화를 관찰한 결과를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 기판, 20: 유기 반사방지막, 20a: 반사방지막 패턴, 30: 레지스트막, 30a: 노광 영역, 30b: 레지스트 패턴, 30c: 실릴레이션 영역, 30d: 실릴화된 레지스트 패턴, 40: 마스크 패턴.

Claims (37)

  1. 반도체 기판상에 유기 반사방지막을 형성하는 단계와,
    상기 유기 반사방지막상에 히드록시기를 함유하는 감광성 폴리머를 포함하는 레지스트막을 형성하는 단계와,
    상기 레지스트막을 노광 및 현상 처리하여 레지스트 패턴을 형성하는 단계와,
    히드록시기와 반응할 수 있는 관능기로서 아미노, 알킬아미노, 디알킬아미노, 알콕시, 알카노일옥시, 및 비닐옥시기로 이루어지는 군에서 선택되는 관능기를 1개 함유하는 제1 유기 실란 화합물과, 히드록시기와 반응할 수 있는 관능기로서 상기 군에서 선택되는 관능기를 2개 함유하는 제2 유기 실란 화합물로 이루어지는 기상(氣相)의 유기 실란 혼합물을 상기 레지스트 패턴에 공급하여 상기 레지스트 패턴의 노출된 표면으로부터 소정 두께 만큼 실릴화된 레지스트 패턴을 형성하는 단계와,
    상기 실릴화된 레지스트 패턴을 열처리하는 단계와,
    상기 열처리된 레지스트 패턴을 식각 마스크로 사용하여 상기 유기 반사방지막을 이방성 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 유기 실란 혼합물중 상기 제1 유기 실란 화합물은 상기 유기 실란 혼합물의 총 중량을 기준으로 20 ∼ 90 중량%의 양으로 포함되어 있는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 유기 실란 혼합물중 상기 제2 유기 실란 화합물은 상기 유기 실란 혼합물의 총 중량을 기준으로 10 ∼ 80 중량%의 양으로 포함되어 있는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 제1 유기 실란 화합물 및 제2 유기 실란 화합물은 1개 또는 2개의 실리콘 원자를 함유하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 유기 실란 화합물은 트리메틸실릴디에틸아민 (trimetylsilyldiethylamine), 트리메틸실릴디메틸아민 (trimethylsilyldimethylamine), 디메틸실릴디에틸아민 (dimethylsilyldiethylamine), 디메틸실릴디메틸아민 (dimethylsilyldimethylamine), 테트라메틸디실라잔 (tetramethyldisilazane), 트리메틸메톡시실란 (trimethylmethoxysilane), 트리메틸에톡시실라잔 (trimethylethoxysilane), 트리메틸프로폭시실란 (trimethylpropoxysilane), 트리메틸아세톡시실란 (trimethylacetoxysilane), 디메틸메톡시실란 (dimethylmethoxysilane), 디메틸에톡시실란 (dimethylethoxysilane), 디메틸프로폭시실란 (dimethylpropoxysilane), 디메틸아세톡시실란 (dimethylactoxysilane), 트리메틸비닐옥시실란 (trimethylvinyloxysilane), 또는 디메틸비닐옥시실란 (dimethylvinyloxysilane)으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  7. 제1항에 있어서,
    상기 제2 유기 실란 화합물은 비스(디메틸아미노)디메틸실란 (bis(dimethylamino)dimethylsilane), 비스(디메틸아미노)디에틸실란 (bis(dimethylamino)diethylsilane), 비스(디메틸아미노)메틸에틸실란 (bis(dimethylamino)methylethylsilane), 비스(디메틸아미노)메틸실란 (bis(dimethylamino)methylsilane), 비스(디메틸아미노)에틸실란 (bis(dimethylamino)ethylsilane), 메틸디메틸아미노에톡시실란 (methyldimethylaminoethoxysilane), 메틸디에톡시실란 (methyldiethyoxysilane), 디메틸디메톡시실란 (dimethyldimethoxysilane), 디메틸디에톡시실란 (dimethyldiethoxysilane), 에틸디메톡시실란 (ethyldimethoxysilane), 에틸디에톡시실란 (ethyldiethoxysilane), 메틸트리메톡시실란 (methyltrimethoxysilane), 에틸트리메톡시실란 (ethyltrimethoxysilane), 디메틸디비닐옥시실란 (dimethyldivinyloxysilane), 메틸디비닐옥시실란 (methyldivinyloxysilane), 또는 에틸디비닐옥시실란 (ethyldivinyloxysilane)으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  8. 제1항에 있어서,
    상기 감광성 폴리머는 p-히드록시스티렌, 불소 치환된 알킬 알콜, 또는 방향족 알콜 구조를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  9. 제1항에 있어서,
    상기 감광성 폴리머는 p-히드록시스티렌 모노머 유니트와 (메트)아크릴레이트 모노머 유니트와의 공중합체로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  10. 제9항에 있어서,
    상기 감광성 폴리머는 다음 구조를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
    식중, R1은 수소 원자 또는 메틸기이고, R2는 C4 ∼ C20의 탄화수소기임.
  11. 제10항에 있어서,
    상기 R2는 t-부틸, 2-메틸-2-노르보르닐, 2-메틸-2-이소보르닐, 8-메틸-8-트리시클로[5.2.1.02,6]데카닐, 2-메틸-2-아다만틸, 또는 1-아다만틸-1-메틸에틸기인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  12. 제1항에 있어서,
    상기 감광성 폴리머는 보호기(protection group)로 치환된 폴리(p-히드록시스티렌)으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  13. 제12항에 있어서,
    상기 감광성 폴리머는 다음 구조를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
    식중, R3는 수소 원자, 메틸, 에틸 또는 프로필기이고, R4는 C1 ∼ C20 의 탄화수소기임.
  14. 제13항에 있어서,
    상기 R4는 메틸, 에틸, 프로필 또는 메틸시클로헥실기인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  15. 제1항에 있어서,
    상기 감광성 폴리머는 p-히드록시스티렌 모노머 유니트와 (메트)아크릴레이트 모노머 유니트와의 공중합체와, 보호기로 치환된 폴리(p-히드록시스티렌) 구조를 함께 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  16. 제15항에 있어서,
    상기 감광성 폴리머는 다음 구조를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
    식중, R1은 수소 원자 또는 메틸기이고, R2는 C4 ∼ C20의 탄화수소기이고, R3는 수소 원자, 메틸, 에틸 또는 프로필기이고, R4는 C1 ∼ C20의 탄화수소기임.
  17. 제16항에 있어서,
    상기 R2는 t-부틸, 2-메틸-2-노르보르닐, 2-메틸-2-이소보르닐, 8-메틸-8-트리시클로[5.2.1.02,6]데카닐, 2-메틸-2-아다만틸, 또는 1-아다만틸-1-메틸에틸기인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  18. 제16항에 있어서,
    상기 R4는 메틸, 에틸, 프로필 또는 메틸시클로헥실기인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  19. 제1항에 있어서,
    상기 감광성 폴리머는 다음 구조의 p-헥사플루오로이소프로판올 스티렌을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  20. 제1항에 있어서,
    상기 감광성 폴리머는 다음 구조의 2-헥사플루오로이소프로판올 노르보르넨을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  21. 제1항에 있어서,
    상기 실릴화된 레지스트 패턴을 형성하는 단계에서는 상기 소정 두께를 조절하기 위하여 상기 유기 실란 혼합물을 상기 레지스트 패턴에 공급할 때의 반응 온도를 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  22. 제1항에 있어서,
    상기 실릴화된 레지스트 패턴을 형성하는 단계에서는 상기 소정 두께를 조절하기 위하여 상기 유기 실란 혼합물과 상기 레지스트 패턴과의 반응 시간을 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  23. 제1항에 있어서,
    상기 실릴화된 레지스트 패턴을 형성하는 단계에서는 상기 소정 두께를 조절하기 위하여 상기 유기 실란 혼합물의 농도를 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  24. 제1항에 있어서,
    상기 유기 실란 혼합물을 상기 레지스트 패턴에 공급하는 단계는 50 ∼ 150℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  25. 제1항에 있어서,
    상기 레지스트 패턴을 열처리하는 단계는 100 ∼ 250℃의 온도에서 행해지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  26. 반도체 기판상에 히드록시기를 함유하는 감광성 폴리머를 포함하는 레지스트막을 형성하는 단계와,
    상기 레지스트막을 노광 및 현상 처리하여 레지스트 패턴을 형성하는 단계와,
    히드록시기와 반응할 수 있는 관능기로서 아미노, 알킬아미노, 디알킬아미노, 알콕시, 알카노일옥시, 및 비닐옥시기로 이루어지는 군에서 선택되는 관능기를 1개 함유하는 제1 유기 실란 화합물과, 히드록시기와 반응할 수 있는 관능기로서 상기 군에서 선택되는 관능기를 2개 함유하는 제2 유기 실란 화합물로 이루어지는 기상(氣相)의 유기 실란 혼합물을 상기 레지스트 패턴에 공급하는 단계와,
    상기 레지스트 패턴의 일부만 실릴화되도록 상기 레지스트 패턴의 노출된 표면으로부터 실릴화된 두께를 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  27. 제26항에 있어서,
    상기 유기 실란 혼합물중 상기 제1 유기 실란 화합물은 상기 유기 실란 혼합물의 총 중량을 기준으로 20 ∼ 90 중량%의 양으로 포함되어 있는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  28. 제26항에 있어서,
    상기 유기 실란 혼합물중 상기 제2 유기 실란 화합물은 상기 유기 실란 혼합물의 총 중량을 기준으로 10 ∼ 80 중량%의 양으로 포함되어 있는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  29. 제26항에 있어서,
    상기 제1 유기 실란 화합물 및 제2 유기 실란 화합물은 1개 또는 2개의 실리콘 원자를 함유하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  30. 삭제
  31. 제26항에 있어서,
    상기 제1 유기 실란 화합물은 트리메틸실릴디에틸아민, 트리메틸실릴디메틸아민, 디메틸실릴디에틸아민, 디메틸실릴디메틸아민, 테트라메틸디실라잔, 트리메틸메톡시실란, 트리메틸에톡시실라잔, 트리메틸프로폭시실란, 트리메틸아세톡시실란, 디메틸메톡시실란, 디메틸에톡시실란, 디메틸프로폭시실란, 디메틸아세톡시실란, 트리메틸비닐옥시실란, 또는 디메틸비닐옥시실란으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  32. 제26항에 있어서,
    상기 제2 유기 실란 화합물은 비스(디메틸아미노)디메틸실란, 비스(디메틸아미노)디에틸실란, 비스(디메틸아미노)메틸에틸실란, 비스(디메틸아미노)메틸실란, 비스(디메틸아미노)에틸실란, 메틸디메틸아미노에톡시실란, 메틸디에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 에틸디메톡시실란, 에틸디에톡시실란, 메틸트리메톡시실란, 에틸트리메톡시실란, 디메틸디비닐옥시실란, 메틸디비닐옥시실란, 또는 에틸디비닐옥시실란으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  33. 제26항에 있어서,
    상기 감광성 폴리머는 p-히드록시스티렌, 불소 치환된 알킬 알콜, 또는 방향족 알콜 구조를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  34. 제26항에 있어서,
    상기 유기 실란 혼합물을 상기 레지스트 패턴에 공급하는 단계는 50 ∼ 150℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  35. 제26항에 있어서,
    상기 실릴화된 두께를 조절하기 위하여 온도를 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  36. 제26항에 있어서,
    상기 실릴화된 두께를 조절하기 위하여 상기 유기 실란 혼합물과 상기 레지스트 패턴과의 반응 시간을 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  37. 제26항에 있어서,
    상기 실릴화된 두께를 조절하기 위하여 상기 유기 실란 혼합물의 농도를 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
KR10-2002-0048129A 2002-08-14 2002-08-14 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법 Expired - Fee Related KR100480611B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0048129A KR100480611B1 (ko) 2002-08-14 2002-08-14 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
US10/375,102 US7297466B2 (en) 2002-08-14 2003-02-28 Method of forming a photoresist pattern and method for patterning a layer using a photoresist

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0048129A KR100480611B1 (ko) 2002-08-14 2002-08-14 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20040015955A KR20040015955A (ko) 2004-02-21
KR100480611B1 true KR100480611B1 (ko) 2005-03-31

Family

ID=31713137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0048129A Expired - Fee Related KR100480611B1 (ko) 2002-08-14 2002-08-14 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법

Country Status (2)

Country Link
US (1) US7297466B2 (ko)
KR (1) KR100480611B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941040B1 (ko) 2002-12-09 2010-02-10 후지쯔 가부시끼가이샤 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618851B1 (ko) * 2004-04-08 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴 형성용 코팅 조성물 제조 방법 및 반도체 소자의제조 방법
US7314691B2 (en) 2004-04-08 2008-01-01 Samsung Electronics Co., Ltd. Mask pattern for semiconductor device fabrication, method of forming the same, method for preparing coating composition for fine pattern formation, and method of fabricating semiconductor device
KR100598103B1 (ko) 2004-05-27 2006-07-10 삼성전자주식회사 패턴 형성 방법
KR100601954B1 (ko) * 2004-06-02 2006-07-14 삼성전자주식회사 패턴화된 유기실란층을 갖는 기판을 제조하는 방법 및상기 방법에 의하여 제조된 기판을 이용하는 방법
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100640587B1 (ko) 2004-09-23 2006-11-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
JP4933063B2 (ja) * 2005-06-24 2012-05-16 東京応化工業株式会社 パターン形成方法
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
US7531296B2 (en) * 2005-08-24 2009-05-12 Taiwan Semiconductor Manufacturing, Co., Ltd. Method of forming high etch resistant resist patterns
US8153350B2 (en) * 2005-08-24 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and material for forming high etch resistant double exposure patterns
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US7759253B2 (en) * 2006-08-07 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and material for forming a double exposure lithography pattern
KR100792045B1 (ko) * 2006-08-10 2008-01-04 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
DE102006060720A1 (de) * 2006-12-21 2008-06-26 Qimonda Ag Verfahren zur Reduzierung der Rauhigkeit der Oberfläche einer Resistschicht
US8282984B2 (en) * 2007-12-03 2012-10-09 Tokyo Electron Limited Processing condition inspection and optimization method of damage recovery process, damage recovering system and storage medium
KR101013013B1 (ko) * 2008-07-14 2011-02-10 성용기업 주식회사 접철가능한 자립식 의자
JP5446648B2 (ja) * 2008-10-07 2014-03-19 信越化学工業株式会社 パターン形成方法
US20100159392A1 (en) * 2008-12-22 2010-06-24 Shin-Etsu Chemical Co., Ltd. Patterning process and resist composition
WO2014159427A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc Resist hardening and development processes for semiconductor device manufacturing
TWI546002B (zh) * 2015-08-13 2016-08-11 馗鼎奈米科技股份有限公司 金屬線路之製造方法
RU2688495C1 (ru) * 2017-12-08 2019-05-21 Общество с ограниченной ответственностью "Аэропринт" (ООО "Аэропринт") Способ формирования фоторезистивной пленки из раствора на поверхности подложки с применением растворителей с высокой температурой кипения
US11537049B2 (en) * 2019-02-26 2022-12-27 Tokyo Electron Limited Method of line roughness improvement by plasma selective deposition
US12271113B2 (en) 2020-03-30 2025-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620943A (ja) * 1992-07-02 1994-01-28 Nec Corp レジストパターンの形成方法
KR19980048148A (ko) * 1996-12-17 1998-09-15 문정환 하부 반사방지막(barc) 식각방법
KR20000020748A (ko) * 1998-09-23 2000-04-15 김영환 반도체 소자의 반사방지막 형성 방법
KR20010037049A (ko) * 1999-10-13 2001-05-07 윤종용 실리레이션을 이용한 리소그라피 방법
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751170A (en) * 1985-07-26 1988-06-14 Nippon Telegraph And Telephone Corporation Silylation method onto surface of polymer membrane and pattern formation process by the utilization of silylation method
JP3001607B2 (ja) 1989-04-24 2000-01-24 シーメンス、アクチエンゲゼルシヤフト 二層法における寸法安定な構造転写方法
US5286607A (en) * 1991-12-09 1994-02-15 Chartered Semiconductor Manufacturing Pte Ltd. Bi-layer resist process for semiconductor processing
US5707783A (en) * 1995-12-04 1998-01-13 Complex Fluid Systems, Inc. Mixtures of mono- and DI- or polyfunctional silanes as silylating agents for top surface imaging
US6210856B1 (en) * 1999-01-27 2001-04-03 International Business Machines Corporation Resist composition and process of forming a patterned resist layer on a substrate
TW552475B (en) * 1999-06-09 2003-09-11 Wako Pure Chem Ind Ltd A resist composition
US6451512B1 (en) * 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620943A (ja) * 1992-07-02 1994-01-28 Nec Corp レジストパターンの形成方法
KR19980048148A (ko) * 1996-12-17 1998-09-15 문정환 하부 반사방지막(barc) 식각방법
KR20000020748A (ko) * 1998-09-23 2000-04-15 김영환 반도체 소자의 반사방지막 형성 방법
KR20010037049A (ko) * 1999-10-13 2001-05-07 윤종용 실리레이션을 이용한 리소그라피 방법
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941040B1 (ko) 2002-12-09 2010-02-10 후지쯔 가부시끼가이샤 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20040015955A (ko) 2004-02-21
US20040033445A1 (en) 2004-02-19
US7297466B2 (en) 2007-11-20

Similar Documents

Publication Publication Date Title
KR100480611B1 (ko) 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
EP1061560B1 (en) Antireflective hard mask compositions
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
CN101335198B (zh) 形成半导体器件的精细图案的方法
KR100655536B1 (ko) 최소 선폭 손실 및 레지스트 손실을 감소시키기 위한실릴화 방법
US5707783A (en) Mixtures of mono- and DI- or polyfunctional silanes as silylating agents for top surface imaging
EP0860740B1 (en) Pattern forming material
US20010012592A1 (en) Process for depositing and developing a plasma polymerized organosilicon photoresist film
KR20000073111A (ko) 포토레지스트 패턴의 형성방법
EP0586860A2 (en) Photoresist composition and process for forming a pattern using the same
JPH11186243A (ja) 酸化シリコン層のエッチング方法
EP0274757A2 (en) Bilayer lithographic process
US7972766B2 (en) Method for forming fine pattern of semiconductor device
Maeda et al. High-resolution surface imaging process using difunctional silylating reagent B (DMA) MS for ArF excimer laser lithography
KR20090102218A (ko) 반도체 소자의 패턴 형성 방법
US6190837B1 (en) Method for forming photoresist film pattern
US6989227B2 (en) E-beam curable resist and process for e-beam curing the resist
KR100564694B1 (ko) (디클로로테트라메틸)디실라잔 화합물과 이를 이용한 접착력 향상방법 및 포토레지스트 패턴의 형성방법
KR950004910B1 (ko) 다층감광막 사진식각방법
KR950007029A (ko) 반도체소자의 미세패턴 형성방법
KR100520669B1 (ko) Ｔｓｉ 공정에 의한 초미세 패턴의 형성방법
KR950006347B1 (ko) 패턴 형성 방법
JP2004228242A (ja) 微細パターン形成方法
KR20010108724A (ko) 반도체 장치의 패턴 형성방법
KR20050120412A (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020814

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040727

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050219

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050324

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050325

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080303

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090309

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110302

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150302

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170228

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180228

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20190228

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20200228

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20210225

Start annual number: 17

End annual number: 17

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230104