[go: up one dir, main page]

KR100479340B1 - 저전력 스마트 카드 및 그 제어 방법 - Google Patents

저전력 스마트 카드 및 그 제어 방법 Download PDF

Info

Publication number
KR100479340B1
KR100479340B1 KR10-2002-0077914A KR20020077914A KR100479340B1 KR 100479340 B1 KR100479340 B1 KR 100479340B1 KR 20020077914 A KR20020077914 A KR 20020077914A KR 100479340 B1 KR100479340 B1 KR 100479340B1
Authority
KR
South Korea
Prior art keywords
module
state signal
smart card
signal
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0077914A
Other languages
English (en)
Other versions
KR20040050748A (ko
Inventor
전용성
박지만
박영수
전성익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0077914A priority Critical patent/KR100479340B1/ko
Publication of KR20040050748A publication Critical patent/KR20040050748A/ko
Application granted granted Critical
Publication of KR100479340B1 publication Critical patent/KR100479340B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0702—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery
    • G06K19/0705—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery the battery being connected to a power saving arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Sources (AREA)
  • Storage Device Security (AREA)

Abstract

저전력 스마트 카드 및 그 제어 방법을 개시한다.
본 발명에 따른 스마트 카드 및 구현 기술은, CPU 내장형 스마트 카드의 동작 과정에서 특정 작업을 수행하는 경우, 그 작업에 필요한 하드웨어만을 동작시키고 작업에 불필요한 나머지 하드웨어 기능을 정지시킴으로써 스마트 카드 동작시 소모되는 전력을 감소시키는데 그 목적이 있다.
이를 위하여 본 발명에서는, 현재 수행되는 작업에 불필요한 하드웨어 모듈에는 클럭(clock) 공급을 차단시키도록 한 저전력 스마트 카드를 제공한다.
통상의 스마트 카드에서는 외부에서 입력되는 클럭을 이용하거나 또는 내부에 구비되는 오실레이터(oscillator)를 이용하여 시스템 클럭을 생성하고 이 시스템 클럭을 스마트 카드를 구성하는 각 모듈로 공급한다. 이러한 일반적인 스마트 카드에서는 동작이 시작되는 시점부터 동작이 끝나는 시점까지 스마트 카드를 구성하는 모든 모듈로 계속해서 시스템 클럭이 공급된다. 이렇게 각 모듈로 공급되는 클럭은 모듈내의 하드웨어 소자인 플립플롭(Flip-Flop)들을 계속해서 스위칭시키게 되어 전력을 과다 소모시키게 된다.
따라서, 본 발명에서와 같이, 하드웨어 모듈로의 클럭 공급을 선택적으로 제어하는 경우, 스마트 카드의 전체 전력소모를 감소시킬 수 있을 것이다.

Description

저전력 스마트 카드 및 그 제어 방법{SMART CARD FOR CONTROLLING A SYSTEM CLOCK AND METHOD THEREFOR}
본 발명은 스마트 카드 제어 기술에 관한 것으로, 특히, CPU, I/O 모듈, 암호연산 모듈, 난수 발생기 등의 하드웨어 모듈로 구성되어 있는 스마트 카드의 동작 과정에 소모되는 전력을 감소시키는데 적합한 저전력 스마트 카드 및 그 제어 방법에 관한 것이다.
최근의 스마트 카드는 8비트(bit) 연산기능의 CPU에서 32비트 연산기능의 CPU로 변화되고 있으며, 암호기능의 강화를 위해 암호연산을 위한 별도의 하드웨어 모듈이 내장되기 때문에 자체 메모리의 용량이 점차 증가하고 있는 추세이다.
스마트 카드가 고성능, 다기능화되면 필연적으로 전력 소모가 증가되는데, 기존의 스마트 카드에서는 시스템을 구성하는 각 모듈에 대한 전력 소모 감소 문제를 중점적으로 다루고 있다. 즉, 스마트 카드내의 CPU, 암호연산 모듈 등이 동작할 때 각 모듈에 국한하여 소모 전력을 감소시키기 위한 방안을 제시하고 있다.
그러나, 스마트 카드가 외부의 리더(reader)기와 데이터를 상호 교신하며 이루어지는 작업 과정은 순차적으로 진행되므로, 스마트 카드를 구성하는 모든 시스템이 동시에 작동할 필요는 없다.
예를 들어, 외부 리더기에서 I/O를 통해 데이터를 입/출력하는 경우에는 스마트 카드를 구성하는 단위 모듈 중 하나인 I/O 모듈만이 동작하여도 무방하다. 즉, CPU를 포함한 나머지 모듈들은 정지되어 있어도 데이터 입출력 동작에는 지장이 없다.
또한, 암호연산 작업을 수행하는 경우에도 암호연산 하드웨어만이 작동을 하면 되고 나머지 하드웨어 모듈은 정지하고 있어도 작업 수행에는 문제가 없다.
본 발명의 목적은, 상술한 종래기술의 특징, 즉, 스마트 카드의 동작이 순차적으로 이루어진다는 점에 착안하여 안출한 것으로, 암호연산이나 데이터의 입출력 작업 등의 스마트 카드 내의 특정 하드웨어 모듈만이 필요한 작업을 수행하는 경우에는 작업에 필요하지 않은 나머지 하드웨어을 정지시킴으로써 스마트 카드의 전체 전원 소모를 감소시키도록 한 저전력 스마트 카드 및 그 제어 방법을 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 순차적인 작업 과정을 수행하는 스마트 카드에 있어서, 동작 상태에 따른 상태신호를 출력하는 제 1 하드웨어 모듈과; 제 1 하드웨어 모듈로부터 제공되는 상태신호를 논리합하는 논리합 게이트와; 논리합된 상태신호와 시스템 클럭을 반전 논리곱하는 적어도 하나 이상의 반전 논리곱 게이트와; 각각의 반전 논리곱 게이트로부터의 반전 논리곱된 해당 클럭 신호를 각각 수신하는 적어도 하나 이상의 제 2 하드웨어 모듈을 구비하는 스마트 카드를 제공한다.
본 발명의 목적을 달성하기 위한 다른 실시예에 따르면, 순차적인 작업 과정을 수행하는 스마트 카드에 있어서, 동작 상태에 따른 상태신호를 출력하는 제 1 하드웨어 모듈과; 제 1 하드웨어 모듈로부터 제공되는 상태신호와 시스템 클럭을 반전 논리곱하는 적어도 하나 이상의 반전 논리곱 게이트와; 각각의 반전 논리곱 게이트로부터의 반전 논리곱된 해당 클럭 신호를 각각 수신하는 적어도 하나 이상의 제 2 하드웨어 모듈을 구비하는 스마트 카드를 제공한다.
본 발명의 목적을 달성하기 위한 또 다른 실시예에 따르면, 다수의 하드웨어 모듈을 구비하며, I/O 모듈에서 특정 작업을 수행하는 스마트 카드 제어 방법에 있어서, I/O 모듈로 소정 데이터가 입력되면, I/O 모듈에서 논리 하이(또는 논리 로우)의 송신 상태신호를 송출하는 단계와; 송신 상태신호를 논리합하여 논리 하이(또는 논리 로우)의 송/수신 상태신호를 출력하는 단계와; 송/수신 상태신호를 반전시키고, 반전된 송/수신 상태신호와 시스템 클럭을 논리곱하여 논리 로우(또는 논리 하이)의 출력 신호를 송출함으로써, I/O 모듈을 제외한 나머지 하드웨어 모듈의 작동을 정지시키는 단계와; 데이터 송신 작업이 완료되는지를 판단하고, 데이터 송신 작업이 완료되면, I/O 모듈에서 논리 로우(또는 논리 하이)의 송신 상태신호를 송출하는 단계와; 송신 상태신호를 반전시키고, 반전된 송신 상태신호와 시스템 클럭을 논리곱하여 논리 하이(또는 논리 로우)의 출력 신호를 송출함으로써, 하드웨어 모듈을 구동시키는 단계와; 데이터 수신 작업이 개시되는지를 판단하고, 데이터 수신 작업이 개시되면, I/O 모듈에서 논리 하이(또는 논리 로우)의 수신 상태신호를 송출하는 단계와; 수신 상태신호를 논리합하여 논리 하이(또는 논리 로우)의 송/수신 상태신호를 출력하는 단계와; 송/수신 상태신호를 반전시키고, 반전된 송/수신 상태신호와 시스템 클럭을 논리곱하여 논리 로우(또는 논리 하이)의 출력 신호를 송출함으로써, I/O 모듈을 제외한 나머지 하드웨어 모듈의 작동을 정지시키는 단계와; 데이터 수신 작업이 완료되는지를 판단하고, 데이터 수신 작업이 완료되면, I/O 모듈에서 논리 로우(또는 논리 하이)의 수신 상태신호를 송출하는 단계와; 수신 상태신호를 반전시키고, 반전된 수신 상태신호와 시스템 클럭을 논리곱하여 논리 하이(또는 논리 로우)의 출력 신호를 송출함으로써, 하드웨어 모듈을 구동시키는 단계를 포함하는 것을 특징으로 하는 스마트 카드 제어 방법을 제공한다.
본 발명의 목적을 달성하기 위한 또 다른 실시예에 따르면, 다수의 하드웨어 모듈을 구비하며, 암호연산 모듈에서 특정 작업을 수행하는 스마트 카드 제어 방법에 있어서, 암호연산 모듈로 암호연산을 위한 데이터가 입력되면, 암호연산 모듈에서 논리 하이(또는 논리 로우)의 연산 상태신호를 송출하는 단계와; 연산 상태신호를 반전시키고, 반전된 연산 상태신호와 시스템 클럭을 논리곱하여 논리 로우(또는 논리 하이)의 출력 신호를 송출함으로써, 암호연산 모듈을 제외한 나머지 하드웨어 모듈의 작동을 정지시키는 단계와; 암호연산 작업이 완료되는지를 판단하고, 암호연산 작업이 완료되면, 암호연산 모듈에서 논리 로우(또는 논리 하이)의 연산 상태신호를 송출하는 단계와; 연산 상태신호를 반전시키고, 반전된 연산 상태신호와 시스템 클럭을 논리곱하여 논리 하이(또는 논리 로우)의 출력 신호를 송출함으로써, 하드웨어 모듈을 구동시키는 단계를 포함하는 것을 특징으로 하는 스마트 카드 제어 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
설명에 앞서, 본 발명에 따른 스마트 카드의 구조는 특정 하드웨어 모듈의 동작상태신호를 논리 반전한 후, 이 신호를 나머지 하드웨어 모듈의 클럭 신호와 논리곱(AND)하여 입력함을 특징으로 한다.
즉, 본 발명은, 특정 하드웨어 모듈만을 필요로 하는 작업이 수행되는 경우, 그 모듈의 동작상태신호는 논리 신호 하이(high), 이 신호의 논리 반전된 값은 논리 신호 로우(low)가 되며, 이 신호와 논리 곱한 클럭을 갖는 하드웨어 모듈은 정지 상태가 되게 한다는 것으로, 이러한 기술 사상으로부터 본 발명에서 목적으로 하는 바를 용이하게 달성할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따라 I/O 모듈의 상태 신호를 이용하여 나머지 하드웨어 모듈, 예컨대, CPU(110), 암호연산 모듈(120), 난수 발생기(130)에 공급되는 클럭을 제어하는 구조를 갖는 스마트 카드의 블록 구성도로서, I/O 모듈(100), 논리합 게이트(140), 반전 논리곱 게이트(150, 160, 170)를 포함한다.
도 1에 도시한 바와 같이, I/O 모듈(100)은 데이터 입/출력을 담당하는 하드웨어 모듈로서, 동작 상태에 따라 송/수신 상태신호를 출력한다.
논리합 게이트(140)는 I/O 모듈(100)로부터 제공되는 수신 상태신호와 송신 상태신호를 논리합하여 해당 송/수신 상태신호를 반전 논리곱 게이트(150)로 출력한다.
반전 논리곱 게이트(150, 160, 170)는 논리합 게이트(140)로부터의 송/수신 상태신호와 시스템 클럭 신호를 반전 논리곱하여 반전된 해당 클럭 신호, 즉, CPU 클럭 신호, 암호연산 모듈 클럭 신호, 난수 발생기 클럭 신호를 각각 생성하고, 생성된 각각의 클럭 신호를 CPU(110), 암호연산 모듈(120), 난수 발생기(130)로 각각 제공한다.
이하, 상술한 구성과 함께, 본 발명에서 제시하는 특정 하드웨어 모듈, 예컨대, I/O 모듈(100)만이 필요한 작업 수행시 데이터를 입출력하는 경우의 수행 절차를 도 4를 참조하여 살펴보면 다음과 같다.
초기에 스마트 카드가 동작을 개시하면 I/O 모듈(100)은 동작하지 않으므로 송/수신 상태신호는 논리신호 로우가 되고, 이를 반전한 신호는 논리 하이가 되어 시스템 클럭이 모든 하드웨어 모듈(110, 120, 130)에 공급되면서 동작을 시작하게 된다. 스마트 카드가 동작을 개시하여 초기화 과정을 끝마친 후 데이터 입출력 작업이 수행된다.
먼저, 송신의 경우는, CPU(110)가 송신할 데이터를 I/O 모듈(100)의 레지스터에 미리 입력하면(단계 400), I/O 모듈(100)에서 이 데이터를 한 비트씩 송신하게 된다. 이때, 송신 상태신호는 논리 하이가 된다.
이 신호에 의해 송/수신 상태신호가 논리 하이가 되어 이 신호를 반전한 신호와 시스템 클럭과 논리곱(150, 160, 170)되어 있는 출력 신호는 논리 로우가 된다.
즉, I/O 모듈(100)을 제외한 모든 하드웨어 모듈(110, 120, 130)에 공급되는 클럭 신호는 논리 로우가 되어 하드웨어 모듈들(110, 120, 130)이 정지상태가 된다(단계 410).
이후, 송신이 모두 끝나면 송신 상태신호가 논리 로우가 되고, 이를 반전한 신호는 논리 하이가 되어 시스템 클럭이 모든 하드웨어 모듈(110, 120, 130)로 공급된다(단계 420).
송신이 끝난 후 수신이 시작되면, 수신 상태신호가 논리 하이가 된다. 이 신호에 의해 송/수신 상태신호가 논리 하이가 되어, 송신의 경우와 마찬가지로 I/O 모듈(100)을 제외한 모든 하드웨어 모듈(110, 120, 130)에 공급되는 클럭 신호는 항상 논리 로우가 되어 하드웨어 모듈들이 정지상태가 된다(단계 430).
이후, 수신이 모두 끝나면 수신 상태신호가 논리 로우가 되어 시스템 클럭이 모든 하드웨어 모듈(110, 120, 130)로 공급된다(단계 440).
즉, 본 실시예에 의하면, 송/수신 작업의 경우, CPU(110)가 송신할 데이터를 I/O모듈(100)의 레지스터에 미리 입력하고, 이 I/O모듈(100)에서 데이터를 한 비트씩 송신하게 되므로 I/O모듈(100)이 송신 동작 중에는 나머지 하드웨어 모듈이 정지하고 있어도 문제가 되지 않는다.
또한, 스마트 카드에서 송신이 완료되면 스마트 카드의 모든 모듈이 다시 정상 동작하게 되고, 리더기는 스마트 카드에서 보낸 데이터를 이용하여 필요한 동작을 수행한 후 데이터를 스마트 카드로 전송하게 된다.
이 시간 동안 스마트 카드는 수신에 필요한 준비 작업을 모두 마친 상태로서, 리더기에서 데이터가 입력되기 시작하면 I/O 모듈(100)를 제외한 나머지 하드웨어 모듈(110, 120, 130)은 정지하고 있어도 문제가 되지 않는다.
I/O모듈(100)에서 수신이 완료되면 스마트 카드의 모든 모듈이 다시 정상 동작하고, CPU(110)는 I/O모듈(100)에 저장된 데이터를 가져오면 된다.
도 2는 본 발명의 다른 실시예에 따라 암호연산 모듈의 상태 신호를 이용하여 나머지 하드웨어 모듈, 예컨대, CPU(210), I/O 모듈(220), 난수 발생기(230)에 공급되는 클럭을 제어하는 구조를 갖는 스마트 카드의 블록 구성도로서, 암호연산 모듈(200), 반전 논리곱 게이트(240, 250, 260)를 각각 포함한다.
도 2에 도시한 바와 같이, 암호연산 모듈(200)은 암호연산을 독립적으로 수행하는 하드웨어 모듈로서, 동작 상태에 따라 연산 상태신호를 출력한다.
반전 논리곱 게이트(240, 250, 260)는 암호연산 모듈(200)로부터의 연산 상태신호와 시스템 클럭 신호를 반전 논리곱하여 반전된 해당 클럭 신호, 즉, CPU 클럭 신호, I/O 모듈 클럭 신호, 난수 발생기 클럭 신호를 각각 생성하고, 생성된 각각의 클럭 신호를 CPU(210), I/O 모듈(220), 난수 발생기(230)로 각각 제공한다.
이하, 상술한 구성과 함께, 본 발명에서 제시하는 특정 하드웨어 모듈, 예컨대, 암호연산 모듈(200)만이 필요한 작업 수행시 데이터를 입출력하는 경우의 수행 절차를 도 5를 참조하여 살펴보면 다음과 같다.
먼저, CPU(210)는 암호연산을 위한 데이터를 암호연산 모듈(200)에 입력하고 암호연산을 개시한다(단계 500).
암호연산 모듈(200)이 암호연산을 시작하면 연산 상태신호가 논리 하이가 되고, 이 신호를 반전한 신호와 시스템 클럭이 논리곱 게이트(240, 250, 260)에 의해 논리곱 되어 논리곱 게이트(240, 250, 260)에 의해 출력되는 출력신호는 모두 논리 로우가 된다. 즉, 암호연산 모듈(200)을 제외한 모든 하드웨어 모듈(210, 220, 230)에 공급되는 클럭 신호는 논리 로우가 되어 하드웨어 모듈(210, 220, 230)이 정지하게 된다(단계 510).
이후, 암호연산 과정이 모두 끝나면 연산 상태신호는 논리 로우가 되고. 이를 반전한 신호는 논리 하이가 되어 시스템 클럭이 모든 하드웨어 모듈(210, 220, 230)에 공급된다.
즉, 본 실시예에서는, 상술한 송수신 과정과 마찬가지로 CPU(210)가 암호연산에 필요한 데이터를 암호연산 모듈(200)에 입력한 후 연산 시작을 명령하면 암호연산 모듈(200)은 독립적으로 연산을 수행하므로, 암호연산 모듈(200)을 제외한 나머지 하드웨어 모듈(210, 220, 230)은 정지하고 있어도 문제가 되지 않는다.
또한, 암호연산이 완료되면 스마트 카드의 모든 하드웨어 모듈이 정상 동작하게 되고 CPU(210)는 암호연산 결과를 암호연산 모듈(200) 내의 레지스터에서 가져오면 된다.
본 발명의 스마트 카드는 이와 같은 절차를 반복하게 된다.
도 3은 기존의 IC카드와 본 발명에서 제시하는 구조의 스마트 카드의 전력 소모를 서로 비교한 그래프이다.
암호연산 상태일 경우의 전력소모를 비교해 보면, 기존의 스마트 카드는 전력 소모가 증가되는 반면 본 발명에서 제시하는 구조의 스마트 카드는 암호연산이 시작되면 암호연산 모듈만이 동작하므로 전력소모가 증가하지 않거나 오히려 줄어든다는 사실을 알 수 있다.
또한, 데이터의 송신 또는 수신 상태에서는 본 발명에서 제시하는 구조의 스마트 카드는 I/O모듈만이 동작하게 되므로 전력소모가 현저히 감소됨을 알 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 스마트 카드는 작업에 필요한 특정 하드웨어만을 동작시키고 나머지 하드웨어의 동작을 정지시킴으로써 기존의 스마트 카드에 비해 전력 소모를 획기적으로 감소시킬 수 있는 바, 스마트 카드가 휴대폰에 내장되는 응용분야에 적용될 경우 휴대폰의 배터리 전력 소모를 크게 절감할 수 있다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 후술하는 특허청구범위의 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.
도 1은 본 발명의 일 실시예로서, I/O 모듈의 상태 신호를 이용하여 나머지 하드웨어 모듈에 공급되는 클럭을 제어하는 구조를 갖는 스마트 카드의 블록 구성도,
도 2는 본 발명의 다른 실시예로서, 암호연산 모듈의 상태 신호를 이용하여 나머지 하드웨어 모듈에 공급되는 클럭을 제어하는 구조를 갖는 스마트 카드의 블록 구성도,
도 3은 스마트 카드의 동작 중 전력 소모를 비교한 그래프,
도 4는 도 1의 스마트 카드의 데이터 입/출력시 클럭 제어 과정의 흐름도,
도 5는 도 2의 스마트 카드의 암호연산시 클럭 제어 과정의 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
100, 220 : I/O 모듈 110, 210 : CPU
120, 200 : 암호연산 모듈 130, 230 : 난수 발생기
140 : 논리합 게이트
150, 160, 170, 240, 250, 260 : 반전 논리곱 게이트

Claims (8)

  1. 순차적인 작업 과정을 수행하는 스마트 카드에 있어서,
    동작 상태에 따른 상태신호를 출력하는 제 1 하드웨어 모듈과;
    상기 제 1 하드웨어 모듈로부터 제공되는 상태신호를 논리합하는 논리합 게이트와;
    상기 논리합된 상태신호와 시스템 클럭을 반전 논리곱하는 적어도 하나 이상의 반전 논리곱 게이트와;
    상기 각각의 반전 논리곱 게이트로부터의 반전 논리곱된 해당 클럭 신호를 각각 수신하는 적어도 하나 이상의 제 2 하드웨어 모듈을 구비하는 스마트 카드.
  2. 제 1 항에 있어서,
    상기 스마트 카드는,
    상기 상태신호가 논리 하이(high)(또는 논리 로우(low))일 경우, 상기 제 1 하드웨어 모듈을 제외한 상기 제 2 하드웨어 모듈로 입력되는 클럭 신호를 차단시키고, 상기 상태신호가 논리 로우(또는 논리 하이)일 경우, 상기 제 2 하드웨어 모듈로 상기 클럭 신호를 공급하는 것을 특징으로 하는 스마트 카드.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 하드웨어 모듈은 데이터 입/출력 담당 하드웨어 모듈인 것을 특징으로 하는 스마트 카드.
  4. 순차적인 작업 과정을 수행하는 스마트 카드에 있어서,
    동작 상태에 따른 상태신호를 출력하는 제 1 하드웨어 모듈과;
    제 1 하드웨어 모듈로부터 제공되는 상태신호와 시스템 클럭을 반전 논리곱하는 적어도 하나 이상의 반전 논리곱 게이트와;
    상기 각각의 반전 논리곱 게이트로부터의 반전 논리곱된 해당 클럭 신호를 각각 수신하는 적어도 하나 이상의 제 2 하드웨어 모듈을 구비하는 스마트 카드.
  5. 제 4 항에 있어서,
    상기 스마트 카드는,
    상기 상태신호가 논리 하이(또는 논리 로우)일 경우, 상기 제 1 하드웨어 모듈을 제외한 상기 제 2 하드웨어 모듈로 입력되는 클럭 신호를 차단시키고, 상기 상태신호가 논리 로우(또는 논리 하이)일 경우, 상기 제 2 하드웨어 모듈로 상기 클럭 신호를 공급하는 것을 특징으로 하는 스마트 카드.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 1 하드웨어 모듈은 암호연산 수행 하드웨어 모듈인 것을 특징으로 하는 스마트 카드.
  7. 다수의 하드웨어 모듈을 구비하며, I/O 모듈에서 특정 작업을 수행하는 스마트 카드 제어 방법에 있어서,
    상기 I/O 모듈로 소정 데이터가 입력되면, 상기 I/O 모듈에서 논리 하이(또는 논리 로우)의 송신 상태신호를 송출하는 단계와;
    상기 송신 상태신호를 논리합하여 논리 하이(또는 논리 로우)의 송/수신 상태신호를 출력하는 단계와;
    상기 송/수신 상태신호를 반전시키고, 상기 반전된 송/수신 상태신호와 시스템 클럭을 논리곱하여 논리 로우(또는 논리 하이)의 출력 신호를 송출함으로써, 상기 I/O 모듈을 제외한 나머지 하드웨어 모듈의 작동을 정지시키는 단계와;
    데이터 송신 작업이 완료되는지를 판단하고, 상기 데이터 송신 작업이 완료되면, 상기 I/O 모듈에서 논리 로우(또는 논리 하이)의 송신 상태신호를 송출하는 단계와;
    상기 송신 상태신호를 반전시키고, 상기 반전된 송신 상태신호와 상기 시스템 클럭을 논리곱하여 논리 하이(또는 논리 로우)의 출력 신호를 송출함으로써, 상기 하드웨어 모듈을 구동시키는 단계와;
    데이터 수신 작업이 개시되는지를 판단하고, 상기 데이터 수신 작업이 개시되면, 상기 I/O 모듈에서 논리 하이(또는 논리 로우)의 수신 상태신호를 송출하는 단계와;
    상기 수신 상태신호를 논리합하여 논리 하이(또는 논리 로우)의 송/수신 상태신호를 출력하는 단계와;
    상기 송/수신 상태신호를 반전시키고, 상기 반전된 송/수신 상태신호와 시스템 클럭을 논리곱하여 논리 로우(또는 논리 하이)의 출력 신호를 송출함으로써, 상기 I/O 모듈을 제외한 나머지 하드웨어 모듈의 작동을 정지시키는 단계와;
    데이터 수신 작업이 완료되는지를 판단하고, 상기 데이터 수신 작업이 완료되면, 상기 I/O 모듈에서 논리 로우(또는 논리 하이)의 수신 상태신호를 송출하는 단계와;
    상기 수신 상태신호를 반전시키고, 상기 반전된 수신 상태신호와 상기 시스템 클럭을 논리곱하여 논리 하이(또는 논리 로우)의 출력 신호를 송출함으로써, 상기 하드웨어 모듈을 구동시키는 단계를 포함하는 것을 특징으로 하는 스마트 카드 제어 방법.
  8. 다수의 하드웨어 모듈을 구비하며, 암호연산 모듈에서 특정 작업을 수행하는 스마트 카드 제어 방법에 있어서,
    상기 암호연산 모듈로 암호연산을 위한 데이터가 입력되면, 상기 암호연산 모듈에서 논리 하이(또는 논리 로우)의 연산 상태신호를 송출하는 단계와;
    상기 연산 상태신호를 반전시키고, 상기 반전된 연산 상태신호와 시스템 클럭을 논리곱하여 논리 로우(또는 논리 하이)의 출력 신호를 송출함으로써, 상기 암호연산 모듈을 제외한 나머지 하드웨어 모듈의 작동을 정지시키는 단계와;
    암호연산 작업이 완료되는지를 판단하고, 상기 암호연산 작업이 완료되면, 상기 암호연산 모듈에서 논리 로우(또는 논리 하이)의 연산 상태신호를 송출하는 단계와;
    상기 연산 상태신호를 반전시키고, 상기 반전된 연산 상태신호와 상기 시스템 클럭을 논리곱하여 논리 하이(또는 논리 로우)의 출력 신호를 송출함으로써, 상기 하드웨어 모듈을 구동시키는 단계를 포함하는 것을 특징으로 하는 스마트 카드 제어 방법.
KR10-2002-0077914A 2002-12-09 2002-12-09 저전력 스마트 카드 및 그 제어 방법 Expired - Fee Related KR100479340B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0077914A KR100479340B1 (ko) 2002-12-09 2002-12-09 저전력 스마트 카드 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0077914A KR100479340B1 (ko) 2002-12-09 2002-12-09 저전력 스마트 카드 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20040050748A KR20040050748A (ko) 2004-06-17
KR100479340B1 true KR100479340B1 (ko) 2005-03-31

Family

ID=37344878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0077914A Expired - Fee Related KR100479340B1 (ko) 2002-12-09 2002-12-09 저전력 스마트 카드 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR100479340B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589221B2 (en) 2014-09-15 2017-03-07 Samsung Electronics Co., Ltd. Method of operating smart card and method of operating smart card system including the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103263B1 (ko) 2004-10-20 2012-01-11 삼성전자주식회사 전력 소비가 감소된 집적 회로 카드
KR101219069B1 (ko) 2005-05-30 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그것의 구동 방법
US20070297214A1 (en) * 2006-06-09 2007-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212373A (en) * 1990-07-03 1993-05-18 Mitsubishi Denki Kabushiki Kaisha Non-contact ic card
US5247164A (en) * 1989-01-26 1993-09-21 Hitachi Maxell, Ltd. IC card and portable terminal
JPH05274496A (ja) * 1992-03-26 1993-10-22 Toppan Printing Co Ltd Ｉｃカードターミナル
KR20040009447A (ko) * 2002-07-23 2004-01-31 (주)아이피에스 비접촉식 집적회로 카드에 사용되는 저전력 카드 리더 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247164A (en) * 1989-01-26 1993-09-21 Hitachi Maxell, Ltd. IC card and portable terminal
US5212373A (en) * 1990-07-03 1993-05-18 Mitsubishi Denki Kabushiki Kaisha Non-contact ic card
JPH05274496A (ja) * 1992-03-26 1993-10-22 Toppan Printing Co Ltd Ｉｃカードターミナル
KR20040009447A (ko) * 2002-07-23 2004-01-31 (주)아이피에스 비접촉식 집적회로 카드에 사용되는 저전력 카드 리더 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589221B2 (en) 2014-09-15 2017-03-07 Samsung Electronics Co., Ltd. Method of operating smart card and method of operating smart card system including the same

Also Published As

Publication number Publication date
KR20040050748A (ko) 2004-06-17

Similar Documents

Publication Publication Date Title
US5025387A (en) Power saving arrangement for a clocked digital circuit
US6639454B2 (en) Multiple circuit blocks with interblock control and power conservation
CN100426177C (zh) 在集成电路上的电子系统中动态控制功率的系统和方法
KR100479948B1 (ko) 이동무선전화기
US7043658B2 (en) Pipeline module circuit structure with reduced power consumption controlled via bi-directional clock control buses
US20060090026A1 (en) USB control circuit for saving power and the method thereof
JP3070527B2 (ja) 無線携帯端末
KR100479340B1 (ko) 저전력 스마트 카드 및 그 제어 방법
US20080045166A1 (en) Method Apparatus Comprising Integrated Circuit and Method of Powering Down Such Circuit
WO2022135060A1 (zh) 终端设备及nfc时钟控制方法、nfc模块、介质
US10331592B2 (en) Communication apparatus with direct control and associated methods
JP4032947B2 (ja) クロック同期式シリアル通信装置および半導体集積回路装置
CA3026008A1 (en) Optimized management of the power supply of a microcontroller
US5140539A (en) Electronic apparatus having key input means and key activated interruption signals
US5680626A (en) Method and apparatus for providing only that number of clock pulses necessary to complete a task
KR100616683B1 (ko) 파워다운 및 웨이크업 회로
JP2003248525A (ja) 電子機器における省電力制御装置及び省電力制御方法
JPH10125863A (ja) イネーブル端子を持つ入力パッド及びこれを利用した低電流消費形集積回路
JPH11305887A (ja) マイクロコントローラの制御方法及びマイクロコントローラ
CN117112467A (zh) 一种低速通信从机低功耗数字控制方法及系统
JP2003122621A (ja) バッファ制御システムおよびバッファ制御可能なメモリー
JP2002150787A (ja) 半導体集積回路
KR20030002266A (ko) 난수 발생 장치
KR200271640Y1 (ko) 인터럽트확장로직이 구비된 피지에이
KR100280407B1 (ko) 클럭공급제어회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20090303

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100319

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100319

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000