[go: up one dir, main page]

KR100475080B1 - Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법 - Google Patents

Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100475080B1
KR100475080B1 KR10-2002-0039833A KR20020039833A KR100475080B1 KR 100475080 B1 KR100475080 B1 KR 100475080B1 KR 20020039833 A KR20020039833 A KR 20020039833A KR 100475080 B1 KR100475080 B1 KR 100475080B1
Authority
KR
South Korea
Prior art keywords
resist pattern
soluble polymer
resist
semiconductor substrate
water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0039833A
Other languages
English (en)
Other versions
KR20040005329A (ko
Inventor
이시형
이중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0039833A priority Critical patent/KR100475080B1/ko
Priority to US10/391,342 priority patent/US20040009436A1/en
Publication of KR20040005329A publication Critical patent/KR20040005329A/ko
Application granted granted Critical
Publication of KR100475080B1 publication Critical patent/KR100475080B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

Si-콘테이닝(Si-containing) 수용성 폴리머를 이용한 레지스트 패턴 형성방법 및 반도체 소자의 제조방법을 개시한다. 레지스트 패턴 전면에 Si-콘테이닝 수용성 폴리머막을 형성한 후, 레지스트 패턴과 Si-콘테이닝 수용성 폴리머막의 접촉부위를 가교 반응시킨다. 다음에, 가교 반응을 일으키지 않은 Si-콘테이닝 수용성 폴리머를 탈이온수로 제거함으로써, 레지스트 패턴을 둘러싸는 Si-콘테이닝 물질층을 형성한다. 이와 같이 형성된 Si-콘테이닝 물질층에 의하여 레지스트 패턴의 식각 내성이 향상되고 굵어지므로, 이를 이용하여 단차가 있는 반도체 기재를 식각하기 용이하다. 그리고, 이웃하는 레지스트 패턴간의 CD를 상향 조절할 수 있다. 또한, 이-빔에 대한 식각 내성이 향상되므로 ILS(in-line SEM)으로 CD 측정하는 동안에 수축되는 것을 방지하여 CD를 일정하게 유지하도록 할 수 있다.

Description

Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴 형성방법 및 반도체 소자의 제조방법{Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자 제조를 위해 반도체 기재를 식각할 때에 이용되는 레지스트 패턴을 형성하는 방법과 이를 이용하여 반도체 소자를 제조하는 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 제조 공정에서 요구되는 배선 및 분리폭이 미세화되고 있다. 일반적으로 미세 패턴 형성은 리소그래피에 의하여 레지스트 패턴을 형성하고 이를 마스크로 하여 바탕의 각종 박막을 식각하는 방법에 의하고 있다.
이 때문에 미세 패턴의 형성에 있어서는 리소그래피 기술이 중요해진다. 종래의 리소그래피는 감광성 레지스트에 KrF(248nm)나 ArF(193nm)를 이용하여 마스크의 패턴을 노광하고 현상 속도차를 이용하여 감광성 레지스트 패턴을 얻게 된다. 그리고 감광성 레지스트와 하부 막질의 식각 선택비를 이용하여 원하는 패턴을 하부막에 전사한다.
단차가 있어 실제 식각해야 될 부분의 막질 두께가 다를 경우, 또는 웨이퍼의 단차와 개구율(open ratio)에 따른 식각양이 다를 경우, 감광성 레지스트의 두께를 높여 진행하여야 한다. 그러나, 레지스트의 두께가 증가되면 해상력과 초점심도(Depth Of Focus : DOF)가 감소된다. 그리고, 종횡비(aspect ratio) 증가에 따른 패턴의 쓰러짐 현상이 자주 발생한다. 따라서, 종래의 레지스트 패턴을 사용한 리소그래피 방법으로는 양호한 프로파일의 물질층 패턴을 형성할 수 없었다. 특히, 현재까지 개발된 ArF나 F2(157nm)용 레지스트는 KrF용 레지스트 투과도의 약 50∼60% 수준에 머물러, 실제 3000Å 이상의 두께에서는 슬로프 프로파일(slope profile)이 얻어지는 것이 불가피한 실정이다.
이러한 문제점을 해결하기 위해서는, 낮은 두께로 형성할 수 있는 식각 내성이 강한 레지스트를 사용하여야 하나, 실제 레지스트의 식각 내성을 획기적으로 향상시키기는 어렵다. 특히, ArF나 F2용 레지스트는 KrF용 레지스트 대비 약 30% 정도 빠르게 식각되고 있다. 따라서, 종래에는 레지스트의 식각 내성을 제어하는 것이 곤란하였다.
그리고, 게이트 전극과 같이 일정 피치(pitch)에서 가능한 높은 CD를 얻길 원하는 경우가 있다. 그러나 실제 해상력 한계에 의해 CD가 커지면 브릿지(bridge) 등을 유발하게 된다. 이와 같은 경우에 레지스트의 두께를 낮추거나 높은 개구수(numerical aperture) 설비를 구매하거나 해상력 향상 기술(resolution enhancement technique) 등의 다른 기술을 도입하게 된다. 따라서, 추가 비용이 발생되고 공정이 복잡해지는 문제가 있다.
특히, ArF나 F2용 레지스트는 KrF용 레지스트 대비 이-빔(e-beam)에 대한 내성이 매우 약하기 때문에, 실제 샘플 사진 공정 후 ILS(in-line SEM)으로 CD를 측정하는 동안에 수축(shrinkage)이 발생하여 시간에 따라서 CD가 감소하는 문제가 있다. 이러한 이유들로 사진 공정의 프로파일 확보는 가능하나 낮은 두께와 낮은 내성으로 식각시 어려움이 예상되고 있으며, 레지스트 마스크보다는 하드 마스크, 그리고 ArF 레지스트의 식각 내성과 투과도 향상, 그리고 이-빔 내성 증가에 대해서 현재까지 많은 연구가 이루어지고 있으나 아직까지 별다른 성과를 얻지 못하고 있다.
본 발명이 이루고자 하는 기술적 과제는, 종래기술의 문제점을 해결하기 위하여, 기존의 레지스트를 사용하더라도 식각 내성을 향상시킬 수 있는 레지스트 패턴 형성방법과 이를 적용하여 반도체 소자를 제조하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 높은 개구수 설비 구매의 필요없이 일정 피치에서 가능한 높은 CD를 구현할 수 있는 레지스트 패턴 형성방법과 이를 적용하여 반도체 소자를 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명에서는, 레지스트 패턴을 형성한 후, 레지스트 패턴 전면에 Si-콘테이닝 수용성 폴리머를 도포한다. 노광 및/또는 베이크하는 공정을 수행하면, 레지스트 패턴과 Si-콘테이닝 수용성 폴리머의 경계면에서 가교(crosslinking) 반응( 예컨대, 레지스트 패턴 내부에서 발생된 산에 의해 레지스트 패턴과 Si-콘테이닝 수용성 폴리머가 결합하는 반응)을 일으키게 되며, 이어 탈이온수로 씻어내면 Si-콘테이닝 폴리머는 수용성이므로 녹아 없어지되 레지스트 패턴과 가교 반응을 일으킨 부분은 씻겨 내려가지 않고 비교적 균일한 막으로 레지스트 패턴을 둘러싸게 되는 것을 이용한다.
이러한 레지스트 패턴을 이용하여, 본 발명에서는 특정 부위의 식각 내성을 향상시켜 단차로 인해 발생되는 DOF의 감소를 낮은 두께의 감광성 레지스트로 상쇄시킨다. 또한, 가능한 CD 타겟을 형성한 후 위의 공정을 적용하여 레지스트 패턴의 CD를 상향시킨다. 또한, 이-빔에 대한 식각 내성이 향상되므로 ILS로 CD를 측정하는 동안에도 CD를 일정하게 유지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 요소를 지칭한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 기술하는 실시예들에 한정되는 것으로 해석되어서는 안된다. 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 사상 및 범주 내에 포함될 수 있는 대안, 변형 및 등가를 포함한다.
실시예 1
도 1 내지 도 5는 본 발명의 제1 실시예에 따라 반도체 소자를 제조하는 방법을 설명하는 공정 단면도들이다. 본 실시예에서는 도 1에서와 같이 반도체 기재(10)에 단차가 있어 실제 식각해야 될 부분의 막질 두께가 다를 경우에 본 발명을 적용하는 경우를 예로 든다. 반도체 기재(10)는 반도체 기판 또는 그 위에 형성된 실리콘 산화막 등과 같은 절연막 또는 불순물이 도핑된 폴리실리콘막 등과 같은 도전막일 수 있다. 이와 같이 본 발명의 적용은 그 바탕에 제약된 것이 아니고, 레지스트 패턴을 형성할 수 있는 기재 위면 어느 경우에 있어서도 적용가능하고, 필요에 따른 기재 위에 형성된 것이다. 이들을 총칭하여 반도체 기재라고 한다.
먼저 도 1에서와 같이, 단차가 있는 반도체 기재(10)에 KrF, ArF 또는 F2 레지스트를 낮은 두께, 예컨대 3000Å 정도로 코팅하여 해상력과 DOF를 확보한다. 레지스트는 HMDS(hexamethyldisilazane) 처리를 한 반도체 기재(10) 위에 3000rpm 정도의 스핀코트 등에 의해 도포하고 120℃ 온도에서 90초 정도 프리-베이킹(pre-baking)을 실시하여 레지스트 안의 용제를 증발시킨다.
도포된 레지스트를 소정의 마스크를 이용하여 노광 및 현상하여 레지스트 패턴(15a, 15b)을 형성한다. 우선, 적용한 레지스트의 감도 파장에 대응하는 광원을 이용하여 노광한다. 필요에 따라서는 120℃ 온도에서 90초 정도 포스트-베이킹(post-baking)하여 레지스트의 해상도를 향상시킨다. 다음에 TMAH(tetramethylammonium hydroxide) 용액과 같은 현상액에 약 60초간 현상한다. 반도체 기재(10)에 단차가 있기 때문에, 반도체 기재(10)의 두꺼운 부분에서는 얇은 패턴(15a)이 형성되고, 반도체 기재(10)의 얇은 부분에서는 두꺼운 패턴(15b)이 형성된다.
도 2를 참조하면, 도 1의 결과물 전면에 Si-콘테이닝 수용성 폴리머막(20)을 코팅한다. 균일하게 도포할 수 있으면 스프레이, 회전, 또는 침지(immersion) 등의 방법에 의할 수 있다. 회전시키는 경우의 rpm은 2000 정도를 이용한다. Si-콘테이닝 수용성 폴리머막(20)은 바탕, 즉 레지스트 패턴(15a, 15b)을 녹이지 않으면서 후속의 현상 단계에서 사용되는 탈이온수에 의해서 용해될 수 있는 폴리머를 포함한 것으로 형성한다. Si-콘테이닝 수용성 폴리머는 가교 반응이 생기지 않는 경우에는, 수용성의 가교제와 혼합이 가능하다. Si-콘테이닝 수용성 폴리머는 다른 조성물들과 함께 적절한 용제에 섞여 레지스트의 형태로 적용될 수 있는데, 레지스트 재료의 조성에 따라 Si-콘테이닝 수용성 폴리머를 포함하는 레지스트가 영향을 받을 수 있다. 따라서, 레지스트 조성물을 최적화하는 것이 바람직하다. Si-콘테이닝 수용성 폴리머의 종류와 조성비는 특히 한정된 것은 아니고 이용한 재료의 종류 등에 따라 최적화된 것을 이용한다. 본 발명에서 이용할 수 있는 Si-콘테이닝 수용성 폴리머의 예시적인 구조와 그 제법은 후술하기로 한다.
도 3을 참조하면, 선택적으로 식각 내성을 강화시키기 위해 원하는 부위가 열린 마스크(50)를 이용하여 노광(55)한 후 베이크한다. 노광(55)에 이용되는 광원은 레지스트의 감광 파장에 이용되었던 광원을 이용할 수 있다. 이 때, 노광된 레지스트 패턴(15a) 내부에서부터 산이 발생되며 이는 Si-콘테이닝 수용성 폴리머와 레지스트 패턴(15a) 접촉부위의 가교를 통하여 레지스트 패턴(15a)을 감싸는 가교층, 즉 Si-콘테이닝 물질층(25a)을 형성하게 된다. 노광에 의해서 가교 반응을 일으키기 위한 산 발생이 시작되고, 후속의 베이크에서 공급하는 열에너지에 의해 가교 반응이 더욱 활성화될 수 있다. 따라서, 계속된 베이크에 의하여, Si-콘테이닝 물질층(25a)의 두께가 더 증가되며, 레지스트 패턴(15a, 15b) 내의 산을 더 발생시킬 정도로 베이크 온도를 높인다면, 노광되지 않은 레지스트 패턴(15b)을 감싸는 Si-콘테이닝 물질층(25b)을 형성할 수도 있다. 그러나, 베이크 온도를 적절히 조절하는 것에 의하여 노광된 레지스트 패턴(15a) 주위에만 Si-콘테이닝 물질층(25a)이 형성되도록 할 수 있다. 필요에 따라서는 Si-콘테이닝 수용성 폴리머를 포함하는 레지스트에 광산발생제를 함유한 것을 이용할 수 있다. 본 실시예에서는 반도체 기재(10)의 두꺼운 부분에 형성된 얇은 패턴(15a)에, 반도체 기재(10)의 얇은 부분에 형성된 두꺼운 패턴(15b)에서보다 더 두꺼운 Si-콘테이닝 물질층(25a)이 형성되도록 한다.
본 실시예에서는 마스크(50)를 이용하여 노광을 실시하는 경우를 예로 들지만, 마스크없이 전면 노광을 실시할 수도 있다. 본 실시예에서는 노광과 베이크를 모두 실시하는 경우를 예로 들어 설명하고 있으나, 필요에 따라 노광이나 베이크 중 어느 하나만 실시할 수 있도록 Si-콘테이닝 수용성 폴리머를 포함하는 레지스트의 조성물을 변경하여 적용할 수 있다. 베이크만 실시하는 경우에는 약 150℃의 고온에서 90초간 실시한다. 그러나, 베이크만 실시하는 경우에는 원하는 부위에만 선택적인 가교 반응을 일으키는 것에 제약이 있을 수 있다.
가교 반응의 제어는 일원적으로 결정되는 것은 아니고, 레지스트 패턴과 Si-콘테이닝 수용성 폴리머의 반응성, 레지스트 패턴의 형상, 두께, 필요로 하는 가교층, 즉 Si-콘테이닝 물질층의 두께, 사용 가능한 노광 조건, 도포 조건 등의 다양한 조건을 감안하여 결정할 필요가 있다.
다음에 도 4에 도시한 바와 같이, 탈이온수를 이용하여 현상을 하면 Si-콘테이닝 폴리머는 수용성이므로 녹아 없어지되 레지스트 패턴(15a, 15b)과 가교 반응을 일으킨 부분, 즉 Si-콘테이닝 물질층(25a, 25b)은 씻겨 내려가지 않고 비교적 균일한 두께로 레지스트 패턴(15a, 15b)을 둘러싸게 된다.
구체적으로, 상기 베이크가 실시된 Si-콘테이닝 수용성 폴리머막(20)을 탈이온수로 약 60초 정도 현상한다. 이때, 레지스트 패턴(15a, 15b)과 접한 Si-콘테이닝 수용성 폴리머막(20)은 가교 반응에 의하여 상기 레지스트 패턴(15a, 15b)을 둘러싸도록 남아 Si-콘테이닝 물질층(25a, 25b)이 되고, 상기 레지스트 패턴(15a, 15b)과 접하지 않고 반도체 기재(10)와 접한 부분에서는 Si-콘테이닝 수용성 폴리머막(20)은 가교 반응이 발생하지 않아 탈이온수에 의하여 씻겨 나가 제거된다. 이렇게 되면, 상기 레지스트 패턴(15a, 15b)을 둘러싸도록 형성된 Si-콘테이닝 물질층(25a, 25b)으로 인하여 레지스트 패턴(15a, 15b)의 실질적인 식각 내성이 향상된다. Si-콘테이닝 물질층(25a, 25b)은 경한(hard) 막으로서 식각 내성이 우수하기 때문이다. 따라서, 레지스트 패턴(15a, 15b)을 보호하여 반도체 기재(10) 식각 후에도 남아있게 하므로, 보다 안정화된 식각 공정을 확보할 수 있게 한다.
도 5에서와 같이 식각 내성이 향상된 레지스트 패턴(15a, 15b)을 식각마스크로 하여 반도체 기재(10)의 식각을 진행하여 깊이가 다른 트렌치(T1, T2, T3)를 형성할 경우, 반도체 기재(10)의 단차에 의한 좁은 DOF를 해결할 수 있다.
실시예 2
도 6 내지 도 9는 본 발명의 제2 실시예에 따라 반도체 소자를 제조하는 방법을 설명하는 공정 단면도들이다. 본 실시예에서는 도 6에서와 같이 종횡비가 큰 콘택홀(H1)이 있을 경우 실시예 1에서와 유사한 방법으로 원하는 구조를 형성시키기 위해 낮은 두께의 레지스트 패턴을 형성한 후 선택적으로 식각 내성 강화를 위해 Si-콘테이닝 수용성 폴리머막을 코팅하여 가교 반응시킨다.
도 6에서와 같이 어스펙트비가 큰 콘택홀(H1)이 형성되어 있는 반도체 기재(110) 상에 레지스트를 3000Å 정도로 얇게 코팅하여 해상력과 DOF를 확보한다. 이어서, 레지스트를 노광 및 현상하여 콘택홀(H1) 주변에 레지스트 패턴(115)을 형성한다.
도 7을 참조하면, 도 6의 결과물 상에 Si-콘테이닝 수용성 폴리머막(120)을 코팅한다. 이 때, 2000 rpm 정도의 스핀코트를 이용한다.
도 8을 참조하면, 도 7의 결과물에 대하여 노광(155)한 후 베이크한다. 구체적으로, Si-콘테이닝 수용성 폴리머막(120)이 형성된 결과물 전면에 노광(155)을 실시한다. 본 실시예에서는 마스크없이 전면 노광을 실시하지만, 경우에 따라서는 원하는 부위가 열린 마스크를 이용하여 노광을 실시할 수도 있다. 이어서, 노광된 Si-콘테이닝 수용성 폴리머막(120)을 90∼120℃ 및 30∼150초 동안 베이크를 실시한다. 노광(155)은 레지스트 패턴(115) 내의 산을 발생시키며 이는 베이크 열에너지에 의해 활성화되어 Si-콘테이닝 수용성 폴리머와의 가교 반응을 일으킨다. 이로써, 레지스트 패턴(115)을 감싸는 Si-콘테이닝 물질층(125)이 형성된다.
도 9에 도시된 것처럼, 탈이온수를 가하면 Si-콘테이닝 폴리머는 수용성이므로 녹아 없어지되 레지스트 패턴(115)과 가교 반응을 일으킨 부분, 즉 Si-콘테이닝 물질층(125)은 씻겨 내려가지 않고 비교적 균일한 막으로서 레지스트 패턴(115)을 둘러싸게 된다. 이렇게 되면, 레지스트 패턴(115)을 둘러싸도록 형성된 Si-콘테이닝 물질층(125)으로 인하여 레지스트 패턴(115)의 실질적인 식각 내성이 향상된다. 식각 내성이 향상된 레지스트 패턴(115)을 식각마스크로 하여 반도체 기재(110)를 식각하여 콘택홀(H2)을 형성하면, 반도체 기재(110)의 단차에 의한 좁은 DOF를 해결할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 실시예를 이용하면 고집적 소자의 듀얼 다마신과 같은 공정을 유리하게 수행할 수 있다.
실시예 3
도 10 내지 도 13은 본 발명의 제3 실시예에 따라 반도체 소자를 제조하는 방법을 설명하는 공정 단면도들이다.
실제 공정 진행상 리소그래피 단계에서는 일정 피치하에서 CD를 가능하면 크게 할 필요가 있다. 이 경우 실제 ADI(After Development Inspection)상에서 큰 CD를 구현하는 것은 작은 CD를 얻는 것이 비해서 매우 어렵다. 실제 게이트 전극의 CD를 크게 하길 원하나 레지스트의 해상력 한계로 인해 CD를 높일 경우 브릿지의 위험이 있다. 본 실시예에서는, 도 10에서 실제 가능한 해상력을 ADI에서 정의(define)한 후 도 11 내지 도 13과 같은 스킴(scheme)으로 CD를 상향 조절하는 것을 설명한다.
먼저 도 10과 같이 반도체 기재(210) 상에 라인 타입의 레지스트 패턴(215a, 215b)을 형성한다. 실제 가능한 해상력을 ADI에서 정의한 것이다.
다음에 도 11에서와 같이, 도 10의 결과물 상에 Si-콘테이닝 수용성 폴리머막(220)을 코팅한다. 2000rpm 정도의 스핀코트를 이용한다.
다음에, 도 12를 참조하면, CD를 상향 조절할 부분 예를 들어, 셀(cell) CD를 높이길 원할 경우 셀만 오픈된 마스크(250)를 이용하여 노광(225)한 후 베이크한다. 베이크는 노광된 Si-콘테이닝 수용성 폴리머막(220)에 대하여 90∼120℃에서 30∼150초 동안 실시한다. 노광(225)은 레지스트 패턴(215b) 내의 산을 발생시키며, 베이크의 열에너지는 이를 활성화시켜 Si-콘테이닝 수용성 폴리머와 가교를 통하여 레지스트 패턴(215b)을 감싸는 가교층, 즉 Si-콘테이닝 물질층(225)을 형성하게 된다. 노광시의 도즈량과 베이크의 온도가 높을수록 산을 더 잘 발생하게 하고 가교 반응을 더욱 활성화하므로 원하는 두께의 가교층을 얻기 위해서는 이를 조절해야 한다. 특히, 본 실시예에서는 베이크 온도를 조절하여 노광된 레지스트 패턴(215b) 주변에만 가교 반응이 활성화되도록 하는 것이 중요하다.
도 13을 참조하면, 도 12의 결과물 상에 탈이온수를 적용한다. Si-콘테이닝 폴리머는 수용성이므로 녹아 없어지되 레지스트 패턴(215b)과 가교 반응을 일으킨 부분, 즉 Si-콘테이닝 물질층(225)은 씻겨 내려가지 않고 비교적 균일한 막으로서 레지스트 패턴(215b)을 둘러싸게 된다. 따라서, 레지스트 패턴(215b)이 굵어지고, 그 CD가 상향된다. 이 때 CD는 앞에서 설명한 것처럼, 노광시의 도즈량과 베이크 온도에 의하여 조절이 가능하다.
이와 같이 형성된 레지스트 패턴(215b)을 이용하여 하부의 반도체 기재(210)를 식각하면, 일정 피치하에서 가능한 한 큰 CD를 구현할 수 있다.
실시예 4
도 14 내지 도 16은 본 발명의 제4 실시예에 따라 반도체 소자를 제조하는 방법을 설명하는 공정 단면도들이다.
도 14를 참조하면, 반도체 기재(310)에 수평 방향으로 반사되는 빛에 의해 레지스트 패턴이 변형되는 것을 방지하기 위하여, 유기 하부반사방지막(313, anti-reflection coating : ARC)을 300Å 정도로 형성한다. 이어서, KrF, ArF 또는 F2 레지스트를 낮은 두께, 예컨대 3000Å 정도로 코팅하여 해상력과 DOF를 확보한다. 도포된 레지스트를 소정의 마스크를 이용하여 노광 및 현상하여 100nm CD의 레지스트 패턴(315)을 형성한다. 다음에 상기 실시예들에서와 마찬가지 방법으로 그 결과물 전면에 Si-콘테이닝 수용성 폴리머막을 코팅한다. 그 후 150℃, 90 초간 베이크하고 탈이온수로 60초간 현상한다. 베이크시에 레지스트 패턴(315) 내부에서부터 산이 발생되며 이는 Si-콘테이닝 수용성 폴리머와 레지스트 패턴(315) 접촉부위의 가교를 통하여 레지스트 패턴(315)을 감싸는 가교층, 즉 Si-콘테이닝 물질층(325)을 형성하게 된다.
도 15를 참조하면, 레지스트 패턴(315)을 식각마스크로 하여 반도체 기재(310)를 식각하기에 앞서, 산소 플라즈마를 이용하여 유기 ARC(313)를 60초 동안 식각한다. 산소 플라즈마에 의하여 Si-콘테이닝 물질층(325)이 실릴레이션(silylation)되어 SiOx로 변화된다. SiOx화된 Si-콘테이닝 물질층(325')은 더욱 식각 내성이 향상되므로, 하부의 반도체 기재(310)를 식각할 때에 더욱 경한 마스크로 사용 가능하게 된다.
도 16을 참조하면, SiOx화된 Si-콘테이닝 물질층(325')으로 둘러싸인 레지스트 패턴(315)을 마스크로 이용하여 반도체 기재(310)를 식각하여 원하는 리세스(R)를 얻는다.
이미 앞에서 언급하였듯, ArF나 F2용 레지스트는 KrF용 레지스트 대비 이-빔에 대한 내성이 매우 약하기 때문에, 실제 샘플 사진 공정 후 ILS에서 CD 측정 중에 수축이 발생하여 시간에 따라서 CD가 감소하는 문제가 있다. 그러나, 본 실시예에서와 같이 내성을 향상시키면 시간이 지나도 CD를 일정하게 유지하도록 할 수 있다.
이처럼 본 발명에 의하면, 반도체 기재의 선택된 영역에서는 레지스트 패턴에 가교층을 형성하고, 그 밖의 영역에서는 가교층을 형성하지 않도록 할 수 있다. 이와 같은 방법에 의하면, 적당한 마스크를 이용하는 것에 의하여 반도체 기재의 다른 영역을 선택적으로 노광하고, 노광한 부분과 노광하지 않은 부분을 구별하고, 레지스트와 Si-콘테이닝 수용성 폴리머간에 가교한 부분과 그렇지 않은 부분으로 형성하는 것이 가능하다. 이것에 의해, 동일 반도체 기재 상에 다른 식각 내성을 가진 레지스트 패턴 및/또는 다른 CD의 레지스트 패턴을 형성하는 것이 가능하다.
실시예 5
이하에서는 본 발명의 실시예들에 사용할 수 있는 Si-콘테이닝 수용성 폴리머의 예시적인 구조와 그 제조 방법을 설명하기로 한다.
0.03mol MAA 2.58g과 0.03mol HEMA 3.43g과 0.04mol MPTS 13.31g을 건조된 에틸 아세테이트 19.3g과 녹인 다음에, 메탄올에서 정제한 10mol% 아조비스이소부티로니트릴(AIBN) 1.64g을 첨가한다. 그 후 강하게 저어 AIBN을 완전히 녹인 후 N2로 퍼지한다. 그 후 액체 N2를 이용하여 동결시킨 후 감압 하에서 천천히 녹여 반응 혼합물 속의 산소를 완전히 제거한다. 이 절차를 2회 더 반복한 후 65℃로 유지되는 오일 배쓰에서 24시간 동안 중합한다. 중합이 끝난 혼합물을 무수 테트라히드로퓨란(THF) 50g에 녹인 후 헥산(n-hexane) : 이소프로필알코올(IPA) = 3 : 1의 솔벤트에 천천히 떨어뜨려 침전시킨다. 침전된 흰색 고체를 필터링한 후 다시 THF에 녹여 위의 방법으로 3회 더 실시한다. 그 후 다시 필터링하여 50℃로 유지되는 진공 오븐 내에서 건조시켜서 하기 화학식 1과 같은 폴리머를 회수한다. 상기의 방법으로 얻어진 수율은 83%이었다.
그 후 폴리프로필렌 글리콜 메틸 에틸 아세테이트(PGMEA) 10g에 위에서 합성한 폴리머(MAA-HEMA-MPTS) 3g과 헥사메톡시메틸멜라닌(HMMM) 0.3g을 녹여 Si-콘테이닝 수용성 폴리머를 준비한다. 필요에 따라, 수용성의 가교제와 혼합하여 사용할 수 있다.
본 발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 수정 및 변형이 가능함은 명백하다. 예를 들어, 상기 실시예들에서는 레지스트 패턴과 Si-콘테이닝 수용성 폴리머간의 가교 반응을 일으키기 위하여 레지스트 패턴 내의 산이 발생되도록 노광 및/또는 베이크하는 것을 예로 들어 설명하였다. 그러나, Si-콘테이닝 수용성 폴리머가 적용되는 형태, 예컨대 Si-콘테이닝 수용성 폴리머를 포함하는 레지스트의 조성물에 따라서는 하부 레지스트 패턴의 산을 발생시키지 않더라도 레지스트 패턴과 Si-콘테이닝 수용성 폴리머간의 가교 반응을 유도할 수 있는 방법이 있다. 따라서, 본 발명의 범주는 첨부된 청구범위 및 그 등가물에 의해 한정된다.
본 발명에 따르면 반도체 기재의 선택된 영역에서는 레지스트 패턴에 가교층을 형성하고, 그 밖의 영역에서는 가교층을 형성하지 않도록 할 수 있다. 이와 같은 방법에 의하면, 적당한 마스크를 이용하는 것에 의하여 반도체 기재의 다른 영역을 선택적으로 노광하고, 노광한 부분과 노광하지 않은 부분을 구별하고, 레지스트와 Si-콘테이닝 수용성 폴리머간에 가교한 부분과 그렇지 않은 부분으로 형성하는 것이 가능하다.
가교층은 Si-콘테이닝 물질층이므로 이것에 의해 레지스트 패턴의 식각 내성이 증가한다. 이에 따라, 낮은 두께의 레지스트를 도포하여도 되므로 DOF 확보 측면에서 유리하며, 레지스트 패턴의 쓰러짐도 방지할 수 있다. 그리고, 우수한 식각 프로파일을 얻을 수 있다.
또한, 동일 반도체 기재 상에 다른 CD의 패턴을 형성하는 것이 가능하다. 실제 가능한 해상력을 ADI에서 정의한 후 앞의 가교 반응을 일으키면, 용이하게 CD를 상향 조절할 수 있다.
특히, KrF용 레지스트에 비하여 이-빔에 대한 식각 내성이 약한 ArF나 F2용 레지스트로 패턴을 형성한 후, 본 실시예에서와 같이 식각 내성을 향상시키면 ILS로 CD를 측정할 때에 수축되지 않으므로 시간에 따라서 CD가 감소하는 일없이 일정하게 유지된다.
따라서, 본 발명은 반도체 제조 공정을 안정화시켜 소자의 고집적화에 유리하고, 공정 여유도가 증가되어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있게 한다.
도 1 내지 도 5는 단차가 있는 반도체 기재를 본 발명의 제1 실시예에 따라 식각하여 반도체 소자를 제조하는 방법을 설명하는 공정 단면도들이다.
도 6 내지 도 9는 단차가 있는 반도체 기재를 본 발명의 제2 실시예에 따라 식각하여 반도체 소자를 제조하는 방법을 설명하는 공정 단면도들이다.
도 10 내지 도 13은 본 발명의 제3 실시예에 따라 일정한 피치에서 가능한 큰 CD를 확보하여 반도체 소자를 제조하는 방법을 설명하는 공정 단면도들이다.
도 14 내지 도 16은 본 발명의 제4 실시예에 따라 반도체 소자를 제조하는 방법을 설명하는 공정 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110, 210, 310 : 반도체 기재,
15a, 15b, 115, 215a, 215b, 315 : 레지스트 패턴,
20, 120, 220 : Si-콘테이닝 수용성 폴리머막,
25a, 25b, 125, 225, 325 : 가교층, 즉 Si-콘테이닝 물질층.

Claims (14)

  1. (a)단차가 있는 반도체 기재 상에 레지스트 패턴을 형성하되, 상기 레지스트 패턴은 그 상면이 나란하기 위해 그 두께가 서로 다른 복수개의 레지스트 패턴들로 형성하는 단계;
    (b)상기 레지스트 패턴이 형성된 상기 반도체 기재 전면을 덮는 Si-콘테이닝 수용성 폴리머막을 형성하는 단계;
    (c)상기 레지스트 패턴과 상기 Si-콘테이닝 수용성 폴리머막의 접촉부위를 가교 반응시킴으로써 상기 레지스트 패턴 표면에 Si-콘테이닝 물질층을 형성하는 단계;
    (d)가교 반응을 일으키지 않은 Si-콘테이닝 수용성 폴리머막을 탈이온수로 제거하는 단계; 및
    (e)상기 Si-콘테이닝 물질층으로 인해 식각 내성이 향상된 상기 레지스트 패턴을 식각마스크로 하여 상기 반도체 기재를 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 Si-콘테이닝 물질층을 형성하기 위한 가교 반응은 상기 Si-콘테이닝 수용성 폴리머막이 형성된 반도체 기재를 노광하거나, 베이크하거나, 노광과 베이크를 모두 실시하는 것에 의하여 일어나는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서, 상기 노광은 원하는 부위에만 선택적으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 삭제
  5. 제1항에 있어서, 상기 Si-콘테이닝 물질층을 형성하기 위한 가교 반응은 상기 레지스트 패턴들 중 두께가 상대적으로 작은 레지스트 패턴에 대해서만 선택적으로 일어나도록 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제5항에 있어서, 상기 레지스트 패턴들 중 두께가 상대적으로 작은 레지스트 패턴에 대해서만 선택적으로 노광하고 베이크하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 레지스트 패턴의 식각 내성 개선과 CD(critical dimension)의 상향 조절을 위하여,
    (a)반도체 기재 상에 제1폭을 가진 레지스트 패턴을 형성하는 단계; 및
    (b)상기 레지스트 패턴이 형성된 상기 반도체 기재 전면을 덮는 Si-콘테이닝 수용성 폴리머막을 형성하는 단계;
    (c)상기 Si-콘테이닝 수용성 폴리머막이 형성된 상기 반도체 기재를 노광하거나, 베이크하거나, 노광과 베이크를 모두 실시하여 상기 레지스트 패턴과 상기 Si-콘테이닝 수용성 폴리머막의 접촉부위를 가교 반응시킴으로써, 상기 레지스트 패턴 표면에 Si-콘테이닝 물질층을 형성하는 단계;
    (d)가교 반응을 일으키지 않은 Si-콘테이닝 수용성 폴리머막을 탈이온수로 제거하는 단계; 및
    (e)상기 Si-콘테이닝 물질층으로 인해 증가된 제2폭을 갖는 상기 레지스트 패턴을 식각마스크로 하여 상기 반도체 기재를 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제2항 또는 제7항에 있어서, 상기 Si-콘테이닝 물질층의 두께는 상기 노광시의 도즈량, 베이크 온도 또는 이들의 조합으로써 조절하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제1항 또는 제7항에 있어서, 상기 레지스트 패턴은 KrF, ArF 또는 F2 레지스트로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제7항에 있어서, 상기 노광은 식각 내성을 개선하거나 CD를 상향 조절하려는 원하는 부위에만 선택적으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제1항 또는 제7항에 있어서, 상기 (a) 단계 전에, 상기 반도체 기재 위에 유기 하부반사방지막을 형성하는 단계와, 상기 (e) 단계 전에, 산소 플라즈마를 이용하여 상기 유기 하부반사방지막을 식각함으로써 상기 Si-콘테이닝 물질층을 실릴레이션(silylation)시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제1항 또는 제7항에 있어서, 상기 Si-콘테이닝 수용성 폴리머막은 다음 식으로 표시되는 폴리머를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
    식 중, l/(l+m+n) = 0.1 ∼ 0.4, m/(l+m+n) = 0.1 ∼ 0.5, n/(l+m+n) = 0.1 ∼ 0.4임.
  13. 제12항에 있어서, 상기 Si-콘테이닝 수용성 폴리머는 3,000 ∼ 50,000의 중량 평균 분자량을 가지는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제1항 또는 제7항에 있어서, 상기 Si-콘테이닝 수용성 폴리머는 산확산을 이용한 가교 반응을 유도할 수 있는 가교제와 혼합하여 이용하는 특징으로 하는 반도체 소자의 제조방법.
KR10-2002-0039833A 2002-07-09 2002-07-09 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법 Expired - Fee Related KR100475080B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0039833A KR100475080B1 (ko) 2002-07-09 2002-07-09 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
US10/391,342 US20040009436A1 (en) 2002-07-09 2003-03-18 Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039833A KR100475080B1 (ko) 2002-07-09 2002-07-09 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20040005329A KR20040005329A (ko) 2004-01-16
KR100475080B1 true KR100475080B1 (ko) 2005-03-10

Family

ID=30113111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039833A Expired - Fee Related KR100475080B1 (ko) 2002-07-09 2002-07-09 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US20040009436A1 (ko)
KR (1) KR100475080B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782325B1 (ko) 2006-11-10 2007-12-06 삼성전자주식회사 반도체 소자의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456312B1 (ko) * 2002-07-19 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
KR100564565B1 (ko) * 2002-11-14 2006-03-28 삼성전자주식회사 실리콘을 함유하는 폴리머 및 이를 포함하는 네가티브형레지스트 조성물과 이들을 이용한 반도체 소자의 패턴형성 방법
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100640587B1 (ko) * 2004-09-23 2006-11-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100591133B1 (ko) * 2004-12-15 2006-06-19 동부일렉트로닉스 주식회사 불화아르곤용 포토레지스트를 이용한 게이트 패턴 형성 방법
FI118466B (fi) * 2005-04-08 2007-11-30 Kone Corp Kunnonvalvontajärjestelmä
US7566525B2 (en) * 2005-06-14 2009-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US7790357B2 (en) * 2006-09-12 2010-09-07 Hynix Semiconductor Inc. Method of forming fine pattern of semiconductor device
US7407597B2 (en) * 2006-09-14 2008-08-05 Lam Research Corporation Line end shortening reduction during etch
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
US7687395B2 (en) * 2006-11-02 2010-03-30 International Business Machines Corporation Contact aperture and contact via with stepped sidewall and methods for fabrication thereof
US8530147B2 (en) * 2007-11-21 2013-09-10 Macronix International Co., Ltd. Patterning process
US8158335B2 (en) * 2008-09-15 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High etch resistant material for double patterning
KR101654048B1 (ko) * 2009-09-02 2016-09-05 삼성전자주식회사 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법
JP5659872B2 (ja) * 2010-10-22 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5768397B2 (ja) * 2011-02-16 2015-08-26 三菱電機株式会社 半導体装置の製造方法
US20140357080A1 (en) * 2013-06-04 2014-12-04 Tokyo Electron Limited Method for preferential shrink and bias control in contact shrink etch
KR102366801B1 (ko) 2015-03-31 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
US9793132B1 (en) * 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US10978301B2 (en) * 2018-08-31 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Morphology of resist mask prior to etching
US10943791B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and method for manufacturing a semiconductor device
KR20240134533A (ko) 2023-03-02 2024-09-10 주식회사 헬스원 내장형 열전도체를 구비한 온열마사지 헤드 구조

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057396A (en) * 1988-09-22 1991-10-15 Tosoh Corporation Photosensitive material having a silicon-containing polymer
KR100227859B1 (ko) * 1995-11-28 1999-11-01 가와무라 시게구니 수성도료용 경화성수지조성물
JP3189773B2 (ja) * 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
US6379869B1 (en) * 1999-03-31 2002-04-30 Infineon Technologies Ag Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning
JP2002134379A (ja) * 2000-10-19 2002-05-10 Sony Corp パターン形成方法
DE10137100B4 (de) * 2001-07-30 2005-07-07 Infineon Technologies Ag Transparenzverbesserung von Resist-Copolymeren für die 157 nm-Fotolithografie durch Einsatz von fluorierten Zimtsäurederivaten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782325B1 (ko) 2006-11-10 2007-12-06 삼성전자주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20040009436A1 (en) 2004-01-15
KR20040005329A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
KR100475080B1 (ko) Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
JP5568015B2 (ja) フォトレジスト組成物および多層フォトレジスト系を用いて多重露光する方法
US8158335B2 (en) High etch resistant material for double patterning
US9012132B2 (en) Coating material and method for photolithography
US7759253B2 (en) Method and material for forming a double exposure lithography pattern
KR102346806B1 (ko) 포토레지스트 패턴 트리밍 조성물 및 방법
TWI617890B (zh) 包含聚合熱酸產生劑之組合物及其方法
CN101814421B (zh) 形成半导体器件的精细图案的方法
JP3835545B2 (ja) フォトレジストパターンの形成方法及び半導体素子の製造方法
US8877430B2 (en) Methods of producing structures using a developer-soluble layer with multilayer technology
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
TWI737856B (zh) 微影圖案化方法
KR100732289B1 (ko) 반도체 소자의 미세 콘택 형성방법
WO2010080758A1 (en) Substrate planarization with imprint materials and processes
CN108957958A (zh) 微影图案化方法
JP2001066767A (ja) レジスト組成物およびその使用
TWI778393B (zh) 製造半導體元件的方法
JP2010156819A (ja) 半導体装置の製造方法
KR100682184B1 (ko) 감광막 패턴 수축용 조성물
KR101037528B1 (ko) 반도체 소자의 패턴 형성 방법
KR20090102218A (ko) 반도체 소자의 패턴 형성 방법
JP3766245B2 (ja) パタン形成方法および半導体装置の製造方法
JP2663815B2 (ja) レジストパターン形成方法
JP3766235B2 (ja) パタン形成方法および半導体装置の製造方法
TWI597588B (zh) 圖案化光阻劑的去除

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020709

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040608

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050113

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050224

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050225

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090202

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110131

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120131

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130131

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160109