[go: up one dir, main page]

KR100474990B1 - Alignment Key of Semiconductor Device and Formation Method - Google Patents

Alignment Key of Semiconductor Device and Formation Method Download PDF

Info

Publication number
KR100474990B1
KR100474990B1 KR1019970035767A KR19970035767A KR100474990B1 KR 100474990 B1 KR100474990 B1 KR 100474990B1 KR 1019970035767 A KR1019970035767 A KR 1019970035767A KR 19970035767 A KR19970035767 A KR 19970035767A KR 100474990 B1 KR100474990 B1 KR 100474990B1
Authority
KR
South Korea
Prior art keywords
structures
frame
alignment key
semiconductor device
shaped structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970035767A
Other languages
Korean (ko)
Other versions
KR19990012393A (en
Inventor
권오철
이석주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970035767A priority Critical patent/KR100474990B1/en
Publication of KR19990012393A publication Critical patent/KR19990012393A/en
Application granted granted Critical
Publication of KR100474990B1 publication Critical patent/KR100474990B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체장치의 얼라인 먼트 키(alignment key) 및 그 형성방법에 관해 개시한다. 본 발명에 의한 얼라인 먼트 키는 어미자로서 복수개의 프레임 형태의 구조물을 구비하고 있고, 상기 복수개의 구조물중 적어도 한 개의 구조물 양 측면에 대칭적으로 스페이서를 구비하고 있다. 따라서 복수개의 어미자 프레임 형태의 구조물중 양호한 구조물을 선택적으로 측정할 수 있으므로 아들자와 어미자간의 미스얼라인 양을 정확히 측정할 수 있으므로 후속공정을 위해 정확한 마스크 정렬이 가능하다.The present invention discloses an alignment key of a semiconductor device and a method of forming the same. The alignment key according to the present invention includes a plurality of frame-like structures as mothers, and symmetrically includes spacers on both sides of at least one of the plurality of structures. Therefore, it is possible to selectively measure the good structure of the structure of the plurality of mother frame frame, it is possible to accurately measure the amount of misalignment between the son and the mother, it is possible to precise mask alignment for the subsequent process.

Description

반도체장치의 얼라인 먼트 키 및 그 형성방법Alignment Key of Semiconductor Device and Formation Method

본 발명은 반도체장치의 얼라인 먼트 키 및 그 형성방법에 관한 것으로서, 특히 한 프레임(frame)안에 복수개의 프레임이 구비된 반도체장치의 얼라인 먼트 키 패턴 및 그 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alignment key of a semiconductor device and a method of forming the same, and more particularly, to an alignment key pattern of a semiconductor device having a plurality of frames in one frame and a method of forming the same.

반도체장치의 고집적화에 따라 웨이퍼 상에 형성되는 패턴의 밀도는 더 높아지고 있다. 특히, 셀 영역은 주변회로영역이나 코아영역에 비해 훨씬 높은 패턴밀도를 이루고 있다. 따라서 웨이퍼 상에 형성된 패턴의 폭이나 패턴들간의 피치는 매우 좁다.With the higher integration of semiconductor devices, the density of patterns formed on wafers is higher. In particular, the cell region has a much higher pattern density than the peripheral circuit region or core region. Therefore, the width of the pattern formed on the wafer or the pitch between the patterns is very narrow.

셀 영역이나 주변회로영역에 형성된 반도체소자들은 여러번의 박막형성공정과 박막 패터닝공정을 거쳐서 이루어진다. 웨이퍼 상에 한 박막이 형성되고 패터닝된 후, 새로운 박막을 형성하기 위해서는 웨이상에서 새로운 박막이 형성되어야 할 부분과 형성되지 않아야 할부분이 정확히 구분될 필요가 있다. 그래야만, 패터닝공정에서 웨이퍼 상의 정확한 위치에 원하는 박막 패턴이 형성되어 반도체소자가 정상적으로 형성되게 된다. 이러한 영역의 구분은 새로운 박막을 패터닝할 때 사용되는 마스크의 웨이퍼에 대한 정렬이 정확히 이루어져야만 가능해진다. 마스크의 정확한 정렬은 웨이퍼 상에 기 형성된 박막을 형성할 때 웨이퍼 상에 새겨지는 얼라인 먼트 키와 마스크에 새겨진 얼라인 먼트 키를 정확히 매칭시킴으로서 이루어질 수 있다.Semiconductor devices formed in the cell region or the peripheral circuit region are formed through several thin film formation processes and thin film patterning processes. After a thin film is formed and patterned on the wafer, in order to form a new thin film, a portion on which the new thin film should be formed and a portion that should not be formed on the way need to be accurately distinguished. Only then, the desired thin film pattern is formed at the correct position on the wafer in the patterning process so that the semiconductor device is normally formed. This distinction is possible only if the alignment of the mask used for patterning the new thin film with respect to the wafer is made correctly. Correct alignment of the mask can be achieved by accurately matching the alignment key engraved on the wafer with the alignment key engraved on the mask when forming a pre-formed thin film on the wafer.

이하, 종래 기술에 의한 반도체장치의 얼라인 먼트 키 및 그 형성방법을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, an alignment key and a method of forming the semiconductor device according to the related art will be described in detail with reference to the accompanying drawings.

도 1은 종래 기술에 의한 반도체장치의 얼라인 먼트 키의 평면도를 나타내고 도 2는 도 1을 2-2'방향으로 자른 단면도이다.1 is a plan view of an alignment key of a semiconductor device according to the prior art, and FIG. 2 is a cross-sectional view taken along the line 2-2 'of FIG. 1.

도 1을 참조하면, 반도체기판(8) 상에 프레임 형태의 구조물(10)이 구비되어 있다. 프레임 형태의 구조물(10)은 얼라인 먼트 키의 어미자 패턴이다. 그리고 프레인 형태의 구조물(10)은 산화막으로 이루어진 패턴이다. 도 1에는 나타나지 않지만, 프레임 형태의 구조물(10)의 측면에는 스페이서가 형성되어 있다. 그런데, 프레임 형태의 구조물(10)의 사이즈가 통상 3㎛∼4㎛정도로 셀 영역에 형성되는 패턴에 비해 폴리싱되는 영역이 넓다. 따라서 기판의 전면에 스페이서 형성물질을 형성한 후 그 전면을 폴리싱하는 과정에서 프레임 형태의 구조물(10)이 형성된 영역에서 스페이서 형성물질이 더 많이 식각되어 프레임 형태의 구조물(10)의 바깥 측면에는 거의 스페이서가 형성되지 않는다. 이 결과 프레임 형태의 구조물(10) 측면중 어느 한 측면에만 스페이서가 존재하는 비 대칭적인 어미자 패턴이 형성된다.Referring to FIG. 1, a structure 10 having a frame shape is provided on a semiconductor substrate 8. Frame-shaped structure 10 is a mother pattern of the alignment key. In addition, the structure 10 in the form of a plane is a pattern made of an oxide film. Although not shown in FIG. 1, spacers are formed on the side of the frame-shaped structure 10. However, the size of the structure 10 in the form of a frame is generally about 3 μm to 4 μm, and the area to be polished is wider than the pattern formed in the cell area. Therefore, in the process of polishing the front surface after forming the spacer forming material on the front surface of the substrate, the spacer forming material is more etched in the region where the frame-shaped structure 10 is formed. No spacer is formed. As a result, an asymmetrical mother pattern is formed in which a spacer exists only on one side of the frame-shaped structure 10.

이러한 구조물(10)이 구비된 기판(8)의 전면에 금속막(12)이 존재한다. 그리고 금속막(12)의 프레임 형태의 구조물(10) 중앙에 대응하는 영역상에는 감광막 패턴(14)이 구비되어 있다. 이 감광막 패턴(14)이 얼라인 먼트 키의 아들자 패턴으로 사용된다.The metal film 12 is present on the entire surface of the substrate 8 having the structure 10. The photoresist pattern 14 is provided on an area corresponding to the center of the frame structure 10 of the metal layer 12. This photosensitive film pattern 14 is used as the son-child pattern of the alignment key.

도 2를 참조하면, 프레임 형태의 구조물(10)의 측면에 구비된 스페이서(11)를 볼 수 있고 이 스페이서(11)가 프레임 형태의 구조물(10)의 어느 한 측면에만 존재한다는 것을 알 수 있다. 또한, 기판(8)과 그 위에 형성된 금속막(12)을 분리시켜 볼 수 있다.Referring to FIG. 2, it can be seen that the spacer 11 provided on the side of the frame-shaped structure 10 exists only in one side of the frame-shaped structure 10. . In addition, the substrate 8 and the metal film 12 formed thereon can be separated.

상술한 바와 같이, 종래 기술에 의한 반도체장치의 얼라인 먼트 키는 단일 프레임 형태를 하고 있고 그 측면의 어느 한 쪽에만 스페이서를 구비하는등 좌, 우의 얼라인 먼트 키의 형태가 비 대칭적이다. 따라서 측정오류가 발생될 수 있고 후속공정을 위한 마스크 정렬이 정확이 이루어지기 어렵다. As described above, the alignment keys of the semiconductor device according to the prior art have a single frame shape, and the alignment keys on the left and right sides are asymmetrical, such as having a spacer only on one side of the side. As a result, measurement errors may occur and mask alignment for the subsequent process may be difficult.

따라서 본 발명이 이루고자 하는 기술적 과제는 전술한 종래 기술에서 나타나는 문제점을 해결하기 위해, 대칭성을 갖는 반도체장치의 얼라인 먼트 키를 제공함에 있다.Accordingly, an object of the present invention is to provide an alignment key of a semiconductor device having symmetry in order to solve the above-described problems in the related art.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기와 같은 얼라인 먼트 키 형성방법을 제공함에 있다.In addition, another technical problem to be achieved by the present invention is to provide an alignment key forming method as described above.

상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 반도체장치의 얼라인 먼트 키는 얼라인 먼트 키의 어미자와 아들자로서 각각 프레임 형태의 구조물과 감광막 패턴을 구비하는 반도체장치의 얼라인 먼트 키에 있어서, 상기 프레임 형태의 구조물안에 상기 어미자로서 상기 구조물과 소정간격 이격되는 복수개의 다른 구조물이 구비되어 있고 상기 복수개의 다른 구조물중 적어도 한 개의 구조물의 양측면에 스페이서가 대칭적으로 구비되어 있는 것을 특징으로 한다.In order to achieve the above technical problem, an alignment key of a semiconductor device according to the present invention is an alignment key of a semiconductor device having a frame-shaped structure and a photosensitive film pattern as mother and son of the alignment key, respectively. A plurality of other structures spaced apart from the structure by a predetermined distance as the mother in the frame-type structure is provided, and the spacers are symmetrically provided on both sides of at least one of the plurality of other structures.

본 발명의 실시예에 따르면, 상기 프레임 형태의 구조물과 그 안에 구비된 상기 복수개의 다른 구조물은 동형 또는 이형이다.According to an embodiment of the present invention, the frame-shaped structure and the plurality of other structures provided therein are homogeneous or heteromorphic.

본 발명의 실시예에 따르면, 상기 복수개의 다른 구조물들간의 간격은 일정하고 상기 간격은 상기 프레임 형태의 구조물과 이 구조물과 인접한 상기 복수개의 다른 구조물중 어느 하나 사이의 간격과 동일하다.According to an embodiment of the present invention, the spacing between the plurality of other structures is constant and the spacing is equal to the spacing between any one of the plurality of other structures adjacent to the structure and the frame-shaped structure.

상기 다른 기술적 과제를 달성하기 위하여 본 발명에 의한 반도체장치의 얼라인 먼트 키 형성방법은 얼라인 먼트 키의 어미자와 아들자로서 각각 프레임 형태의 구조물과 감광막 패턴을 구비하는 반도체장치의 얼라인 먼트 키 형성방법에 있어서, 상기 프레임 형태의 구조물 안에 복수개의 다른 구조물을 더 형성한 다음 상기 프레임 형태의 구조물과 상기 복수개의 다른 구조물중 적어도 선택된 어느 한 구조물의 측면에 스페이서를 대칭적으로 형성한다.In order to achieve the above technical problem, the method for forming an alignment key of a semiconductor device according to the present invention includes forming an alignment key of a semiconductor device having a frame structure and a photoresist pattern as mother and son of the alignment key, respectively. In the method, a plurality of other structures are further formed in the frame-shaped structure, and then spacers are symmetrically formed on sides of at least one selected from among the frame-shaped structure and the plurality of other structures.

본 발명의 실시예에 의하면, 상기 복수개의 구조물은 상기 프레임 형태의 구조물과 동일하거나 다른 형태로 형성한다.According to an embodiment of the present invention, the plurality of structures are formed in the same or different form as the frame-shaped structure.

본 발명의 실시예에 의하면, 상기 복수개의 구조물은 상호간의 간격이 일정하도록 형성한다.According to an embodiment of the present invention, the plurality of structures are formed such that the distance between them is constant.

본 발명의 실시예에 의하면, 상기 프레임 형태의 구조물과 상기 복수개의 구조물은 동일한 물질을 사용하여 형성한다.According to an embodiment of the present invention, the frame structure and the plurality of structures are formed using the same material.

본 발명의 얼라인 먼트 키는 어미자로서 복수개의 프레임 형태의 구조물을 구비하고 있고, 상기 복수개의 구조물중 적어도 한 개의 구조물 양 측면에 대칭적으로 스페이서를 구비하고 있다. 따라서 복수개의 어미자 프레임 형태의 구조물중 양호한 구조물을 선택적으로 측정할 수 있으므로 아들자와 어미자간의 미스얼라인 양을 정확히 측정할 수 있으므로 후속공정을 위해 정확한 마스크 정렬이 가능하다.The alignment key of the present invention includes a plurality of frame-shaped structures as mothers, and symmetrically provided spacers on both sides of at least one of the plurality of structures. Therefore, it is possible to selectively measure the good structure of the structure of the plurality of mother frame frame, it is possible to accurately measure the amount of misalignment between the son and the mother, it is possible to precise mask alignment for the subsequent process.

이하, 상기의 기술적 과제와 잇점은 본 발명의 실시예에 의한 반도체장치의 얼라인 먼트 키 및 그 형성방법을 첨부된 도면을 참조하여 상세하게 설명함으로써 더욱 명확해 질 것이다. Hereinafter, the above technical problem and advantages will be clearer by explaining the alignment key and the method of forming the semiconductor device according to the embodiment of the present invention in detail with reference to the accompanying drawings.

첨부된 도면으로서, 도 3은 본 발명의 실시예에 의한 반도체장치의 얼라인 먼트 키의 평면도를 나타내고, 도 4는 도 3을 4-4'방향으로 자른 단면도이다.3 is a plan view of an alignment key of a semiconductor device according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along the line 4-4 'of FIG. 3.

그리고 도 5 내지 도 7은 본 발명의 실시예에 의한 반도체장치의 얼라인 먼트 키의 제조방법을 단계별로 나타낸 도면들이다.5 to 7 are diagrams showing in steps a method of manufacturing an alignment key of a semiconductor device according to an embodiment of the present invention.

먼저, 본 발명의 실시예에 의한 반도체장치의 얼라인 먼트 키를 설명한다. 도 3을 참조하면, 반도체기판(40) 상에 프레임 형태의 제1 구조물(42b)이 있고 상기 제1 구조물(42b)안에는 프레임 형태의 제2 구조물(42a)이 구비되어 있다. 상기 제1 및 제2 구조물(42b, 42a)은 산화막 패턴이다. 상기 제1 및 제2 구조물(42b, 42a)은 소정의 간격 이격되어 있다. 상기 제1 구조물(42b)의 측면의 한 쪽과 상기 제2 구조물(42a)의 양 측면에 금속막 스페이서(도 4의 43a참조)가 구비되어 있으나 도 3에는 나타나지 않는다. 이러한 제1 및 제2 구조물(42b, 42a)이 구비되어 있는 기판(40)의 전면에 층간 금속막(44)이 구비되어 있다. 그리고 상기 층간 금속막(44)의 상기 제1 및 제2 구조물(42b, 42a)의 중심에 대응하는 영역 상에는 얼라인 먼트 키의 아들자로서 감광막 패턴(46)이 구비되어 있다.First, the alignment key of the semiconductor device according to the embodiment of the present invention will be described. Referring to FIG. 3, a first structure 42b in the form of a frame is provided on the semiconductor substrate 40, and a second structure 42a in the form of a frame is provided in the first structure 42b. The first and second structures 42b and 42a are oxide film patterns. The first and second structures 42b and 42a are spaced at a predetermined interval. Metal film spacers (see 43a of FIG. 4) are provided on one side of the side of the first structure 42b and both side surfaces of the second structure 42a, but are not shown in FIG. 3. The interlayer metal film 44 is provided on the entire surface of the substrate 40 on which the first and second structures 42b and 42a are provided. The photosensitive film pattern 46 is provided as an son of the alignment key on an area corresponding to the center of the first and second structures 42b and 42a of the interlayer metal film 44.

상기 반도체기판(40) 상에는 얼라인 먼트 키의 어미자로서 상기 제1 및 제2 구조물(42b, 42a)이 구비되어 있고, 상기 제1 및 제2 구조물(42b, 42a)은 공히 프레인 형태이고 동일한 형태이며 동일한 물질막 패턴이지만, 상기 제1 구조물(42b) 안에는 이와 다른 특징을 갖는 구조물이 구비될 수 있다. 예를 들면, 상기 제1 구조물(42b)안에는 상기 제2 구조물(42a)외에 복수개의 다른 구조물들이 더 구비될 수도 있고, 상기 복수개의 다른 구조물들 각각의 측면에 상기 금속막 스페이서가 구비될 수 있다. 더욱이, 상기 복수개의 구조물들은 상기 제1 또는 제2 구조물(42b, 42a)와 그 형태가 다를 뿐만 아니라 구성하는 재질도 다를 수 있다. 또한, 상기 복수개의 다른 구조물들이 상기 제1 및 제2 구조물과 다른 형태일 수는 있으나, 그 재질은 동일할 수 있다. 상기 복수개의 다른 구조물간의 간격이 서로 동일하고 상기 제1 및 제2 구조물(42b, 42a)간의 간격과도 동일한 것이 바람직하지만, 넓거나 좁아도 무방하다.The first and second structures 42b and 42a are provided on the semiconductor substrate 40 as mothers of alignment keys, and the first and second structures 42b and 42a are both flat and identical. And the same material layer pattern, but a structure having different characteristics may be provided in the first structure 42b. For example, in the first structure 42b, a plurality of other structures may be further provided in addition to the second structure 42a, and the metal film spacer may be provided on each side of the plurality of other structures. . In addition, the plurality of structures may not only differ in shape from those of the first or second structures 42b and 42a, but also in different materials. In addition, the plurality of other structures may be different from the first and second structures, but the materials may be the same. The spacing between the plurality of different structures is equal to each other and the same as the spacing between the first and second structures 42b and 42a, but may be wide or narrow.

그러나, 상기 대칭적인 상태의 금속막 스페이서가 존재하기 위해서 상기 제1 및 제2 구조물(42b, 42a)과 상기 복수개의 구조물들로 이루어지는 어미자의 패턴밀도가 셀 영역의 밀도와 유사하도록 상기 복수개의 구조물들의 패턴간격이 설정되는 것이 바람직하다.However, in order for the symmetrical metal film spacers to exist, the plurality of structures such that the pattern density of the first and second structures 42b and 42a and the plurality of structures is similar to the density of the cell region. It is preferable that the pattern interval of these is set.

도 4를 참조하면, 도 3에서 볼 수 없었던 상기 반도체기판(40)과 겹쳐서 도시한 상기 제1 및 제2 구조물(42b, 42a)을 덮고 있는 층간 금속막(44)을 볼 수 있다. 뿐만 아니라 상기 제1 및 제2 구조물(42b, 42a)의 측면에 상기 금속막 스페이서(43a)가 구비된 것도 볼 수 있다. 그리고 상기 제1 및 제2 구조물들(42b, 42a)중 적어도 어느 한 구조물(예컨데, 제2 구조물(42a))에는 상기 금속막 스페이서(43a)가 대칭적으로 구비된 것을 알 수 있다.Referring to FIG. 4, an interlayer metal film 44 covering the first and second structures 42b and 42a, which is overlapped with the semiconductor substrate 40 that is not seen in FIG. 3, can be seen. In addition, it can be seen that the metal film spacer 43a is provided on side surfaces of the first and second structures 42b and 42a. At least one of the first and second structures 42b and 42a (eg, the second structure 42a) may be symmetrically provided with the metal film spacer 43a.

이하, 본 발명의 실시예에 의한 반도체장치의 얼라인 먼트 키 형성방법을 상세하게 설명한다.Hereinafter, the alignment key forming method of the semiconductor device according to the embodiment of the present invention will be described in detail.

아래의 설명에서 인용되는 참조번호 또는 부호가 상기 본 발명의 실시예에 의한 반도체장치의 얼라인 먼트 키 설명에 인용된 것과 동일한 경우에는 그 참조번호 또는 부호가 가리키는 부재는 동일한 부재를 나타낸다.If the reference numerals or signs cited in the following description are the same as those cited in the description of the alignment key of the semiconductor device according to the embodiment of the present invention, the members indicated by the reference numerals or symbols represent the same members.

도 5는 제1 및 제2 구조물 즉, 얼라인 먼트 키의 어미자가 형성될 영역을 한정하는 단계를 나타낸다. 구체적으로, 반도체기판(40)의 전면에 절연막(42)을 형성한다. 상기 절연막(42)은 산화막으로 형성한다. 상기 절연막(42)의 전면에 감광막(도시하지 않음) 예컨데, 포토레지스트막을 도포한다. 이어서, 상기 감광막을 패터닝하면 상기 절연막(42) 상에 소정간격 이격된 감광막 패턴(P)이 형성된다. 그런데, 도 5에 도시한 감광막 패턴(P)은 단면을 나타낸 것이므로 상기 감광막 패턴(P)의 평면 형태는 프레임 형태가 된다. 도 5에서, 상기 감광막 패턴(P)이 상기 절연막(42) 상의 양 가장자리영역에 각각 두 개씩 형성되지만, 형성하고자 하는 어미자 프레임의 수에 따라 달라질 수 있다. 예를 들어, 상기 형성하고자 하는 어미자 프레임의 수가 세 개 또는 네 개 일 경우에 상기 감광막 패턴(P)의 프레임 수도 세 개 또는 네 개를 형성한다. 이때, 상기 형성되는 감광막 패턴간의 간격을 서로 다르게 하거나 동일하게 형성할 수 있다. 또한, 형성하고자 하는 어미자 프레임의 폭을 다르게 하고자할 경우에는 상기 감광막 패턴(P)의 각각의 폭을 다르게 형성할 수도 있다. 또한, 상기 감광막 패턴(P)중 상기 절연막(42)의 안쪽에 형성되는 패턴을 그 평면 형태가 프레임 형태가 아니 다른 형태로 형성하여 후속공정에서 서로 다른 형태의 어미자들을 상기 절연막(42) 상에 형성할 수도 있다.5 shows a step of defining a region in which the first and second structures, that is, the mother of alignment keys, are to be formed. Specifically, the insulating film 42 is formed on the entire surface of the semiconductor substrate 40. The insulating film 42 is formed of an oxide film. A photoresist film (not shown), for example, a photoresist film is applied over the entire surface of the insulating film 42. Subsequently, when the photosensitive film is patterned, the photosensitive film pattern P spaced a predetermined distance apart is formed on the insulating film 42. By the way, since the photosensitive film pattern P shown in FIG. 5 shows the cross section, the planar shape of the photosensitive film pattern P becomes a frame shape. In FIG. 5, two photoresist patterns P are formed in both edge regions of the insulating layer 42, but may vary depending on the number of mother frames to be formed. For example, when the number of the mother frame to be formed is three or four, three or four frames of the photoresist pattern P are formed. In this case, the intervals between the formed photoresist patterns may be different or the same. In addition, in the case where the width of the mother frame to be formed is different, the width of each of the photoresist pattern P may be different. In addition, the pattern formed on the inside of the insulating film 42 of the photosensitive film pattern P is formed in a shape other than the frame shape of the planar shape to form a different mother on the insulating film 42 in a subsequent process It may be formed.

이와 같이, 상기 감광막 패턴(P)을 형성하는 단계에서 형성하고자 하는 어미자 프레임의 특징을 고려함으로써 적절한 어미자 프레임을 형성할 수 있다.As described above, an appropriate mother frame can be formed by considering characteristics of the mother frame to be formed in the forming of the photoresist pattern P.

도 6은 반도체기판(40) 상에 스페이서 형성용 금속막(43)을 형성하는 단계를 나타낸다. 구체적으로, 상기 감광막 패턴(도 5의 P)을 식각마스크로 사용하여 상기 절연막(42)의 노출된 전면을 상기 반도체기판(40)의 계면이 노출될 때 까지 이방성식각한다. 이어서, 상기 감광막 패턴(P)을 제거한다. 이 결과, 상기 반도체기판(40) 상에는 상기 감광막 패턴(P)의 형태가 그대로 전사된 평면이 프레임 형태인 제1 및 제2 구조물(42b, 42a)이 형성된다. 상기 제1 및 제2 구조물(42b, 42a)은 절연막 패턴으로서 산화막 패턴이다. 상기한 바와 같이, 상기 반도체기판(40) 상의 상기 제2 구조물(42a) 안쪽에는 상기 감광막 패턴(도 5의 P)이 어떤 형태로 형성되느냐에 따라 평면이 프레임 형태 또는 다른 형태를 갖는 복수개의 구조물을 형성할 수 있다. 이렇게 형성되는 복수개의 구조물들의 특징은 상기 감광막 패턴의 특징을 따른다. 계속해서 상기 제1 및 제2 구조물(42b, 42a)과 상기 반도체기판(40)의 전면에 스페이서 형성용 금속막(43)을 형성한다. 상기 금속막(43)은 텅스텐막으로 형성한다. 이때, 상기 제1 및 제2 구조물(42b, 42a)사이의 간격은 좁으므로 상기 금속막(43)이 상기 간격을 매꾸지 않도록 유의한다.6 shows a step of forming a spacer 43 for forming a spacer on the semiconductor substrate 40. Specifically, using the photoresist pattern (P of FIG. 5) as an etching mask, the exposed entire surface of the insulating film 42 is anisotropically etched until the interface of the semiconductor substrate 40 is exposed. Subsequently, the photosensitive film pattern P is removed. As a result, first and second structures 42b and 42a having a frame shape on which the shape of the photoresist pattern P is transferred are formed on the semiconductor substrate 40. The first and second structures 42b and 42a are oxide film patterns as insulating film patterns. As described above, a plurality of structures having a planar frame or other shape may be formed in the second structure 42a on the semiconductor substrate 40 depending on how the photoresist pattern (P of FIG. 5) is formed. Can be formed. The features of the plurality of structures thus formed follow the features of the photoresist pattern. Subsequently, a metal film 43 for forming a spacer is formed on the first and second structures 42b and 42a and the front surface of the semiconductor substrate 40. The metal film 43 is formed of a tungsten film. In this case, the interval between the first and second structures 42b and 42a is narrow, so that the metal layer 43 does not fill the gap.

도 7은 얼라인 먼트 키의 아들자로서 감광막 패턴(46)을 형성하는 단계를 나타낸다. 구체적으로, 상기 금속막(도 6의 43)의 전면을 상기 반도체기판(40)의 계면이 노출될 때 까지 평탄화한다. 상기 금속막(43)의 전면은 화학적 기계적 폴리싱(Chemical Mechanical Polishing:이하, CMP라 함)방식으로 평탄화된다. 상기 평탄화에 의해 상기 금속막(43)중 상기 결과물의 평평한 부분에 형성된 것은 모두 제거되고 상기 제1 및 제2 구조물(42b, 42a)의 측면에 형성된 부분만 남아 금속막 스페이서(43a)를 형성하게 된다. 상기 반도체기판(40) 상에 형성되는 상기 어미자를 이루는 구조물들의 밀도는 기판(40)의 셀영역의 패턴밀도와 비슷하므로 상기 제1 구조물(42b) 안쪽에 형성된 제2 구조물(42a) 및 상기 복수개의 다른 구조물의 측면에는 좌, 우 대칭적으로 상기 금속막 스페이서(43a)가 형성된다. 따라서 상기 구조물들 중 프로화일이 양호한 것을 선택하여 얼라인 먼트 키의 어미자로서 사용할 수 있고, 이 결과 미스 얼라인을 측정하여 정확한 정렬을 이룰 수 있다. 계속해서 상기 결과물 전면에 층간 금속막(44)을 형성하고 플로우하여 결과면을 평탄화한다. 상기 층간금속막(44)의 상기 제1 및 제2 구조물(42b, 42a)의 중심영역에 대응하는 영역상에 감광막 패턴(46)을 형성한다. 상기 감광막 패턴(46)은 얼라인 먼트 키의 아들자로서 사용된다.7 shows the step of forming the photosensitive film pattern 46 as a son of the alignment key. Specifically, the entire surface of the metal film 43 (of FIG. 6) is planarized until the interface of the semiconductor substrate 40 is exposed. The entire surface of the metal film 43 is planarized by chemical mechanical polishing (hereinafter referred to as CMP). By the planarization, all of the metal film 43 formed on the flat portion of the resultant is removed, and only portions formed on the side surfaces of the first and second structures 42b and 42a remain to form the metal film spacer 43a. do. Since the density of the structures forming the mother layer formed on the semiconductor substrate 40 is similar to the pattern density of the cell region of the substrate 40, the second structure 42a and the plurality of structures formed inside the first structure 42b are formed. The metal film spacers 43a are formed on the side surfaces of the other structures symmetrically from left and right. Therefore, one of the structures having a good profile can be selected and used as a mother of the alignment key. As a result, the misalignment can be measured to achieve accurate alignment. Subsequently, an interlayer metal film 44 is formed on the entire surface of the resultant and flows to planarize the resultant surface. A photosensitive film pattern 46 is formed on an area corresponding to the center area of the first and second structures 42b and 42a of the interlayer metal film 44. The photosensitive film pattern 46 is used as the son of the alignment key.

상술한 바와 같이, 본 발명의 얼라인 먼트 키는 어미자로서 복수개의 프레임 형태의 구조물을 구비하고 있고, 상기 복수개의 구조물중 적어도 한 개의 구조물 양 측면에 대칭적으로 스페이서를 구비하고 있다. 따라서 복수개의 어미자 프레임 형태의 구조물중 양호한 구조물을 선택적으로 측정할 수 있으므로 아들자와 어미자간의 미스얼라인 양을 정확히 측정할 수 있으므로 후속공정을 위해 정확한 마스크 정렬이 가능하다.As described above, the alignment key of the present invention includes a plurality of frame-shaped structures as mothers, and spacers are provided symmetrically on both sides of at least one of the plurality of structures. Therefore, it is possible to selectively measure the good structure of the structure of the plurality of mother frame frame, it is possible to accurately measure the amount of misalignment between the son and the mother, it is possible to precise mask alignment for the subsequent process.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit of the present invention.

도 1은 종래 기술에 의한 반도체장치의 얼라인 먼트 키의 평면도를 나타낸다.1 is a plan view of an alignment key of a semiconductor device according to the prior art.

도 2는 도 1을 2-2'방향으로 자른 단면도이다.FIG. 2 is a cross-sectional view of FIG. 1 taken in a 2-2 'direction.

도 3은 본 발명의 실시예에 의한 반도체장치의 얼라인 먼트 키의 평면도를 나타낸다.3 is a plan view of an alignment key of the semiconductor device according to the embodiment of the present invention.

도 4는 도 3을 4-4'방향으로 자른 단면도이다.FIG. 4 is a cross-sectional view of FIG. 3 taken in the 4-4 'direction.

도 5 내지 도 7은 본 발명의 실시예에 의한 반도체장치의 얼라인 먼트 키의 제조방법을 단계별로 나타낸 도면들이다.5 to 7 are diagrams showing in steps a method of manufacturing an alignment key of a semiconductor device according to an embodiment of the present invention.

〈 도면의 주요부분에 대한 부호설명 〉〈Code Description of Main Parts〉

40:반도체기판. 42:절연막.40: Semiconductor substrate. 42: insulating film.

43:금속막. 44:층간 금속막.43: metal film. 44: interlayer metal film.

46:감광막 패턴. 42a, 42b:프레임 형태의 제1 및 제2 구조물.46: Photosensitive film pattern. 42a, 42b: first and second structures in the form of frames.

Claims (16)

얼라인 먼트 키의 어미자와 아들자로서 각각 프레임 형태의 구조물과 감광막 패턴을 구비하는 반도체장치의 얼라인 먼트 키에 있어서,An alignment key of a semiconductor device having a frame-like structure and a photoresist pattern, respectively, as a mother and son of an alignment key, 상기 프레임 형태의 구조물안에 상기 어미자로서 상기 구조물과 소정간격 이격되는 복수개의 다른 구조물이 구비되어 있고 상기 복수개의 다른 구조물중 적어도 한 개의 구조물의 양측면에 스페이서가 대칭적으로 구비되어 있는 것을 특징으로 하는 반도체장치의 얼라인 먼트 키. A semiconductor comprising a plurality of different structures spaced apart from the structure as a mother in the frame-shaped structure and spacers are symmetrically provided on both sides of at least one of the plurality of other structures. Alignment key of the device. 제 1 항에 있어서, 상기 프레임 형태의 구조물과 그 안에 구비된 상기 복수개의 다른 구조물은 동형인 것을 특징으로 하는 반도체장치의 얼라인 먼트 키. The alignment key of claim 1, wherein the frame-shaped structure and the plurality of other structures provided therein are the same type. 제 1 항에 있어서, 상기 프레임 형태의 구조물과 그 안에 구비된 상기 복수개의 다른 구조물은 동일한 물질층인 것을 특징으로 하는 반도체장치의 얼라인 먼트 키. The alignment key of a semiconductor device according to claim 1, wherein the frame-shaped structure and the plurality of other structures provided therein are the same material layer. 제 3 항에 있어서, 상기 프레임 형태의 구조물과 그 안에 구비된 상기 복수개의 다른 구조물은 산화막인 것을 특징으로 하는 반도체장치의 얼라인 먼트 키. 4. The alignment key of claim 3, wherein the frame-shaped structure and the plurality of other structures provided therein are oxide films. 제 4 항에 있어서, 상기 복수개의 다른 구조물들간의 간격은 일정하고 상기 간격은 상기 프레임 형태의 구조물과 이 구조물과 인접한 상기 복수개의 다른 구조물중 어느 하나 사이의 간격과 동일한 것을 특징으로 하는 반도체장치의 얼라인 먼트 키. 5. The semiconductor device according to claim 4, wherein an interval between the plurality of other structures is constant and the interval is equal to an interval between any one of the frame-shaped structure and the plurality of other structures adjacent to the structure. Alignment key. 제 1 항에 있어서, 상기 스페이서는 텅스텐 스페이서인 특징으로 하는 반도체장치의 얼라인 먼트 키. 2. The alignment key of claim 1, wherein the spacer is a tungsten spacer. 제 1 항에 있어서, 상기 프레임 형태의 구조물과 그 안에 구비된 상기 복수개의 다른 구조물은 서로 다른 형태의 구조물인 것을 특징으로 하는 반도체장치의 얼라인 먼트 키. The alignment key of claim 1, wherein the structure having a frame shape and the plurality of other structures provided therein are different shape structures. 얼라인 먼트 키의 어미자와 아들자로서 각각 프레임 형태의 구조물과 감광막 패턴을 구비하는 반도체장치의 얼라인 먼트 키 형성방법에 있어서,In the alignment key forming method of a semiconductor device having a frame-like structure and a photoresist pattern, respectively, as a mother and son of an alignment key, 상기 프레임 형태의 구조물 안에 복수개의 다른 구조물을 더 형성한 다음 상기 프레임 형태의 구조물과 상기 복수개의 다른 구조물중 적어도 선택된 어느 한 구조물의 측면에 스페이서를 대칭적으로 형성하는 것을 특징으로 하는 얼라인 먼트 키 형성방법. An alignment key, wherein a plurality of other structures are further formed in the frame-type structure, and then spacers are symmetrically formed on sides of at least one of the frame-type structure and the plurality of other structures. Formation method. 제 8 항에 있어서, 상기 복수개의 다른 구조물이 상기 프레임 형태의 구조물과 동일한 형태로 형성되는 것을 특징으로 하는 얼라인 먼트 키 형성방법. The method of claim 8, wherein the plurality of other structures are formed in the same shape as the frame-shaped structure. 제 8 항에 있어서, 상기 복수개의 다른 구조물이 상기 프레임 형태의 구조물과 다른 형태로 형성되는 것을 특징으로 하는 얼라인 먼트 키 형성방법. 10. The method of claim 8, wherein the plurality of different structures are formed in a different form from the frame-shaped structure. 제 9 항 또는 제 10 항에 있어서, 상기 복수개의 다른 구조물이 상호간의 간격이 일정하도록 형성되는 것을 특징으로 하는 얼라인 먼트 키 형성방법. The method of forming an alignment key according to claim 9 or 10, wherein the plurality of different structures are formed such that the distance between them is constant. 제 11 항에 있어서, 상기 프레임 형태의 구조물과 상기 복수개의 다른 구조물이 동일한 물질막으로 형성되는 것을 특징으로 하는 얼라인 먼트 키 형성방법. 12. The method of claim 11, wherein the frame-like structure and the plurality of other structures are formed of the same material film. 제 12 항에 있어서, 상기 프레임 형태의 구조물과 상기 복수개의 다른 구조물은 산화막으로 형성되는 것을 특징으로 하는 얼라인 먼트 키 형성방법. The method of claim 12, wherein the frame-shaped structure and the plurality of other structures are formed of an oxide film. 제 11 항에 있어서, 상기 프레임 형태의 구조물과 상기 복수개의 다른 구조물은 다른 물질막으로 형성되는 것을 특징으로 하는 얼라인 먼트 키 형성방법.12. The method of claim 11, wherein the frame structure and the plurality of other structures are formed of different material layers. 제 1 항에 있어서, 상기 스페이서는 상기 복수개의 다른 구조물과 상기 프레임 형태의 구조물 전면에 텅스텐막을 형성한 다음 그 전면을 평탄화하하여 형성하는 것을 특징으로 하는 얼라인 먼트 키 형성방법. The alignment key forming method of claim 1, wherein the spacer is formed by forming a tungsten film on the front surface of the plurality of other structures and the frame-type structure, and then flattening the front surface. 제 15 항에 있어서, 상기 텅스텐막의 전면이 CMP방식으로 평탄화되는 것을 특징으로 하는 얼라인 먼트 키 형성방법.The method of forming an alignment key according to claim 15, wherein the entire surface of the tungsten film is flattened by a CMP method.
KR1019970035767A 1997-07-29 1997-07-29 Alignment Key of Semiconductor Device and Formation Method Expired - Fee Related KR100474990B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970035767A KR100474990B1 (en) 1997-07-29 1997-07-29 Alignment Key of Semiconductor Device and Formation Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035767A KR100474990B1 (en) 1997-07-29 1997-07-29 Alignment Key of Semiconductor Device and Formation Method

Publications (2)

Publication Number Publication Date
KR19990012393A KR19990012393A (en) 1999-02-25
KR100474990B1 true KR100474990B1 (en) 2005-05-27

Family

ID=43666858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035767A Expired - Fee Related KR100474990B1 (en) 1997-07-29 1997-07-29 Alignment Key of Semiconductor Device and Formation Method

Country Status (1)

Country Link
KR (1) KR100474990B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451506B1 (en) * 2001-12-24 2004-10-06 주식회사 하이닉스반도체 Structure and forming method of overlay mark

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177923A (en) * 1986-01-30 1987-08-04 Mitsubishi Electric Corp Evaluating method for alignment precision
KR950012598A (en) * 1993-10-29 1995-05-16 김주용 Overlap accuracy measurement method using measurement mark
KR960026139A (en) * 1994-12-09 1996-07-22 김주용 How to form an alignment mark
US5554557A (en) * 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell
KR970017952A (en) * 1995-09-29 1997-04-30 김광호 Alignment Key Forming Method in Manufacturing Step of Solid-State Imaging Device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177923A (en) * 1986-01-30 1987-08-04 Mitsubishi Electric Corp Evaluating method for alignment precision
KR950012598A (en) * 1993-10-29 1995-05-16 김주용 Overlap accuracy measurement method using measurement mark
KR960026139A (en) * 1994-12-09 1996-07-22 김주용 How to form an alignment mark
KR970017952A (en) * 1995-09-29 1997-04-30 김광호 Alignment Key Forming Method in Manufacturing Step of Solid-State Imaging Device
US5554557A (en) * 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell

Also Published As

Publication number Publication date
KR19990012393A (en) 1999-02-25

Similar Documents

Publication Publication Date Title
KR101460697B1 (en) Method for manufacturing semiconductor integrated circuit device
KR100787941B1 (en) Manufacturing Method of Photomask and Semiconductor Device Having Overlap Mark
US9188883B2 (en) Alignment mark
KR100199368B1 (en) Contact mask used in manufacturing semiconductor devices
US5910830A (en) Liquid crystal display panels including alignment keys in the active regions thereof, and methods for manufacturing
CN113066715B (en) Photomask component, patterned mask and forming method thereof, and forming method of active region
KR101489329B1 (en) photo key and fabrication method of semiconductor device using the same
US20090134531A1 (en) Overlay mark and method for forming the same
US6444371B1 (en) Prevention of die loss to chemical mechanical polishing
KR100474990B1 (en) Alignment Key of Semiconductor Device and Formation Method
KR0170899B1 (en) Method of manufacturing contact hole of semiconductor device
CN111463171B (en) Method for manufacturing pattern structure
KR100871801B1 (en) Alignment key of semiconductor device and method of forming the same
JPH04127148A (en) Mask and method for manufacturing semiconductor devices using the same
CN112582324B (en) Mark and manufacturing method thereof
KR100213227B1 (en) Overlay key of semiconductor device and manufacturing method thereof
JPS5947463B2 (en) Semiconductor integrated circuit device
KR19990039033A (en) How to Form a Test Pattern
KR100564563B1 (en) Semiconductor device with multi-layer overlay key
KR960014962B1 (en) Manufacturing method of phase shift mask
KR100257770B1 (en) Fine conductive film pattern formation method of semiconductor device
KR100289664B1 (en) Manufacturing Method of Exposure Mask
KR100591774B1 (en) Alignment Key of Semiconductor Device
US20020177085A1 (en) Self-aligned photolithographic process for forming silicon-on-insulator devices
KR20010046321A (en) Test pattern for semiconductor device fabrication

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970729

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020726

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970729

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040617

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050224

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050225

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee