KR100474371B1 - 선형 이득 제어 증폭기 - Google Patents

Abstract

본 발명은 이동 통신 시스템에서 사용되는 광대역의 선형 이득 제어 증폭기에 관한 것으로, 표준 CMOS 공정으로 구현이 용이하고 IC화가 가능한 선형 이득 제어 증폭기를 제공하는데 그 목적이 있다.

이와 같은 본 발명은 제어신호에 따라 온도 및 전원전압의 변화에 대해 안정하고 지수함수적인 특성을 갖는 이득 보상된 제 1 제어전압 및 이와 연계된 제 2 제어전압을 출력하는 보상 회로부와; 상기 제 1 제어전압에 따라 입력신호를 이득 제어하여 증폭신호로 출력함과 아울러 전원전압이 변하더라도 입력신호에 대한 상기 증폭신호의 이득을 일정하게 유지하는 가변 이득 증폭부와; 상기 증폭신호를 소정의 고레벨 신호로 증폭시키기 위한 구동 증폭부를 포함하여 구성되는 것을 특징으로 한다.

Description

선형 이득 제어 증폭기{LINEAR GAIN CONTROL AMPLIFIER}

본 발명은 증폭기에 관한 것으로서, 특히 이동 통신 시스템에서 사용되는 광대역의 선형 이득 제어 증폭기에 관한 것이다.

도 1은 종래 선형 이득 제어 증폭기의 구성을 보인 블록도로서, 이에 도시된 바와 같이, 선형 이득을 위해 입력된 제어신호(CTL)를 지수함수 형태의 제어전압(VCTRL)으로 변환하여 출력하는 보상 회로부(10)와; 상기 제어전압(VCTRL)에 따라 입력신호(RF_IN)를 이득 제어하여 증폭신호(AMP_OUT)로 출력하는 제 1 증폭기(20)와; 상기 증폭신호(AMP_OUT)의 왜곡 및 이에 첨가된 노이즈를 필터링하는 필터(30)와; 상기 제어전압(VCTRL)에 따라 상기 필터(30)의 출력을 이득 제어하여 보상신호(RF_OUT)로 출력하는 제 2 증폭기(40)로 구성된다.

여기서, 상기 제 1 증폭기(20)는 도 2에 도시된 바와 같이, 제어 전압(VCTRL)의 저역 주파수를 필터링하여 직류 성분으로 출력하는 저역 통과 필터부(21)와; 입력 신호(RF_IN)의 고역 주파수를 필터링하는 고역 통과 필터부(22)와; 상기 고역 통과 필터부(22)를 통해 입력된 입력신호(RF_IN)와 입력 임피던스를 정합(matching)하는 커패시터(C3) 및 인덕터(L1)와; 고역 필터링된 입력신호를 소정 레벨로 증폭함과 아울러 상기 제어전압(VCTRL)의 직류성분에 의해 증폭신호(AMP_OUT)의 이득(gain)을 제어하는 증폭 제어 트랜지스터(23)와; 증폭신호(AMP_OUT)에 소정의 직류레벨을 인가함과 아울러 소정의 출력 임피던스로 정합하는 탱크회로부(24)와; 상기 증폭제어 트랜지스터(23)에 인가되는 교류성분을 제거하는 바이패스 회로부(25)로 구성되는데, 상기 제 2 증폭기(40)도 이와 동일하게 구성되며, 상기 필터(30)는 탄성 표면파 필터(Surface Acoustic Wave Filter)이다.

그러면, 이와 같이 구성된 종래 선형 이득 제어 증폭기의 동작을 설명한다.

먼저, 보상 회로부(10)는 외부의 제어신호(CTL)를 입력받아 그 출력 특성이 지수함수적(exponential)으로 근사되도록 보상하여 소정의 제어전압(VCTRL)으로 출력하는데, 이는 상기 각 증폭기(20, 40)의 제어전압에 대한 이득 특성이 로그함수적(logarithm)이기 때문에 미리 이득 보상된 제어전압(VCTRL)을 지수함수적인 특성을 갖게 함으로써, 상기 제어전압(VCTRL)에 대한 각 증폭기(20, 40)의 이득 특성이 선형이 되도록 하기 위함이다.

제 1 증폭기(20)는 입력신호(RF_IN)를 상기 보상 회로부(10)부터 인가되는 제어전압(VCTRL)에 따라 이득 제어하여 증폭신호(AMP_OUT)를 필터(30)로 출력하고, 필터(30)는 상기 증폭신호(AMP_OUT)의 왜곡 및 이에 첨가된 노이즈를 필터링하여 제 2 증폭기(40)로 출력한다. 그러면, 상기 제 2 증폭기(40)는 이를 다시 이득 제어하여 보상신호(RF_OUT)로 출력하는 것이다.

여기서, 상기 각 증폭기(20, 40)의 동작을 살펴보면, 입력신호(RF_IN)가 인가될 경우, 고역 통과 필터부(22)는 인가된 입력신호(RF_IN)의 고역 주파수를 필터링하고, 커패시터(C3) 및 인덕터(L1)는 상기 필터링된 입력신호(RF_IN)와 입력 임피던스를 정합(matching)하여 신호의 입력시에 발생하는 손실을 최소화한다.

증폭 제어 트랜지스터(23)는 입력 게이트(G2)에 인가된 상기 고역 통과 필터부(22)의 출력(RF_IN)에 의해 제어되어 이를 설정된 이득에 따라 소정 레벨로 증폭한 다음 증폭신호(AMP_OUT)로 출력하는데, 상기 증폭 제어 트랜지스터(23)는 이중 게이트(Dual-Gate)를 갖는 트랜지스터 소자이다.

이때, 저역 통과 필터부(21)는 보상 회로부(10)에서 출력된 보상된 제어전압(VCTRL)을 입력받아 이의 저역 주파수를 필터링하여 직류 성분으로 상기 증폭 제어 트랜지스터(23)의 제어 게이트(G1)에 인가하는데, 그러면 상기 제어 게이트(G1)에 인가되는 전압에 따라 상기 증폭 제어 트랜지스터(23)의 이득이 제어되어 보상된 증폭신호(AMP_OUT)를 필터(30)로 출력한다.

여기서, 상기 증폭 신호(AMP_OUT)는 출력 레벨이 크기 때문에 이의 바이어스를 전원 전압(VCC)으로 하기 위해 탱크 회로부(24)를 출력단에 첨가하며, 상기 탱크 회로부(24)는 제 1 증폭기(20)가 필터(30)의 임피던스를 정합하기 위해 원하는 출력 임피던스를 갖도록 저항(R4) 및 커패시터(C5)와 인덕터(L2)의 값을 결정한다.

또한, 바이패스 회로부(25)는 상기 증폭 제어 트랜지스터(23)에 인가되는 교류성분을 제거하는 역할을 하고, 각 커패시터(C3,C4,C5)는 가변 특성을 갖게하여 소정의 레벨로 입력 및 출력 임피던스를 조절하게 된다.

상술한 바와 같이, 종래의 선형 이득제어 증폭기는 제 1, 제 2 증폭기(20, 40)를 이용하여 넓은 이득 가변범위를 확보하고, 보상 회로부(10)에 의해 제어신호(CTRL)를 지수함수적으로 보상하여 상기 제 1, 제 2 증폭기(20, 40)의 이득특성이 제어전압에 대하여 선형성을 가지게 되는 것이다.

그러나, 이와 같은 종래의 선형 이득 제어 증폭기는 탄성 표면파 필터 및 인덕터와 가변 커패시터로 구성되므로, 이를 IC로 집적화하기 어렵고 표준 CMOS 공정에서는 인덕터를 만들기가 어려우며, 가변 커패시터를 구현하기 위해서는 별도의 공정이 필요하게 되어 칩의 제작 비용이 상승하는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 제어신호의 전압에 따라 이득이 선형적으로 변화하여 증폭기의 이득 범위를 쉽게 조절할 수 있고, 표준 CMOS 공정으로 구현이 용이하고 IC화가 가능한 선형 이득 제어 증폭기를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명은 제어신호를 입력받아 지수함수에 근사화된 보상 제어전압을 발생하는 보상 회로부와; 상기 보상된 제어전압에 의해 이득을 가변하는 가변 이득 증폭부와; 상기 가변 이득 증폭부로부터 입력되는 신호를 원하는 크기의 출력 신호로 증폭시키는 구동 증폭부를 포함하여 구성되는 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 3은 본 발명의 일 실시예에 따른 선형 이득 제어 증폭기의 구성을 도시한 블록도로서, 이에 도시한 바와 같이, 제어신호(CTL)에 따라 온도 및 전원전압의 변화에 대해 안정하고 지수함수적인 특성을 갖는 이득 보상된 제 1 제어전압(VCTRL) 및 이와 연계된 제 2 제어전압(VCTRL')을 출력하는 보상 회로부(100)와; 상기 제 1 제어전압(VCTRL)에 따라 입력신호(IN)를 이득 제어하여 증폭신호(OUT1)로 출력함과 아울러 전원전압(VDD)이 변하더라도 입력신호(IN)에 대한 상기 증폭신호(OUT1)의 이득을 일정하게 유지하는 가변 이득 증폭부(200)와; 상기 증폭신호(OUT1)를 상기 제2 제어전압(VCTRL')에 따라 소정의 고레벨 신호로 증폭시키기 위한 구동 증폭부(300)를 포함하여 구성된다.

여기서, 상기 보상 회로부(100)의 일 실시예를 도 4에 도시하였다.

이에 도시된 바와 같이, 상기 보상 회로부(100)는 입력된 제어신호(CTL)를 지수함수에 근사시킨 제 3 제어전압(VCTRL1)으로 이득 보상하는 제 1 제어기(110)와; 후단의 가변 이득 증폭부(200)의 특성 변화를 보상하여 일정한 레벨값의 제 1 제어전압(VCTRL)으로 출력하는 제 2 제어기(120)와; 상기 제 1 제어전압(VCTRL)값을 소정 레벨 쉬프트시켜 제 2 제어전압(VCTRL')으로 출력하는 레벨 쉬프터(130)를 포함하여 구성된다.

또한, 상기 가변 이득 증폭부(200)는 도 6에 도시된 바와같이, 원하는 가변 이득을 얻기 위하여 다수의 VTA(Variable Transconductance Amplifier: 가변 상호 컨덕턴스 증폭기)(VTA1~VTA4)를 캐스캐이드로 연결하여 구성할 수 있다.

이때, 상기 각 VTA 셀은 도 7에 도시된 바와 같이, 상기 보상 회로부(100)로부터 인가되는 제 1 제어전압(VCTRL)을 입력으로 메인 증폭부(220)의 제어전압을 출력하는 이득 제어하기 위한 소정의 전압을 출력함과 아울러 동상전압(VCM)을 직류 기준전압으로 트래킹하는 동상모드 피드백부(CMFB : Common Mode Feedback Block)(210)와; 상기 동상전압(VCM)에 의해 출력신호(OUTN, OUTP)의 직류레벨을 결정함과 아울러 상기 증폭 제어신호(CTL1)에 의해 제어되어 입력신호(IN)를 소정 레벨로 순차적으로 증폭하는 메인 증폭부(220)로 구성된다.

그리고, 상기 구동 증폭부(300)는 도 8에 도시된 바와 같이, 차동증폭기(A3), 상호컨덕턴스 셀(M15 ~ M20) 및 동상모드 피드백부(CMFB)를 포함하여 구성된다.

이와 같이 구성된 본 발명의 실시예에 따른 선형 이득 가변 증폭기의 동작을 설명하면 다음과 같다.

외부로부터 제어신호(CTL)가 입력되면 보상회로부(100)는 상기 제어신호(CTL)를 보상하여 가변 이득증폭부(200) 및 구동증폭부(300)로 지수함수적인 특성을 갖는 제어전압(VCTRL)을 출력한다.

가변 이득 증폭부(200)는 상기 보상 회로부(100)로부터 인가되는 제 1 제어전압(VCTRL)을 받아서 넓은 동적 범위를 가진 선형 이득 증폭기로 동작하게 된다.

이를 위하여, 상기 보상 회로부(100)는 도 4에 도시한 바와 같이, 제 1 제어기(110)에서 외부 입력 제어 신호(CRL)를 회로 동작이 가능한 범위의 지수 함수로 전압(VCTRL1)을 생성하게 된다. 이렇게 생성된 전압(VCTRL1)을 제어 전압으로 해서 상기 VTA가 동작한다면 VTA 셀의 이득은 선형적으로 변화하게 되나 공정과 온도, 전원 등의 변화에 민감해지게 된다.

따라서, 이를 보상 하기 위하여 제 2 제어기(120)가 필요해 진다. 상기 제 2 제어기(120)는 도 5에 도시한 바와 같이, 지수함수가 된 제어전압(VCTRL1)을 받아서 VTA 셀이 가지는 이득의 변화를 네가티브(NEGATIVE)로 피드백 시키기 위한 제어전압(VCTRL)을 생성하게 된다.

즉, 도 7에서 VTA 셀은 M3, M4의 gm 값과, R2, R3의 부하저항, 그리고 M3, M4의 VDS 전압이 이득을 결정하게 된다. 여기서, M3, M4의 VDS 전압은 내부의 CMFB 회로에 의해 근사적으로 제어전압(VCTRL)과 같게 되므로, VTA 셀의 이득은 다음과 같이 된다.

이때, 제 2 제어기(120)의 출력 전압(VCTRL1)은

이 된다.

따라서, VTA 셀의 이득변화의 주요 요인인 μn, R, 사이즈(W/L)가 비례 상수로 바뀜을 알 수 있다.

여기서, Vds.sat 값은 앞의 3개의 요소에 비해 상대적으로 작은 이득 변화만을 가져오게 된다.

이렇게 해서 VTA를 거쳐 넓은 이득 가변과 안정된 이득을 얻은 신호 출력은 송신부의 큰 출력을 내기 위해 구동 증폭부(300)로 들어가게 된다.

구동 증폭부(300)는 도 8에 도시된 바와 같이, 한 개의 차동 증폭기와 gm 셀로 구성되어져 있는데, 입력되는 신호는 차동 증폭기에서 어느 정도 증폭되어진 후, 오픈 드레인으로 구성된 gm 셀로 들어가게 된다.

이 gm 셀에서 외부의 부하 저항을 구동하기 위한 전류가 생성되게 되는데, 외부의 저항은 외부 필터와의 임피던스 정합을 위해 1kΩ 미만의 작은 값이 된다.

따라서, 작은 부하저항에 큰 출력을 얻기 위해서는 소비되는 전류가 클 수 밖에 없다. 본 발명에서는 차동 증폭기의 출력 DC와 gm 셀의 입력 DC가 같으므로, 차동 증폭기와 동일한 VCM_diff 전압을 gm 셀의 이득 가변 전압으로 사용하고, 또한, 이 전압도 VCTRL 전압과 연계하여 동작하는 VCTRL'전압을 이용하여 전류 소모를 이득에 따라 효율적으로 변하도록 하였다.

M16 ~ M20은 M15의 Triode 영역 동작을 확실히 하여, 오픈 드레인에서 내부 임피던스를 크게 하여 Isoliation 특성 및 외부 부하 저항이 내부 임피던스에 영향을 받지 않도록 하고 있다.

이상에서 설명한 바와 같이, 본 발명은 보상 회로부에서 출력된 보상 전압 및 부하 저항에 의해 입력신호를 선형이득 제어하고, 각 증폭부의 선형 영역을 이전 단의 동상전압을 이용하여 제어함으로써, 제어신호의 전압에 따라 이득이 선형적으로 변화하여 증폭기의 이득범위를 쉽게 조절할 수 있어, 전원 전압의 변화에 관계없이 높은 이득을 가질 수 있으며, 낮은 전원 전압에서도 왜곡이 없는 큰 출력을 얻을 수 있다.

또한, 집적이 용이한 소자로 구성되어 있어 표준 CMOS 공정에서 온칩화가 가능하므로 비용이 절감되는 효과가 있으며, CMOS 공정을 사용함으로써 주변의 어플리케이션과 집적화가 용이하다. 그리고, 피드백을 통한 제어전압을 사용하며 이득 특성이 매우 안정적인 효과가 있다.

도 1은 종래 선형 이득 제어 증폭기의 구성을 도시한 블록도.

도 2는 상기 도 1에서의 제 1, 제 2 증폭기(20, 40)의 구성을 도시한 회로도.

도 3은 본 발명에 따른 선형 이득 제어 증폭기의 구성을 도시한 블록도.

도 4는 상기 도 3에서의 보상 회로부(100)의 개략적인 구성을 도시한 블록도.

도 5는 상기 도 4에서의 제 2 제어기(120)의 일예를 도시한 회로도.

도 6은 상기 도 3에서의 가변 이득 증폭부(200)의 일예를 도시한 블록도.

도 7은 상기 도 6에서의 각 VTA 셀의 구성을 도시한 회로도.

도 8은 상기 도 3에서의 구동 증폭부(300)의 일예를 도시한 블록도.

*** 도면의 주요 부분에 대한 부호의 설명 ***

100 : 보상 회로부 200 : 가변 이득 증폭부

300 : 구동 증폭부 110 : 제 1 제어기

120 : 제 2 제어기 130 : 레벨 쉬프터

210 : 동상모드 피드백부 220 : 메인 증폭기

Claims (7)

1. 입력된 제어신호를 지수함수에 근사시킨 제 3 제어전압을 출력하는 제 1 제어기, 그 제3 제어전압을 입력받아 후단의 가변 이득 증폭부의 특성 변화를 보상하여 일정한 레벨값의 제 1 제어전압을 출력하는 제 2 제어기 및 상기 제 1 제어전압값을 소정 레벨 쉬프트시켜 제 2 제어전압으로 출력하는 레벨 쉬프터로 구성된 보상 회로부와; 원하는 가변 이득을 얻기 위하여 다수의 VTA(Variable Transconductance Amplifier: 가변 상호 컨덕턴스 증폭기)를 캐스캐이드로 연결하여, 상기 제 1 제어전압에 따라 입력신호를 이득 제어하여 증폭신호로 출력함과 아울러 전원전압이 변하더라도 입력신호에 대한 상기 증폭신호의 이득을 일정하게 유지하는 가변 이득 증폭부와; 상기 증폭신호를 상기 제2 제어전압에 따라 소정의 고레벨 신호로 증폭시키기 위한 구동 증폭부를 포함하여 구성된 것을 특징으로 하는 선형 이득 제어 증폭기.
2. 삭제
3. 삭제
4. 제 1 항에 있어서, 상기 각 VTA 셀은 상기 보상 회로부로부터 인가되는 제 1 제어전압을 입력으로 메인 증폭기의 제어전압을 출력하는 이득 제어하기 위한 소정의 전압을 출력함과 아울러 동상전압을 직류 기준전압으로 트래킹하는 동상모드 피드백부(CMFB : Common Mode Feedback Block)와; 상기 동상전압에 의해 출력신호의 직류레벨을 결정함과 아울러 상기 증폭 제어신호에 의해 제어되어 입력신호를 소정 레벨로 순차적으로 증폭하는 메인 증폭부를 포함하여 구성된 것을 특징으로 하는 선형 이득 제어 증폭기.
5. 삭제
6. 삭제
7. 삭제