KR100467116B1 - 유도성데빗카드상에도금된셀에서의패턴레지스터및막두께를판정하기위한방법및장치 - Google Patents
유도성데빗카드상에도금된셀에서의패턴레지스터및막두께를판정하기위한방법및장치 Download PDFInfo
- Publication number
- KR100467116B1 KR100467116B1 KR10-1998-0702011A KR19980702011A KR100467116B1 KR 100467116 B1 KR100467116 B1 KR 100467116B1 KR 19980702011 A KR19980702011 A KR 19980702011A KR 100467116 B1 KR100467116 B1 KR 100467116B1
- Authority
- KR
- South Korea
- Prior art keywords
- film thickness
- converter
- detection
- cell
- determining
- Prior art date
Links
- 230000001939 inductive effect Effects 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000012546 transfer Methods 0.000 claims abstract description 5
- 238000012360 testing method Methods 0.000 claims description 9
- 238000005259 measurement Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 2
- 238000009795 derivation Methods 0.000 claims 1
- 229910001092 metal group alloy Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000011088 calibration curve Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/08—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes
- G06K7/082—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes using inductive or magnetic sensors
- G06K7/083—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes using inductive or magnetic sensors inductive
- G06K7/086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes using inductive or magnetic sensors inductive sensing passive circuit, e.g. resonant circuit transponders
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
- G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
- G01B7/10—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness using magnetic means, e.g. by measuring change of reluctance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
미리 지불된 전화 데빗카드 (debit card) 의 크레디트 셀과 같은 절연표면 상에 도금된 도전성 금속패턴의 두께를 판정하기 위한 장치는, 상기 카드의 크레디트 셀과 수가 동일한 복수의 검출 모듈을 구비하는데, 이 각각의 모듈은, 상대적인 크레디트 셀 (25) 의 실제 위치와 정렬된 동일 직선상에 설치된 한 쌍의 검출 코일 (24a, 24b) 에 의해 인덕턴스가 제공되는 발진기 (30) 로 구성되고, 상기 검출 어셈블리의 출력 (26) 은 A/D 변환기 (40) 의 입력에 접속되고, 이 변환기의 출력은 메모리 수단이 설치된 연산수단 (11, 21) 에 접속된다. 상기 발진기는 교대로 작동되어, 출력전압이 수치로 변환된다. 상기 변환기의 파라미터는, 상기 메모리에 저장된 상수에 따라 각각의 검출 모듈에 대하여 조절되고, 이에 의해 구성부품의 변화, 검출 코일의 위치 등을 보상한다. 상기 결과적인 수치는 각각의 검출모듈에 대하여 특정된 전달곡선 (53) 에 따라 연산수단에 의하여 처리되고, 이에 의해 막의 두께가 제공된다. 상기 상수 및 전달곡선은, 알려진 금속막 두께의 표준카드를 이용한 개별적인 캘리브레이션에 의하여, 셀 어레이 내에서의 각각의 위치에 대하여 미리 결정된다.
Description
본 발명은 절연표면 상에 증착된 도전성 금속층의 두께를 판정하는 것에 관한 것으로, 특히 본원에 참조되는 특허간행물 PI(BR) 7804885, PI(BR) 9201380-5 및 PI(BR) 9304503-4 에 기재된 바와 같은 유도성 데빗카드 상의 크레디트 셀의 생산에 이용되는 금속막의 두께를 측정하는 것에 관한 것이다.
X 선 회절에 기초한 금속층 두께의 측정방법은 이미 잘 알려져 있지만, 그에 필요한 시간 뿐만 아니라 그 비용으로 인하여 실험실에서의 고정밀 측정에 그 사용이 한정된다.
더욱이, 현재 알려진 방법은 카드의 제조 중에 갑자기 발생하는 레지스터(register) 에러, 즉, 카드 상에 도금된 금속 셀 패턴이 그 에지 (edge) 에 대하여 위치가 어긋나게 되는 것을 정확히 검출하지 못한다.
상기한 관점에서, 본 발명의 주요 목적은, 최소한의 에러 마진 (error margin) 및 저비용으로 상기 금속막의 두께를 신속하게 측정할 수 있는 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 셀의 도금중에 흠결이 있는 레지스터를 검출하는 것, 즉 카드를 쓸모 없게 만드는, 카드 에지에 대한 셀의 실제 위치와 이상적인 위치 사이의 불일치를 검출하는 것이다.
상기한 목적을 달성하기 위하여, 본 발명은 복수의 검출 모듈로 구성된 검출 어셈블리를 구비하는 장치를 제공하는데, 여기에서 각각의 모듈은 상대적인 크레디트 셀의 진정한 위치에 일치하여 위치하는 검출 코일에 의해 인덕턴스가 제공되는 발진기 (oscillator) 로 구성되고, 각각의 센서는 공정을 제어하는 연산 수단에 의해 발생되는 펄스에 의하여 한번에 하나씩 개별적으로 작동되며, 상기 발진기의 출력전압은, 그것을 수치로 변환하기 위한 수단에 결합되어 있고, 메모리 수단에 저장된 상수에 따라 연산수단에 의해 처리되어 금속층의 두께를 알려주도록 되어 있다.
본 발명의 또 다른 특징에 따르면, 상기 상수는, 알려진 금속막 두께를 갖는 표준 카드를 이용하는 개별적인 캘리브레이션 (callibration) 에 의하여, 셀 어레이 내에서의 각각의 위치에 대하여 미리 결정된다.
본 발명의 또 다른 특징에 따르면, 도금된 셀 패턴에서의 레지스터 에러의 측정을 가능하게 하기 위하여, 셀 매트릭스 (matrix) 외부에 위치한 센서가 제공된다.
본 발명의 또 다른 특징에 따르면, 장치에 의해 카드의 모든 셀의 완전 체크가 허용되기 때문에, 제조상의 결함으로 인하여 하나 이상의 셀이 개방 (open)되어 있는 그러한 카드는 거부된다.
본 발명의 다른 태양 및 효과 뿐만 아니라 전술한 특성들도 다음과 같은 첨부도면에 도시된 바와 같이 제한적인 의미가 아닌 일례로서 취해진 특정한 실시예의 기재로부터 보다 분명해진다.
도 1 은 PC 에 적합한 마이크로컴퓨터와 같은 외부 제어장비와의 접속 뿐만 아니라 본 발명의 원리에 따라 만들어진 테스트 장치의 블록다이어그램을 도시한다.
도 2 는 본 발명에 따라 제안된 장치의 보다 상세한 도면을 도시한다.
도 3 은 측정된 전압 값을 금속층 두께로 변환하는 구성요소를 도시하는, 본 발명에 따른 하나의 검출 모듈의 캘리브레이션 곡선을 도시한다.
도 4 는 본 발명에 따른 레지스터 오정렬 검출의 원리를 도시한다.
도 1 의 블록다이어그램을 보다 상세히 참조하면, 제안된 장치 (20) 는 다음의 블록을 구비한다:
· 마이크로제어기, 아날로그-디지털 변환기 (A/D), 메모리 및 부착물로 구성된 제어판 (21) (CPU-A/D);
· 개별적인 배선 (23) 에 의하여 센서 매트릭스에 있는 각각의 발진기의 동작을 제어하는 어드레스 해독기로 구성된 해독카드 (CEO) (22); 및
· 카드의 셀의 수와 동일한 수의 검출 모듈로 구성되고, 이들 검출 모듈의 각각이 상기 발진기 이외에도 동일 직선상에 설치된 한 쌍의 검출 코일 (24a-24b)을 포함하고, 이들 코일의 코어의 내측 단부들은 크레디트 셀 (25) 이 놓이는 틈을 형성하고, 이 틈의 폭은 카드의 우발적인 요철 (irregularity) 이 허용되도록 카드 두께 보다도 약간 더 크게 되어 있는 검출 어셈블리 (27).
여전히 도 1 을 참조하면, 장치 (20) 는 예를 들어 RS 232 와 같은 표준화된 프로토콜 (protocol) 을 이용하는 일련의 통신선 (46) 을 통하여 측정 과정을 제어하는 PC 마이크로컴퓨터 (11) 에 접속된다.
도 2 를 참조하면, 검출 어셈블리 (27) 는 복수의 테스트 모듈 (30)을 구비하고, 이들 테스트 모듈의 각각은 탱크회로를 구성하는 코일이 유도성 센서 (24a, 24b) 로 되어 있는 콜피츠 (Colpitts) 발진기로 이루어진다. 이러한 발진기는, 진폭이 유도성 코일 부하에 비례하는 교류 신호를 발생하는 특성을 갖는다. 상기 부하가 셀 조건 (개방 또는 단락) 뿐만 아니라 금속층의 특성 (두께 및 도전성) 에도 좌우된다는 사실을 고려해 보면, 알려진 합금에 대하여 상기 검출 코일의 리드선 간의 신호 진폭은 금속막의 두께에 반비례하게 된다.
모든 발진기에 있어서 트랜지스터 (31) 는 통상 차단되어 있고, 발진은, 도선 그룹 (23) 중의 하나를 통하여 트랜지스터의 베이스에 인가되는 양 (positive)의 전압 펄스 (32) 를 통하여 블록 CEO (22) 에 의해 개별적으로 가능해진다. 이러한 펄스의 지속 (33) 은, 안정된 상태의 동작에 도달하기 위하여 발진기에 의해 요구되는 시간보다 실질적으로 커서, 임의의 가능한 과도현상의 영향을 제거한다. 트랜지스터 (31) 의 콜렉터에 존재하는 발진 전압의 일부는 다이오드 (34) 에 의해 정류되고 커패시터 (35) 에 의해 여과되어, 상기한 명령 펄스 (32) 와 동일한 지속을 갖는 거의 직사각형의 펄스 (36) 를 초래한다.
펄스 (36) 의 크기는, A/D 변환기 (40) 에 인가될 수 있는 최대 전압보다 휠씬 크다. 이 때문에, 상기 펄스 (36)로부터 일정한 전압을 빼기 위해 변환기의 입력에는 제너 다이오드 (Zener diode: 37) 가 직렬 접속되며, 그 결과, 수치로 변환하기 위한 상기 변환기 (40) 의 입력에는 보다 낮은 진폭의 펄스 (38) 가 전송된다.
상기 전송은 디지털적으로 제어되는 전위차계 (39) 를 통하여 이루어지는데, 그 값은 제어 단자 (39') 에 인가되는 신호에 의해 CPU (21) 에 의하여 조절된다. 각각의 발진기의 구성부품 간에는 차이가 있기 때문에, 이러한 조절은 각각의 테스트모듈 (30) 에 대하여 개별적이다. 더욱이, 발진 전압은 (에지 등으로부터 다소 멀리 떨어진) 어레이 내의 검출 코일의 위치에 의해 영향을 받는다. 이러한 전위차계 조절용 데이터는, 알려진 두께의 표준 카드를 이용하여 장치의 사전 캘리브레이션 중에 결정되어 CPU 의 메모리 (도시되지 않음) 에 저장된다.
제어된 전위차계 (41, 42) 는 CPU 로부터의 제어 신호에 의하여 동일한 방식으로 조절되는데, 이 조절은 104 개의 검출 모듈 각각에 대하여 특정되어 있다. 여기에서, 제 1 의 검출모듈은 A/D 변환기의 스판 (span) 을 조절하는 것이고, 제 2 의 검출 모듈은 상기 변환기에 대하여 (가장 두꺼운 금속막에 대응하는) 가장 낮은 전압신호 (V-널 (null)) 를 설정하는 것이다. 상기한 바와 같이, 제어된 전위차계 (39) 는 변환기의 입력에 인가되는 최대 전압을 제한한다.
이러한 전위차계가 올바르게 조절된 후, 변환기의 출력은, 가장 두꺼운 예정된 금속층에 대하여는 0 이 되고, 데빗카드의 제조 중에 기대될 수 있는 가장 얇은 막에 대하여는 255 가 된다. 이러한 수치로부터 금속 두께 (E)를 직접적으로 얻기 위하여, 상기 변환기 (40) 의 출력은 255 의 보수 (補數: complement) 를 생성하도록 CPU (21) 에 의해 처리된다.
이러한 단계 후에는, 수 개의 위치가 테스트용으로 프로그램된 경우, 상기 CPU 가 테스트될 다음 위치의 어드레스를 CEO (23) 에 보낸다. 상기 수치는 직렬 인터페이스 (45) 및 배선 (46) 을 통하여 마이크로컴퓨터 (11) (도 1 에 도시됨) 에 전달되고, 상기 마이크로컴퓨터 (11) 는 이러한 결과를 처리하여 금속층의 실제 두께를 알려준다.
이러한 두께의 계산은 각각의 테스트 모듈에 대한 전달 곡선의 도움으로 이루어지는데, 이러한 전달곡선은 구성요소의 특성 및 매트릭스 내의 센서의 위치에 좌우된다. 따라서, 104 개 모듈 (본 실시예에서) 각각은 하나 이상의 직선 선분에 의해 근사될 수 있는 전달 곡선을 갖는다. 도 3 은 이러한 곡선의 근사를 두개의 상수에 의해 정의된 단일 선분 (53) 으로 예시하는데, 상기 두개의 상수는 선형 상수 (b) 및 각 상수 (m) 이다. 그러므로, 상기 매트릭스 내의 각각의 위치에 대하여 두께가 E = (VN × m) + b 에 의해 계산되는데, 여기에서 VN 은 CPU 로 전달되는 수치이다.
전술한 바와 같이, 각각의 테스트 모듈에 대한 특성 곡선은 2 이상의 직선 선분을 통하여 보다 정확하게 근사될 수 있으며, 각각의 선분은 특정한 선형 상수 (b1, b2 등) 에 의해서 뿐만 아니라 특정한 각 상수 (m1, m2 등) 에 의하여 정의된다. 결과적으로, 이러한 경우에, 막 두께를 계산하기 위한 공식은 하나의 단일 선분을 통하여 근사시키는데 이용되는 공식 보다 상당히 더 복잡해진다.
일단 카드에서 하나 이상의 셀에서의 두께의 값이 계산되면, 이러한 값은 저장되고, 인쇄되고, 다른 유니트 (unit) 에 전달되고, 심지어는 카드를 거부하기 위한 (허용 한계를 넘는 두께 값에 대한) 경고를 트리거 (trigger) 하기 위하여 이용될 수도 있다. 제조상의 결함으로 인하여 셀이 고장나는 경우에, 이러한 사실은 "불충분한 두께" 로 장치에 의해 해석되어 카드 거부를 초래한다.
두께 판정 이외에도, 제안된 장치는 예상치 못한 레지스터 에러에 대한 판정을 한다. 이를 위하여, 비금속 창이 카드에 제공되는데, 직사각형이나 정사각형 모양인 이러한 창은 크레디트 셀 어레이 외부의 도금된 영역에 위치한다. 이와 유사한 방식으로, 유도성 센서의 집합에는 상기 창과 일치하게 위치하는 코일과 함께 추가적인 테스트 모듈이 제공된다.
도 4 는 레지스터 에러 판정의 원리를 보인다. 창 (60) 의 에지 (61) 중의 하나를 고려하면, 상기 유도성 센서 코어에 대하여 대략 3 개의 위치가 가능하다. 도 4a 에서, 코어 (62) 는 도금되지 않은 부분 위에 완전히 놓이므로, 금속층에 유도된 전류가 가장 낮고, 따라서 발진기 단자에서의 전압이 가장 크다. 도 4b 는 코어 (63) 가 부분적으로는 도금된 영역 상에 놓이고 부분적으로는 창(window) 상에 놓인 위치를 도시하는데, 이 경우에 약간의 부하가 발생하여 발진 진폭은 이전보다 작다. 마지막으로, 도 4c 에서, 코어 (64) 는 완전히 금속 도금된 영역 상에 위치한다. 발진기 코일 부하는 가장 높으며, 따라서 발진 전압은 가장 작다.
대응하는 유도성 센서의 위치 뿐만 아니라 창의 크기 및 위치에 관한 적당한 선택을 통하여 카드의 축에 대한 패턴의 회전 뿐만 아니라 세로방향이나 가로방향으로의 카드 상에 도금된 금속 패턴의 일탈을 검출할 수 있게 된다.
자명하게도, 센서에 의해 검출된 전압값은 카드 상의 금속층의 두께에 따라 변하게 되어, 상기 레지스터 센서에 의해 공급된 값의 분석을 위한 적절한 소프트웨어를 필요로 한다.
전술한 바와 같이, 최대 및 최소의 수용가능한 측정된 레벨은 알려진 레지스터 불일치를 갖는 표준 카드를 통하여 미리 결정되어야 한다. 이러한 값은 컴퓨터 메모리에 저장되어, 상기 레지스터 에러가 진정한 위치로부터 허용할 수 있는 편차를 초과하는 카드의 거부를 가능하게 한다.
본 발명이 특정한 실시예에 기초하여 기재되었지만, 본 발명의 개념의 범위를 벗어남이 없이 여러 가지 변경 및 수정이 가해질 수 있다는 것은 분명하다. 따라서, 예를 들어 충분한 메모리가 이용가능하고 모든 필요한 소프트웨어가 부가된다면, 모든 데이터 처리가 장치의 CPU (21) 에 의해 이루어져서, 마이크로컴퓨터 (11) 의 필요성을 없앤다.
더욱이, 전술한 내용이 104 개의 셀 (100 개의 크레디트 셀 및 위치/유효성을 위한 4개의 셀) 을 갖는 카드를 테스트하도록 설계된 장치를 설명하지만, 본 발명의 원리는 임의의 개수의 셀을 갖는 카드에도 동일하게 적용될 수 있으며, 절연 물질 상에 증착된 연속적인 금속층의 두께에 대한 측정에도 동일하게 적용될 수 있다.
Claims (8)
- 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 장치로서,상기 카드의 크레디트 셀과 수가 동일한 복수의 검출 모듈로 구성된 검출 어셈블리 (27) 를 구비하고,상기 각각의 모듈은, 동일 직선상에 설치된 한 쌍의 검출 코일 (24a, 24b) 에 의해 인덕턴스가 제공되는 발진기 (30) 로 구성되고, 상기 검출 코일의 세로축은 상대적인 크레디트 셀 (25) 의 진정한 위치와 정렬되며,상기 검출 어셈블리의 출력 (26) 은 A/D 변환기 (40) 의 입력에 접속되고, 이 A/D 변환기의 출력은, 각 개별 검출 모듈에 관한 데이터 및 두께 계산용의 특정한 소프트웨어가 들어 있는 메모리 수단을 구비한 연산 수단 (11, 21) 에 접속되는 것을 특징으로 하는 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 장치.
- 제 1 항에 있어서, 상기 패턴 레지스터는, 검출 코일 (62, 63, 64) 이 크레디트 셀 어레이의 영역 외부에 위치한 추가의 검출 모듈에 의해 체크되는 것을 특징으로 하는 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 장치.
- 제 1 항에 있어서, 상기 검출 모듈의 각각은 콜피츠 발진기를 포함하는 것을 특징으로 하는 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 장치.
- 제 1 항에 있어서, 상기 검출 어셈블리 (27) 의 출력 및 상기 A/D 변환기 (40) 의 입력 사이에, 제너 다이오드 (37) 를 삽입하는 것을 특징으로 하는 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 장치.
- 제 1 항에 있어서, 상기 A/D 변환기 (40) 의 입력 경로에는 디지털적으로 제어되는 전위차계 (39) 가 접속되고, 이 전위차계의 제어단자 (39') 는 상기 연산 수단 (21) 에 접속되는 것을 특징으로 하는 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 장치.
- 제 1 항에 있어서, 상기 A/D 변환기의 스판 및 V-널 단자에는 디지털적으로 제어되는 전위차계 (41,42) 가 접속되고, 이 전위차계의 제어단자 (41', 42') 는 상기 연산 수단 (21) 에 접속되는 것을 특징으로 하는 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 장치.
- 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 방법으로서,크레디트 셀 어레이 내에서 테스트될 하나 이상의 위치를 선택하는 단계;상기 선택된 위치에 관한 테스트 모듈에 연관된 상수를 연산 수단 (11, 21) 의 메모리로부터 독출하는 단계;A/D 변환기를 미리 세팅하는 단계로서, 상기 상수로부터 유도되고, CPU (21) 에 의해 발생되며, 상기 변환기의 신호입력, 스판, 및 V-널 단자에 각각 접속된 디지털적으로 제어되는 전위차계 (39, 41, 42) 의 제어단자 (39', 41', 42') 에 공급되는 제어신호에 의하여, 상기 A/D 변환기를 미리 세팅하는 단계; 및상기 막을 구성하는 금속 합금 및 어레이 내의 상기 위치와 연관된 전달 곡선에 따라 상기 A/D 변환기로부터 연산 수단 (21, 11) 에 전송된 수치를 처리함으로써, 막 두께를 계산하는 단계; 를 포함하는 것을 특징으로 하는 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 방법.
- 제 7 항에 있어서, 상기 연산 수단 (11, 21) 의 메모리에 저장된 상기 상수와 상기 전달 곡선의 값은, 알려진 금속막 두께의 표준 카드에 대하여 수행된 측정에 의해 미리 결정되는 것을 특징으로 하는 유도성 데빗카드 상에 도금된 셀에서의 패턴 레지스터 및 막 두께를 판정하기 위한 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BR9504681A BR9504681A (pt) | 1995-09-18 | 1995-09-18 | Medição de espessura de camadas metálicas sobre lâminas isolantes |
| BR9504681-0 | 1995-09-18 | ||
| PCT/BR1996/000041 WO1997011332A1 (en) | 1995-09-18 | 1996-09-17 | Device and process for determining film thickness and pattern register in cells plated on inductive debit cards |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990045767A KR19990045767A (ko) | 1999-06-25 |
| KR100467116B1 true KR100467116B1 (ko) | 2005-04-13 |
Family
ID=4062547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0702011A KR100467116B1 (ko) | 1995-09-18 | 1996-09-17 | 유도성데빗카드상에도금된셀에서의패턴레지스터및막두께를판정하기위한방법및장치 |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPH11512526A (ko) |
| KR (1) | KR100467116B1 (ko) |
| CN (1) | CN1121604C (ko) |
| BR (1) | BR9504681A (ko) |
| CA (1) | CA2232162A1 (ko) |
| CZ (1) | CZ83698A3 (ko) |
| PL (1) | PL326356A1 (ko) |
| WO (1) | WO1997011332A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10014348B4 (de) * | 2000-03-24 | 2009-03-12 | Immobiliengesellschaft Helmut Fischer Gmbh & Co. Kg | Vorrichtung zur zerstörungsfreien Messung der Dicke dünner Schichten |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL132754C (ko) * | 1965-04-29 | |||
| US4029945A (en) * | 1975-08-27 | 1977-06-14 | Stanley Electric Co., Ltd. | Card and card reader apparatus therefor |
| CH601863A5 (ko) * | 1976-04-28 | 1978-07-14 | Sodeco Compteurs De Geneve | |
| US4181958A (en) * | 1978-04-21 | 1980-01-01 | The Valeron Corporation | Multiple probe gage system |
| US4678994A (en) * | 1984-06-27 | 1987-07-07 | Digital Products Corporation | Methods and apparatus employing apparent resonant properties of thin conducting materials |
| BR8502667A (pt) * | 1986-10-01 | 1987-01-06 | Artacho Dalson | Sistema eletronico de registro e leitura de dados |
| BR9304503C1 (pt) * | 1993-11-09 | 2002-01-08 | Fundacao Cpqd Ct De Pesquisa E | Método de cobrança de créditos à prova de fraudes em cartões de débitos indutivos |
-
1995
- 1995-09-18 BR BR9504681A patent/BR9504681A/pt not_active IP Right Cessation
-
1996
- 1996-09-17 CN CN96197731A patent/CN1121604C/zh not_active Expired - Fee Related
- 1996-09-17 CZ CZ98836A patent/CZ83698A3/cs unknown
- 1996-09-17 JP JP9512253A patent/JPH11512526A/ja active Pending
- 1996-09-17 PL PL96326356A patent/PL326356A1/xx unknown
- 1996-09-17 CA CA002232162A patent/CA2232162A1/en not_active Abandoned
- 1996-09-17 WO PCT/BR1996/000041 patent/WO1997011332A1/en not_active Application Discontinuation
- 1996-09-17 KR KR10-1998-0702011A patent/KR100467116B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| BR9504681A (pt) | 1997-10-07 |
| WO1997011332A1 (en) | 1997-03-27 |
| JPH11512526A (ja) | 1999-10-26 |
| CZ83698A3 (cs) | 1998-12-16 |
| KR19990045767A (ko) | 1999-06-25 |
| CN1200171A (zh) | 1998-11-25 |
| CA2232162A1 (en) | 1997-03-27 |
| PL326356A1 (en) | 1998-09-14 |
| CN1121604C (zh) | 2003-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6847217B2 (en) | Method for measuring a gap between a proximity probe and a conductive target material | |
| US4974679A (en) | Load cell | |
| US4468968A (en) | Method and arrangement for providing information to define the values of a set of parameters which characterize an element | |
| US5559431A (en) | Method of calibrating a sensor | |
| US6104187A (en) | Magneto-resistive angle sensing device with a temperature-stable zero point | |
| US6836137B2 (en) | Configuration for testing semiconductor devices | |
| KR100467116B1 (ko) | 유도성데빗카드상에도금된셀에서의패턴레지스터및막두께를판정하기위한방법및장치 | |
| US20090015242A1 (en) | Method to Test the Measurement Accuracy of At Least One Magnetic Field Sensor | |
| US5896652A (en) | Method of packaging electronic components | |
| US5045710A (en) | Coplanarity inspection machine | |
| US6320399B1 (en) | Measuring method for detecting a short-circuit between the turns of a coil integrated on a chip, and integrated circuit structure adapted to such a measuring method | |
| GB2246639A (en) | Testing and calibrating LCR meters | |
| US5353905A (en) | Coin sorting device | |
| US8049524B2 (en) | Method for detecting component defects of an analog signal processing circuit, especially for a measurement transmitter | |
| JPS6041416B2 (ja) | 偏向ヨ−ク磁界分布検査用デ−タの処理方法 | |
| CN114008465A (zh) | 电流测量装置以及用于制造电流测量装置的方法 | |
| US20230236046A1 (en) | Calibration of Sine-Cosine Coil Mismatches in Inductive Sensors | |
| CA1262372A (en) | Method for the measurement of capacitances, in particular of low capacitances, wherein two references are used | |
| US4821822A (en) | Method and apparatus for adjusting resistors in load-cell scale | |
| US5051694A (en) | Device having oppositely spaced coils for determining a shape of screw parts | |
| JPH01277778A (ja) | 回路基板検査方法 | |
| JP2801336B2 (ja) | 電子部品の装着方法 | |
| JPH06334011A (ja) | 半導体装置の反り測定装置とその製造方法 | |
| GB2086036A (en) | Measuring relative movement | |
| CN118259206A (zh) | 用于多电流的电流传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 19980318 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20010911 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20040227 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20041011 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050111 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050111 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |