[go: up one dir, main page]

KR100464648B1 - 캐패시터 형성 방법 - Google Patents

캐패시터 형성 방법 Download PDF

Info

Publication number
KR100464648B1
KR100464648B1 KR10-2002-0013630A KR20020013630A KR100464648B1 KR 100464648 B1 KR100464648 B1 KR 100464648B1 KR 20020013630 A KR20020013630 A KR 20020013630A KR 100464648 B1 KR100464648 B1 KR 100464648B1
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
forming
silicon pattern
wet etching
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0013630A
Other languages
English (en)
Other versions
KR20030073876A (ko
Inventor
이동호
박종운
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0013630A priority Critical patent/KR100464648B1/ko
Priority to US10/330,565 priority patent/US6706642B2/en
Publication of KR20030073876A publication Critical patent/KR20030073876A/ko
Application granted granted Critical
Publication of KR100464648B1 publication Critical patent/KR100464648B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

본 발명은 캐패시터의 충전용량(capacitance)을 증대시킬 수 있는 캐패시터 형성방법에 관해 개시한다.
개시된 본 발명의 캐패시터 형성 방법은 반도체기판 상에 실린더 타입의 다결정 실리콘 패턴을 형성하는 단계와, 기판 상에 실린더 타입의 다결정 실리콘 패턴을 덮는 비정질 금속막을 형성하는 단계와, 비정질 금속막을 결정화하여 금속 결정립을 형성하는 단계와, 결정화된 금속막을 1차로 습식 식각하여 금속 결정립과 결정입계의 습식 식각 차이에 의해 선택적으로 다결정 실리콘 패턴을 노출시키는 단계와, 노출된 다결정 실리콘 패턴의 표면을 2차로 습식 식각하여 표면에 반구형 홈을 가진 스토리지 노드 전극을 형성하는 단계와, 반구형 홈을 덮도록 유전체층 및 플레이트 전극을 차례로 형성하는 단계를 포함한다.

Description

캐패시터 형성 방법{method for fabricating capacitor}
본 발명은 캐패시터(capacitor)의 형성방법에 관한 것으로, 보다 상세하게는캐패시터의 충전용량(capacitance)을 증대시킬 수 있는 캐패시터 형성 방법에 관한 것이다.
반도체기판 상에 제조되는 소자의 집적도가 증가함에 따라, 디램에 있어서 데이터 저장을 위한 셀 캐패시터가 점유할수 있는 면적도 축소하고 있다. 따라서, 반도체 웨이퍼 상에 형성되는 캐패시터의 정전 용량은 디자인 룰(design rule)이 축소됨에 따라 감소하게 된다.
그러나, 디램 셀 캐패시터에 있어서 알파 입자(alpha particle)에 의한 소프트 에러(soft error)에 강한 저항성을 확보하고, 또한 잡음(noise)에 의한 오동작을 방지하기 위해서는 충분한 정전 용량(capacitance)을 지니는 셀 캐패시터를 구비하는 것이 필요하다.
즉, 디자인 룰이 딥 서브 해프 마이크론(deep-sub-half-micron)급인 기가 비트급 고집적 디램의 셀 캐패시터의 경우에도, 적어도 30 펨토 패럿(fF) 이상의 정전 용량의 확보가 필요한 것으로 당업계는 인식하고 있다.
반도체 기판 위의 허용된 좁은 면적에서 고용량의 캐패시터를 구현하기 위한 하나의 방법으로 적층형(stacked) 구조 또는 원통형(cylindrical) 구조에 반구형 결정립(HSG; hemispherical grain)을 성장시키는 방법에 제안되었다.
도 1a 내지 도 1c는 종래 기술에 따른 캐패시터 형성 방법을 설명하기 위한 것으로, 반구형 결정립(HSG) 성장 메카니즘을 도시한 도면이다.
상기 반구형 결정립(HSG) 성장 메카니즘에 대해 알아보면, 도 1a에 도시된 바와 같이, 먼저 기판(미도시)의 다결정 실리콘층(10) 표면에 비정질 실리콘핵(nuclear)(12)을 증착하고 나서, 도 1b에 도시된 바와 같이, 상기 결과물 상에 열처리(20) 공정을 실시하여 증착된 실리콘의 핵(12)을 중심으로 다결정 실리콘의 원자들을 확산시키어 결정화한다. 이 후, 도 1c에 도시된 바와 같이, 다결정 실리콘의 결정화가 더욱 가속화되어 결정립 성장이 이루어져서 다결정 실리콘의 표면은 반구형 형상(13)으로 변화하여 단위면적당 다결정 실리콘의 표면적은 증가하게 된다. 상기 반구형 결정립 성장에 의해 캐패시터의 유효 표면적이 증대된다. 이러한 과정을 통해 반도체의 고집적화에도 캐패시터의 캐패시턴스를 일정하게 유지한다.
그러나, 종래의 기술에서는 현재 사용되고 있는 64M 공정에 적용되고 있는 캐패시터들 간의 간격은 약 0.17㎛ 정도로, 여기에 다결정 실리콘의 핵을 증착하고 비정질 실리콘을 결정화하여 결정 성장이 이루어지면 간격 마진이 더욱 감소하여 캐패시터들 간의 브릿지(bridge) 및 컨택(connect)이 발생될 뿐더러 반구형 결정립(HSG) 성장 공정 시 많은 비용 부담이 발생되어 생산 제조 원가가 상승하는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 캐패시터들 간의 브릿지(bridge) 및 컨택 발생 및 생산 제조 원가 상승을 방지하면서도 캐패시터의 유효 표면적을 증대시킬 수 있는 캐패시터 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반구형 결정립(HSG) 성장 메카니즘.
도 2a 내지 도 2f는 본 발명에 따른 캐패시터 형성 방법을 설명하기 위한 공정단면도.
도 3a 내지 도 3h는 본 발명에 따른 금속 결정립과 결정입계의 식각율 차이를 이용한 다결정 실리콘 표면적 증가 메카니즘.
도면의 주요부분에 대한 부호의 설명
100. 반도체기판 106. 절연막
103. 개구부 104. 절연 스페이서
106. 실린더형 다결정 실리콘 107. 반구형 홈
110. 비정질 금속막 120. 금속 습식액
150. 스토리지 노드 전극 152. 유전체층
154. 플레이트 전극
상기 목적을 달성하기 위한 본 발명의 캐패시터 형성 방법은 반도체기판 상에 실린더 타입의 다결정 실리콘 패턴을 형성하는 단계와, 기판 상에 실린더 타입의 다결정 실리콘 패턴을 덮는 비정질 금속막을 형성하는 단계와, 비정질 금속막을 결정화하여 금속 결정립을 형성하는 단계와, 결정화된 금속막을 1차로 습식 식각하여 금속 결정립과 결정입계의 습식 식각 차이에 의해 선택적으로 다결정 실리콘 패턴을 노출시키는 단계와, 노출된 다결정 실리콘 패턴의 표면을 2차로 습식 식각하여 표면에 반구형 홈을 가진 스토리지 노드 전극을 형성하는 단계와, 반구형 홈을 덮도록 유전체층 및 플레이트 전극을 차례로 형성하는 단계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 따른 캐패시터 형성 방법을 설명하기 위한 공정단면도이다. 또한, 도 3a 내지 도 3h는 본 발명에 따른 금속 결정립과 결정입계의 식각율 차이를 이용한 다결정 실리콘 표면적 증가 메카니즘이다.
본 발명의 캐패시터 형성 방법은, 도 2a에 도시된 바와 같이, 먼저, 반도체기판(100) 상에 제 1절연막(103)을 형성하고 나서, 상기 절연막(103)을 식각하여 기판의 소정영역을 개구시키는 개구부(102)를 형성한다. 이때, 도면에 도시되지 않았지만, 상기 기판(100)은 게이트 및 소오스/드레인의 불순물영역을 포함한 트랜지스터가 제조되어져 있고, 상기 개구부(102)에 의해 상기 불순물영역이 노출된다.
이어서, 상기 개구부(102)를 포함한 절연막(103) 상에 실리콘 질화막을 증착하고 나서 상기 제 1절연막(103)의 표면이 노출되는 시점까지 상기 실리콘 질화막을 식각하여 개구부(102) 내측면을 덮는 절연 스페이서(104)를 형성한다.
그리고 나서, 공지의 기술을 통해 상기 제 1절연막(102) 상에 절연 스페이서(104)를 포함한 개구부(102)를 덮는 실린더형 다결정 실리콘 패턴(106)을 형성한다.
이 후. 도 2b 및 도 3a에 도시된 바와 같이, 상기 실린더형 다결정 실리콘 패턴(106)을 포함한 절연막(103) 상에 비정질 금속막(110)을 증착하고 결정화하여 결정립(crystallzed metal grains)(110a)을 성장시킨다. 이때, 상기 금속 결정립(110a)들 사이에는 결정입계(grain boundary)(110b)가 형성된다.
이어서, 도 2c에 도시된 바와 같이, 금속 습식액(120)이 담긴 배스(bath)(미도시) 내에서 상기 결과물을 습식 식각한다. 이때, 상기 금속 습식액(120)으로는 H3PO4, HNO3및 CH3COOH의 혼합액을 이용한다.
상기 습식 식각 공정을 알아보면, 도 3b 및 도 3c에 도시된 바와 같이, 상기 금속 습식액(120)이 결정화된 비정질 금속막(110) 표면에 침투하여 상기 금속 결정립(110a)과 결정입계(110b)에서 상기 금속 식각액에 의한 식각 정도가 다르게 나타난다. 이러한 금속 결정립(110a)과 결정입계(110b)의 습식 식각비 차이에 의해, 도 3d에 도시된 바와 같이, 다결정 실리콘 패턴(106)의 표면이 선택적으로 노출되며, 점차로, 도 2d, 도 3e 및 도 3f에 도시된 바와 같이, 상기 결정입계(110b) 사이의 상기 노출된 다결정 실리콘 패턴(106) 표면이 등방성 식각되기 시작하고, 도 2e 및 도 3g에 도시된 바와 같이, 다결정 실리콘 패턴(106) 표면에 잔류하는 금속막들이 완전히 제거된다. 이 후, 최종적으로 상기 다결정 실리콘 패턴(106) 표면에, 도 2f및 도 3h에 도시된 바와 같이, 반구형 홈(107)이 형성된다. 이때, 상기 반구형 홈(107)이 형성된 다결정 실리콘 패턴(106)은 캐패시터의 스토리지 노드 전극(150)이 된다.
도 2g에 도시된 바와 같이, 상기 스토리지 노드 전극(150)을 포함한 절연막 (102)상에 유전체층(152) 및 플레이트 전극(154)을 차례로 형성하여 캐패시터 제조를 완료한다.
이상에서와 같이, 본 발명에서는 폴리실리콘 표면으로부터 내부쪽으로 반구형 홈을 형성하여 캐패시터의 유효 표면적을 증대시키는 방법을 이용함으로써, 반도체 디바이스의 수율이 향상된다.
따라서, 본 발명에서는 반구형 결정립(HSG) 제조에 따른 생산 제조 원가 상승을 방지하고, 또한 캐패시터들 간의 브릿지와 콘택 발생으로 디바이스의 수율이 감소됨을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 반도체기판 상에 실린더 타입의 다결정 실리콘 패턴을 형성하는 단계와,
    상기 기판 상에 상기 실린더 타입의 다결정 실리콘 패턴을 덮는 비정질 상태의 금속막을 형성하는 단계와,
    상기 비정질 상태의 금속막을 결정화하여 금속 결정립들을 성장시키며, 상기 금속 결정립들 사이에 결정입계가 형성되는 단계와,
    상기 결정화된 금속막을 1차로 습식 식각하여 상기 금속 결정립과 결정입계의 습식 식각 차이에 의해 선택적으로 다결정 실리콘 패턴의 표면이 노출되는 단계와,
    상기 노출된 다결정 실리콘 패턴의 표면을 2차로 습식 식각하여 표면에 반구형 홈을 가진 스토리지 노드 전극을 형성하는 단계와,
    상기 반구형 홈을 덮도록 유전체층 및 플레이트 전극을 차례로 형성하는 단계를 포함한 것을 특징으로 하는 캐패시터 형성 방법.
  2. 제 1항에 있어서, 상기 1차 및 2차 습식 식각 단계에서 습식액으로 H3PO4, HNO3및 CH3COOH의 혼합액을 이용하는 것을 특징으로 하는 캐패시터 형성 방법.
KR10-2002-0013630A 2002-03-13 2002-03-13 캐패시터 형성 방법 Expired - Fee Related KR100464648B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0013630A KR100464648B1 (ko) 2002-03-13 2002-03-13 캐패시터 형성 방법
US10/330,565 US6706642B2 (en) 2002-03-13 2002-12-27 Method for fabricating semiconductor capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0013630A KR100464648B1 (ko) 2002-03-13 2002-03-13 캐패시터 형성 방법

Publications (2)

Publication Number Publication Date
KR20030073876A KR20030073876A (ko) 2003-09-19
KR100464648B1 true KR100464648B1 (ko) 2005-01-03

Family

ID=28036055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0013630A Expired - Fee Related KR100464648B1 (ko) 2002-03-13 2002-03-13 캐패시터 형성 방법

Country Status (2)

Country Link
US (1) US6706642B2 (ko)
KR (1) KR100464648B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103317932B (zh) * 2012-03-23 2018-03-06 深圳富泰宏精密工业有限公司 基体表面图案制作方法及其制品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026661A (ko) * 1994-12-30 1996-07-22 김주용 커패시터의 전하저장 전극 형성방법
US5817555A (en) * 1996-05-02 1998-10-06 Lg Semicon Co., Ltd. Method for fabricating capacitor of semiconductor device using hemispherical grain (HSG) polysilicon
KR19990059193A (ko) * 1997-12-30 1999-07-26 김영환 반도체장치의 제조방법
KR20000052058A (ko) * 1999-01-29 2000-08-16 김영환 반도체장치의 캐패시터 및 그 제조방법
JP2000232205A (ja) * 1999-02-09 2000-08-22 Nec Corp 容量素子、それを用いた半導体装置およびそれらの製造方法
KR20010003258A (ko) * 1999-06-22 2001-01-15 김영환 반도체소자의 저장전극 형성방법
KR20010003471A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877063A (en) 1995-07-17 1999-03-02 Micron Technology, Inc. Method of forming rough polysilicon surfaces
JP2795316B2 (ja) * 1996-05-21 1998-09-10 日本電気株式会社 半導体装置の製造方法
KR100282709B1 (ko) * 1998-08-28 2001-03-02 윤종용 반구형 실리콘을 이용한 캐패시터의 제조 방법
KR100328360B1 (ko) 1999-04-26 2002-03-13 윤종용 반구형 결정립의 제조 방법
US6403442B1 (en) * 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6194266B1 (en) * 2000-02-22 2001-02-27 United Microelectronics Corp. Method for forming a capacitor having selective hemispherical grained polysilicon

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026661A (ko) * 1994-12-30 1996-07-22 김주용 커패시터의 전하저장 전극 형성방법
KR0171925B1 (ko) * 1994-12-30 1999-03-30 김주용 커패시터의 전하저장 전극 형성방법
US5817555A (en) * 1996-05-02 1998-10-06 Lg Semicon Co., Ltd. Method for fabricating capacitor of semiconductor device using hemispherical grain (HSG) polysilicon
KR19990059193A (ko) * 1997-12-30 1999-07-26 김영환 반도체장치의 제조방법
KR20000052058A (ko) * 1999-01-29 2000-08-16 김영환 반도체장치의 캐패시터 및 그 제조방법
JP2000232205A (ja) * 1999-02-09 2000-08-22 Nec Corp 容量素子、それを用いた半導体装置およびそれらの製造方法
KR20010003258A (ko) * 1999-06-22 2001-01-15 김영환 반도체소자의 저장전극 형성방법
KR20010003471A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20030073876A (ko) 2003-09-19
US20030176077A1 (en) 2003-09-18
US6706642B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
US5616511A (en) Method of fabricating a micro-trench storage capacitor
US5324679A (en) Method for manufacturing a semiconductor device having increased surface area conductive layer
US5464791A (en) Method of fabricating a micro-trench storage capacitor
US5550080A (en) Method for fabricating capacitors of semiconductor device
JPS61258467A (ja) 半導体記憶装置
KR100301369B1 (ko) 반도체메모리장치의커패시터제조방법
JPH09283724A (ja) スタック形ｄｒａｍセルのキャパシタ製造方法
KR100290835B1 (ko) 반도체소자의제조방법
KR100464648B1 (ko) 캐패시터 형성 방법
US5346846A (en) Method of manufacturing a highly integrated semiconductor device
KR100268412B1 (ko) 반도체 메모리 장치의 커패시터 제조 방법
KR0154195B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR20010059517A (ko) 고집적 반도체 메모리장치의 실린더형 하부전극 제조방법
US5691227A (en) Method for forming charge storage electrodes of semiconductor device
KR100195188B1 (ko) 반도체메모리장치의 제조방법
KR100346453B1 (ko) 반도체소자의 저장전극 형성방법
KR100269607B1 (ko) 캐패시터 형성방법
KR0144422B1 (ko) 반도체소자 및 그 제조방법
EP4207264A1 (en) Semiconductor structure and manufacturing method therefor
KR0183728B1 (ko) 반도체장치의 캐패시터 및 그 제조방법
KR20000000566A (ko) 반구형 그레인 실리콘층을 사용하는 반도체소자의 커패시터 형성방법
KR0166492B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100325457B1 (ko) 디램캐패시터형성방법
KR0126624B1 (ko) 반도체소자의 캐패시터 제조방법
KR0159019B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 8

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20131223

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131223

St.27 status event code: N-4-6-H10-H13-oth-PC1903

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000