[go: up one dir, main page]

KR100461544B1 - 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법 - Google Patents

고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법 Download PDF

Info

Publication number
KR100461544B1
KR100461544B1 KR10-2003-0012436A KR20030012436A KR100461544B1 KR 100461544 B1 KR100461544 B1 KR 100461544B1 KR 20030012436 A KR20030012436 A KR 20030012436A KR 100461544 B1 KR100461544 B1 KR 100461544B1
Authority
KR
South Korea
Prior art keywords
code
block
blocks
dimensional
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0012436A
Other languages
English (en)
Other versions
KR20040077049A (ko
Inventor
김수영
오덕길
김재명
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2003-0012436A priority Critical patent/KR100461544B1/ko
Priority to PCT/KR2003/002919 priority patent/WO2004077296A1/en
Priority to AU2003288782A priority patent/AU2003288782A1/en
Priority to JP2004568804A priority patent/JP4087384B2/ja
Priority to EP03781078A priority patent/EP1602032A4/en
Priority to US10/547,236 priority patent/US7546509B2/en
Publication of KR20040077049A publication Critical patent/KR20040077049A/ko
Application granted granted Critical
Publication of KR100461544B1 publication Critical patent/KR100461544B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2918—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes with error correction codes in three or more dimensions, e.g. 3-dimensional product code where the bits are arranged in a cube
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6381—Rate compatible punctured turbo [RCPT] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법에 관한 것으로, 블록부호를 이용하여 다양한 부호화율을 생성해 낼 수 있는 레이트 호환가능 부호를 구현하는 것으로, 2차원 이상으로 연결된 m차원의 곱부호를 이용하여 패리티 블록을 구분하고, 패리티 블록별로 천공 패턴을 정하여 레이트 호환가능 부호를 구성하는 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하며, 소정개수의 각 축에 시스터메틱 블록부호를 이용하여 곱부호를 구성하는 제 1 단계; 상기 곱부호를 구성하고 있는 블록들을 정보어 블럭과 패리티 블록으로 구분하여 전체 블록의 수를 구하는 제 2 단계; 상기 제 2 단계에서 결정된 각 블록의 식별자를 이진수로 표현하는 제 3 단계; 상기 정보어 블록과 1차원 부호를 구성할 수 있는 소정개수의 블록을 구하여 1차원 부호의 조합을 구성하는 제 4 단계; 상기 1차원 부호의 조합에 대하여, 1차원 부호의 조합과 나머지 블록을 사용하였을 경우 발생할 수 있는 모든 조합을 구하는 제 5 단계; 상기 제 5 단계에서 구한 조합 중 각 블록들이 모두 인접하고 있는지를 블록의 식별자에서 소정개수의 비트가 일치하는지를 검사하여 조건에 맞는 조합만을 선택하는 제 6 단계; 및 상기 제 6 단계에서 구한 조합들 중 부호를 구성하고 있는 패리티의 수가 증가할수록 복호 성능이 우수하게 되는 조합만을 선별적으로 선택하는 제 7 단계를 포함하고, 신호처리 시스템 등에 이용됨.

Description

고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법{Rate Compatible Code using High Dimensional Product Codes}
본 발명은 2차원 이상의 곱부호를 이용하여 다양한 부호화율과 성능을 제공할 수 있는 레이트 호환가능(Rate Compatible) 부호를 설계하는 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
레이트 호환가능 부호란 오류정정부호에서 정보어에 대한 오류정정을 위하여 추가된 패리티에 다양한 천공패턴을 적용하여 동일한 부호기 및 복호기를 사용하면서도 다양한 부호화율과 성능을 제공할 수 있는 부호를 의미한다. 일반적으로 이러한 방식은 한가지 부호기 및 복호기를 사용하여 다양한 부호화율과 성능을 낼 수 있다는 장점 때문에 채널의 상태가 수시로 변하는 환경에서 이에 적응하여 전송하기 위한 적응형 부호화 방식이나 재전송을 위한 하이브리드 에이알큐(Hybrid Automatic Repeat Request(ARQ)) 방식에 적용되어 왔다.
상기한 바와 같은 레이트 호환가능 부호는 주로 길쌈부호나 길쌈부호에 바탕을 두고 있는 터보부호들에 최적의 천공패턴을 적용함으로써 설계되어 왔다. 길쌈부호에 바탕을 둔 터보부호에 적용한 레이트 호환가능 부호화 방법은 미국 특허 등록 제6,430,722호 및 대한민국 공개 특허 제 2001-052246호에 개시되어 있으며, 부호기에서 생성되는 부호화된 비트들을 최적의 천공 패턴을 이용하여 천공함으로써 다양한 부호화율의 부호를 생성하는 방법을 제공하고 있다.
상기한 바와 같은 방식은 원래 길쌈 부호 자체에 적용되어 무선통신 환경에서의 다양한 채널 상태에 적응하기 위한 적응형 부호화 방식에 응용되어 왔으며, 제 4세대 이동통신 시스템에서는 레이트 호환가능 터보부호를 이용한 하이브리드 에이알큐 방식이 아래와 같은 참고 문헌에 기술되어 있다.
[1] Douglas N. Rowitch and Laurence B. Milstein, On the Performance of Hybrid FEC/ARQ Systems Using Rate Compatible Punctured Turbo (RCPT) Codes, IEEE Transactions on Communications, Vol. 48, No. 6, June 2000, pp. 948-959
[2] Hasung Kim and Gordon L. Stuber, Rate Compatible Punctured Turbo Coding for W-CDMA, ICPWC2000, pp.143-147
[3] Hasung Kim and Gordon L. Stuber, Rate Compatible Punctured SCCC, VTC 2001 Fall, Vol. 4, pp.2399-2403
[4] Naveen Chandran and Mathew C. Valenti, Hybrid ARQ using Serial Concatenated Convolutional Codes over Fading Channels, VTC 2001 Spring, 6-9 May 2001 Rhodes, Greece, Vol. 2, pp.1410-1414
[5] Jean X. Yu, Yuan Li, Hidekazu Murata, and Susumu Yoshida, Hybrid-ARQ Scheme Using Different TCM for Retransmission, IEEE Transactions on Communications, Vol. 48, No. 10, Oct. 2000, pp. 1609-1613
상기한 참고 문헌과 같이, 레이트 호환가능 부호는 다양한 응용 분야에 적용이 가능하지만, 블록부호를 이용한 레이트 호환가능 부호는 이제까지 제시된 바가 매우 적다. 그 이유는 길쌈 부호에서와 마찬가지로 다양한 천공 패턴을 이용하여 동일한 방식으로 블록부호를 레이트 호환가능 부호를 만들 경우 블록부호의 성능에 치명적인 영향을 주게 되기 때문이다. 이는 "Tingfang Ji and Wayne E. Stark, Rate Compatible Product Codes, Proceedings of MILCOM 2000, Vol. 1, pp.412-416"에 나타나 있다.
따라서, 블록부호를 이용한 레이트 호환가능 부호를 구현 한 예는 길쌈 부호의 경우와는 다소 차이가 있는데 아래와 같은 예가 제시되어 있다. 먼저, 상기 참고 문헌 "Tingfang Ji and Wayne E. Stark, Rate Compatible Product Codes, Proceedings of MILCOM 2000, Vol. 1, pp.412-416"에서는 4차원의 곱부호를 이용하여 레이트 호환가능 부호를 구현하였다. 그러나, 여기에서 고려한 부호는 정확한의미의 곱부호가 아니다. 단지 임의의 블록 사이즈의 정보 비트에 대하여 인터리빙만을 계속해서 달리하여 패리티를 각 인터리빙에 대하여 생성해 내는 방식이다. 즉, 1차원일 때는 열방향으로 부호를 하고 2차원일때는 행방향으로, 그리고 3차 및 4차일 때는 각각 서로 다른 대각선 방향으로 인터리빙하여 부호어 또는 패리티를 만들어 내었다. 송신단에서는 이들 4개의 패리티들 중 몇 개를 전송하느냐에 따라 다양한 부호화율을 만들어 내고 복호단에서는 이들 패리티 모두가 동일한 정보어를 이용하여 만들어진 것이므로 반복 복호를 통하여 성능향상을 꾀하였다.
다시 말해서 4가지 인터리빙 방식에 대하여 만들어진 모든 패리티로 이루어진 부호를 원래 부호라고 하면 이들 중 일부분을 천공하여 다양한 부호화율의 부호를 만들어 내는 것이다. 그러나, 이러한 부호화 방식 자체로 볼 때 차원이 늘어남에 따라 성능 향상은 우수하지 못하다는 문제점이 있었다. 즉, 전체 부호를 다 사용한다고 해도 이들 중 일부만을 사용한 방식에 비하여 랜덤 오류가 발생하는 채널에서는 거의 이득을 얻을 수가 없다.
상기한 바와 같은 문제점은 상기 부호가 곱부호가 가지고 있는 특유의 성질을 이용할 수 없는 구조로 설계되었기 때문이다. 곱부호는 블록부호를 블록 인터리버를 사이에 두고 직렬로 연결한 형태인데 어느 축방향으로 먼저 부호화를 수행하든 동일한 결과를 얻게 된다. 이 외에도 레이트 호환가능 부호는 아니지만 블록 부호를 이용하여 다수의 부호화율을 얻을 수 있는 방식이 아래의 참고 문헌 [6], [7]과 같이 제시되어 있으나, 얻을 수 있는 부호화율의 종류가 매우 제한적이거나 이로써 만들어낸 단일 부호로는 성능이 매우 떨어지거나 복호가 불가능할 수 있다는문제점이 있었다.
[6] K. S. Chan, Li Ping and S. Chan, Adaptive type II hybrid ARQ scheme using zigzag code, Electronics Letters, 25th November 1999, Vol. 35, No. 24, pp. 2102-2104
[7] Ch. V. Verikoukis and J. J. Olmos, An Efficient Type II Hybrid ARQ Protocol using Puntured R-S Codes for Wireless ATM Networks, VTC99 Fall, Vol. 3, 1725-1729
한편, 블록부호를 다차원의 곱부호로 구성하고 이를 반복적으로 복호하는 방법은 대한민국 특허 출원 제01-56774호에 개시되어 있다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 블록부호를 이용하여 다양한 부호화율을 생성해 낼 수 있는 레이트 호환가능 부호를 구현하는 것으로, 2차원 이상으로 연결된 m차원의 곱부호를 이용하여 패리티 블록을 구분하고, 패리티 블록별로 천공 패턴을 정하여 레이트 호환가능 부호를 구성하는 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도 1a 내지 1c 는 본 발명에 따른 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법에 대한 일실시예 설명도.
도 2 는 본 발명에 따른 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법에 대한 일실시예 흐름도.
상기 목적을 달성하기 위한 본 발명의 방법은, 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법에 있어서, 소정개수의 각 축에 시스터메틱 블록부호를 이용하여 곱부호를 구성하는 제 1 단계; 상기 곱부호를 구성하고 있는 블록들을 정보어 블럭과 패리티 블록으로 구분하여 전체 블록의 수를 구하는 제 2 단계; 상기 제 2 단계에서 결정된 각 블록의 식별자를 이진수로 표현하는 제 3 단계; 상기 정보어 블록과 1차원 부호를 구성할 수 있는 소정개수의 블록을 구하여 1차원 부호의 조합을 구성하는 제 4 단계; 상기 1차원 부호의 조합에 대하여, 1차원 부호의 조합과 나머지 블록을 사용하였을 경우 발생할 수 있는 모든 조합을 구하는 제 5 단계; 상기 제 5 단계에서 구한 조합 중 각 블록들이 모두 인접하고 있는지를 블록의 식별자에서 소정개수의 비트가 일치하는지를 검사하여 조건에 맞는 조합만을 선택하는 제 6 단계; 및 상기 제 6 단계에서 구한 조합들 중 부호를 구성하고 있는 패리티의 수가 증가할수록 복호 성능이 우수하게 되는 조합만을 선별적으로 선택하는 제 7 단계를 포함하는 것을 특징으로 한다.
한편, 본 발명은, 레이트 호환가능 부호 구성을 위해, 프로세서를 구비한 컴퓨터에, 소정개수의 각 축에 시스터메틱 블록부호를 이용하여 곱부호를 구성하는 제 1 기능; 상기 곱부호를 구성하고 있는 블록들을 정보어 블럭과 패리티 블록으로 구분하여 전체 블록의 수를 구하는 제 2 기능; 상기 제 2 기능에서 결정된 각 블록의 식별자를 이진수로 표현하는 제 3 기능; 상기 정보어 블록과 1차원 부호를 구성할 수 있는 소정개수의 블록을 구하여 1차원 부호의 조합을 구성하는 제 4 기능; 상기 1차원 부호의 조합에 대하여, 1차원 부호의 조합과 나머지 블록을 사용하였을 경우 발생할 수 있는 모든 조합을 구하는 제 5 기능; 상기 제 5 기능에서 구한 조합 중 각 블록들이 모두 인접하고 있는지를 블록의 식별자에서 소정개수의 비트가 일치하는지를 검사하여 조건에 맞는 조합만을 선택하는 제 6 기능; 및 상기 제 6 기능에서 구한 조합들 중 부호를 구성하고 있는 패리티의 수가 증가할수록 복호 성능이 우수하게 되는 조합만을 선별적으로 선택하는 제 7 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1a 내지 1c 는 본 발명에 따른 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법에 대한 일실시예 설명도로서, 도 1a는 1차원 (nx,kx) 시스터메틱 블록부호, 도 1b는 2차원 (nx,kx)×(ny,ky) 곱부호, 그리고 도 1c는 3차원 (nx,kx)×(ny,ky)×(nz,kz) 곱부호를 각각 나타낸다.
즉, 임의의 축 i에 정보어의 길이가 ki이고 부호어의 길이가 ni인 (ni,ki) 블록부호를 x축, y축 및 z축에 각기 사용하였을 경우 1차원 부호와 2차원 및 3차원 곱부호가 도시되어 있다.
도 1a에 도시된 바와 같이, 1차원 부호일 경우에는 정보어 블록 (I)와 패리티 블록 (P), 즉 2개의 블록이 존재하고, 도 1b에 도시된 바와 같이, 2차원일 경우에는 정보어 블록 (I)와 P1~P3까지 3개의 패리티 블록을 포함한 4개의 블록, 그리고 도 1c에 도시된 바와 같이, 3차원일 경우에는 정보어 블록 (I)와 P1~P7까지 7개의 패리티 블록을 포함한 총 8개의 블록이 존재한다.
m 차원의 곱 부호에서 각 블록들은 m 차원의 축으로 이루어진 블록을 의미한다. 정보어 블록은 블록을 구성하고 있는 각 축의 크기가 곱 부호의 각 축을 구성하고 있는 부호의 정보어 길이(ki)와 같은 블록이다. 패리티 블록이란 정보어 블록을 제외하고 블록을 구성하고 있는 각 축의 크기가 곱 부호의 각 축을 구성하고 있는 부호의 정보어 길이(ki) 또는 패리티 길이(ni-ki)와 같은 블록들이다. 즉, m 차원의 곱부호에는 단 1개의 정보어 블록과 다수개의 패리티 블록이 존재한다.
그렇다면, m 차원 곱부호에 존재하는 총 블록의 수는 다음과 같이 일반화시킬 수 있을 것이다.
각 차원을 구성하는 구성 부호는 ki 비트의 I 블록과 ni-ki=pi비트의 P 블록의 2가지 종류가 있다(1≤i≤m). 따라서, m 차원 곱부호에 존재하는 총 블록의 수 Nt는 2가지 종류를 m개의 위치에 배치하는 종류의 수와 같으므로 Nt=2m와 같다. 또한, 이들 중 총 패리티 블록의 수 Np는 총 블록의 수에서 정보어 블록의 수 1을 뺀 것과 같으므로 Np=2m-1이 된다.
이제는 이들 (2m-1)개의 패리티 블록들을 정보어 블록에 결합하여 복호가 가능한 부호의 구조가 될 수 있는 조합을 구하여야 한다. 문제를 쉽게 접근하기 위하여 각 패리티 블록의 고유 아이디(ID)를 다음과 같은 규칙으로 만든다.
앞에서 살펴본 바와 같이, 각 패리티 블록은 임의의 i축에서 ki비트 또는 pi비트를 위치시키는 방법에 따라 여러 가지 종류가 존재한다. 따라서, 임의의 블록에 대하여 각 블록의 해당 축별로 그 크기가 ki비트일 경우 0, pi비트일 경우 1로 표시하면 모든 블록은 m차원 이진수로 표현할 수 있게 된다.
예를 들어, 도 1b의 2차원 곱부호를 구성하고 있는 각 블록을 이와 같은 방법으로 표기하면 I=(0,0), P1=(1,0), P2=(0,1) 및 P3=(1,1)로 표기할 수 있다. 마찬가지로 도 1c에 있는 3차원 부호를 구성하고 있는 각 블록은 다음과 같이 I=(0,0,0), P1=(1,0,0), P2=(0,1,0), P3=(1,1,0), P4=(0,0,1), P5=(1,0,1), P6=(0,1,1), P7=(1,1,1)로 표기할 수 있다. 상기의 이진 표기법에서 알 수 있듯이 정보 블록은 항상 (0,...0)으로 표기된다.
이제 패리티 블록들을 정보어 블록에 결합하여 복호가 가능한 부호의 구조가 될 수 있는 조합을 만드는 방법은 상기의 예제와 같은 각 블록의 이진 표기법으로부터 출발할 수 있다. 우선 복호가 가능하기 위해서는 조합에 속해 있는 각 블록 중 적어도 하나는 정보 블록과 인접해 있어야 하며, 조합에 속해있는 모든 블록들은 서로 인접해 있어야 한다.
이러한 조건을 상기의 이진 표기법에 적용시키면, 임의의 두 블록이 인접해 있다는 것은 각 블록을 나타내는 이진 표기법에서 m-1개의 비트가 서로 일치해야 한다는 것이다. 즉, 2차원 곱부호의 경우에는 각 블록을 나타내는 두 비트 중 한 비트가 일치해야 하며 3차원 곱부호의 경우에는 각 블록을 나타내는 세 비트 중 두비트가 일치해야 한다. 예를 들어, 도 1b에 있는 2차원 곱부호를 구성하고 있는 블록 중 I 블록과 인접해 있는 P1 블럭은 식별자 중 두 번째 비트가 서로 일치하고, 도 1c에 있는 3차원 곱부호를 구성하고 있는 블록 중 I 블록과 인접하고 있는 P4 블록은 식별자 중 첫 번째 및 두 번째 비트가 서로 일치함을 알 수 있다. 또한, 식별자에서 일치하는 비트는 곧 인접하고 있는 선 또는 면을 나타낸다.
요약하면, 가능한 모든 조합을 구성하면서, 부호 구성 요건을 만족하는 조합만을 선택하고 나머지는 무시하는 것이다. 여기서, 부호 구성 요건이란 각 조합을 구성하고 있는 모든 블록의 식별자를 검색하여, 각 블록에 대하여 m-1개의 비트가 서로 일치하는 식별자를 가진 블록이 적어도 하나 이상씩 모든 블록에 대하여 존재하는지를 검사하는 것이다.
그 다음으로는 이러한 조건을 만족하는 각 조합에 대하여 부호화율과 비트 오율 성능을 조사하여 응용 분야별 가장 적절한 순서대로 취사 선택하여 레이트 호환가능 부호를 선택하는 것이다.
도 2 는 본 발명에 따른 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법에 대한 일실시예 흐름도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법은, 먼저 각 차원별로 시스터메틱 블록 부호를 이용하여 m 차원의 곱 부호를 구성한다(201). 곱부호를 구성하고 있는 정보블럭과 패리티 블록을 구분하고, 전체 블록의 수 Nt=2m을 구한다(202).
상기에서 구분한 각 블록의 식별자를 이진수로 표기한다(203). 그리고, 정보어 블록과 인접하고 있는 m개의 블록을 구한다(204). 여기서, 정보어 블록이 (0,...,0)으로 표기되므로 각 패리티 블록의 식별자에 m-1개의 0이 포함되어 있으면 이는 정보어 블록과 인접하는 블록이 된다.
상기에서 구한 m개의 블록들에 대하여 차례로 여러 가지 부호 조합을 조사하기 위하여 i를 1로 고정시키고(205), i번째 블록을 택한다(206). 상기에서 택한 블록에 대하여 해당 블록과 정보어 블록을 포함하여, 이들을 제외한 나머지 (2m-2)개의 블록을 가지고 만들 수 있는 모든 조합을 하나씩 구성한다(207). 상기에서 구성된 조합이 부호 구성요건을 만족하는지를 검사한다(208). 여기서 부호 구성요건이란, 해당 조합을 구성하고 있는 모든 블록의 식별자를 검사하여 모든 블록에 대하여 식별자의 m-1개의 비트가 일치하는 블록이 적어도 한 개씩은 존재하는 것이다. 부호 구성요건을 만족할 경우 해당조합이 이미 저장되어 있지 않다면 해당조합을 저장하고(209), 그렇지 않을 경우 무시하고 상기 블록을 가지고 만들 수 있는 모든 조합을 하나씩 구성하는 단계(207)로 돌아가 다음 가능한 조합을 조사한다.
또한, 정보어 블록과 인접한 m개의 블록 중 해당 블록에 대한 모든 가능한 부호 조합이 구성되었는지를 검사하여(210), 모든 조합이 구성되었으면 i를 1 증가 시킨후(213) 상기 i번째 블록을 택하는 과정(206)에서부터 동일한 과정을 반복한다. 또한, 모든 m개의 블록에 대하여 상기한 과정이 모두 수행되었으면 상기 해당 조합이 이미 저장되어 있지 않은 경우 해당 조합을 저장하는 과정(209)에 저장된조합 중 비트 오율 성능과 부호율에 따라 취사선택하여 레이트 호환가능 부호를 구성한다(212).
상기한 과정을 예를 들어 도1b에 있는 2차원 부호에 적용하는 과정을 살펴보자. 제일 처음 정보어 블록과 인접하고 있는 블록은 2개로써 P1 블록과 P2 블럭이다. 먼저, P1 블록을 가지고 만들 수 있는 조합을 조사하면 다음과 같다.
(1) I+P1
(2) I+P1+P2
(3) I+P1+P3
(4) I+P1+P2+P3
위의 네 가지 경우는 모두 각 조합이 부호어 구성 요건을 만족하고 있음을 알 수 있다. 따라서 위의 경우를 모두 저장한다. 또한, 그 다음으로 P2 블록을 이용하여 만들 수 있는 조합을 조사하면 다음과 같다.
(5) I+P2
(6) I+P2+P1 : (2)에서 이미 저장되었으므로 무시함
(7) I+P2+P3
(8) I+P2+P1+P3 : (4)에서 이미 저장되었으므로 무시함
따라서, 2차원의 부호를 이용하여 만들 수 있는 조합은 (1), (2), (3), (4), (5), (7)의 모두 6가지이고 이들의 부호화율과 비트 오률 성능을 조사하여 취사선택하여 레이트 호환가능 부호로 사용한다.
또 다른 예를 살펴보기 위하여 3차원 곱 부호의 예를 살펴보기로 한다. 아래표 1에는 각 축별로 (16,11) 확장 BCH 부호를 동일하게 적용한 3차원 곱부호에 대하여 본 발명에 의한 방법을 적용하여 구한 레이트 호환가능 부호의 부호화 율과 비트오률 성능이 나타나 있다. 여기에서는 복호 방식으로 연판정 출력 비터비 복호 알고리즘을 적용한 반복 복호 방식을 적용하였다(대한민국 특허 출원 제01-56774호). 이 방식에서는 각 축별로 동일한 부호를 적용하였으므로 P1, P2 및 P4 블록이 모두 동일하고, P3, P5 및 P6가 동일하여 총 8가지의 다양한 성능과 부호화율을 제공할 수 있음을 알 수 있다. 성능 차이의 폭이 두드러지므로 적응형 부호화 방식에 적용하기에 적절함을 알 수 있다.
부호화율 및 성능부호구성 블럭 부호화율 Eb/No(dB) @ BER=10-6(추정치)
I+P1 0.69 7.3
I+P1+P2 0.52 5.0
I+P1+P2+P3 0.47 4.0
I+P1+P2+P4 0.42 4.0
I+P1+P2+P3+P4 0.39 3.0
I+P1+P2+P3+P4+P5 0.36 2.7
I+P1+P2+P3+P4+P5+P7 0.35 2.3
I+P1+P2+P3+P4+P5+P6 0.34 2.2
I+P1+P2+P3+P4+P5+P6+P7 0.32 1.5
또한, 보다 다양한 부호화율을 얻기 위해서는 축별로 각기 다른 부호를 사용할 수 있는데 아래 표 2에는 그 중 한 예로 각 축별로 (32,26), (16,11) 및 (8,4) 확장 BCH 부호를 각각 사용하였을 경우 각 블록의 조합별 부호화 율과 비트 오률 성능이 나타나 있다. 표 1과는 달리 모두 다른 부호화 방식을 사용하였으므로 더욱 세분화된 부호화율을 얻을 수 있음을 알 수 있다.
부호화율 및 성능부호구성 블럭 부호화율 Eb/No(dB) @ BER=10-6(추정치)
I+P1 0.81 7.0
I+P2 0.69 7.3
I+P4 0.50 8.5
I+P1+P2 0.59 4.6
I+P2+P4 0.41 6.0
I+P1+P4 0.45 5.5
I+P1+P2+P3 0.56 3.8
I+P2+P4+P6 0.34
I+P1+P4+P5 0.41
I+P1+P2+P4 0.37 4.0 이상 4.6 이하
I+P1+P2+P3+P4 0.36 3.5
I+P1+P2+P4+P5 0.34 3.1
I+P1+P2+P4+P6 0.32 3.4
I+P1+P2+P4+P5+P6 0.30 2.6
I+P1+P2+P3+P4+P5 0.33 2.6 이상 3.1 이하
I+P1+P2+P3+P4+P6 0.31 2.6 이상 3.1 이하
I+P1+P2+P4+P5+P6+P7 0.29 2.2
I+P1+P2+P3+P4+P5+P7 0.32 2.2 이상 2.6이하
I+P1+P2+P3+P4+P6+P7 0.30 2.2 이상 2.6이하
I+P1+P2+P3+P4+P5+P6 0.29 2.3
I+P1+P2+P3+P4+P5+P6+P7 0.28 1.9
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 시스터메틱 블록 부호를 이용한 곱부호를 이용하여 레이트 호환가능 부호를 효율적으로 설계할 수 있고, 해당 시스템의 요구 사항에 따라 적절한 구성부호의 사용과 블록 조합을 선택하여 다양한 부호화율과 성능을 가지는 부호화 방식을 설계할 수 있고, 다양한 분야에 응용할 수 있는 효과가 있다.

Claims (8)

  1. 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법에 있어서,
    소정개수의 각 축에 시스터메틱 블록부호를 이용하여 곱부호를 구성하는 제 1 단계;
    상기 곱부호를 구성하고 있는 블록들을 정보어 블럭과 패리티 블록으로 구분하여 전체 블록의 수를 구하는 제 2 단계;
    상기 제 2 단계에서 결정된 각 블록의 식별자를 이진수로 표현하는 제 3 단계;
    상기 정보어 블록과 1차원 부호를 구성할 수 있는 소정개수의 블록을 구하여 1차원 부호의 조합을 구성하는 제 4 단계;
    상기 1차원 부호의 조합에 대하여, 1차원 부호의 조합과 나머지 블록을 사용하였을 경우 발생할 수 있는 모든 조합을 구하는 제 5 단계;
    상기 제 5 단계에서 구한 조합 중 각 블록들이 모두 인접하고 있는지를 블록의 식별자에서 소정개수의 비트가 일치하는지를 검사하여 조건에 맞는 조합만을 선택하는 제 6 단계; 및
    상기 제 6 단계에서 구한 조합들 중 부호를 구성하고 있는 패리티의 수가 증가할수록 복호 성능이 우수하게 되는 조합만을 선별적으로 선택하는 제 7 단계
    를 포함하는 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계는,
    m 차원의 곱 부호에서 정보어 블록과 패리티 블록은 상기 m 차원의 축으로 이루어진 블록인 것을 특징으로 하는 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법.
  3. 제 1 항에 있어서,
    상기 제 2 단계의 정보어 블록은,
    블록을 구성하고 있는 각 축의 크기가 곱 부호의 각 축을 구성하고 있는 부호의 정보어 길이와 같은 블록인 것을 특징으로 하는 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법.
  4. 제 1 항에 있어서,
    상기 제 2 단계의 패리티 블록은,
    상기 정보어 블록을 제외하고 블록을 구성하고 있는 각 축의 크기가 곱 부호의 각 축을 구성하고 있는 부호의 정보어 길이 또는 패리티 길이와 같은 블록들인 것을 특징으로 하는 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법.
  5. 제 1 항에 있어서,
    상기 제 2 단계의 전체 블록의 수는,
    상기 정보어 블록 1개와 상기 패리티 블록 (2m-1)개를 포함한 총 2m개가 되는 것을 특징으로 하는 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법.
  6. 제 1 항에 있어서,
    상기 제 3 단계는,
    각 블록의 식별자를 이진 수로 표현함에 있어서 블록을 이루고 있는 축의 크기가 정보어 크기에 해당할 경우 "0"으로 할당하고 패리티 크기에 해당할 경우 "1"로 할당하여 총 m비트로 표현되는 이진수로 표기하는 것을 특징으로 하는 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 4 단계는,
    상기 정보어 블록과 1차원 부호를 구성할 수 있는 m개의 블록이 블록의 식별자에 m-1개의 0이 포함되어 있는지의 여부에 따라 판단하는 것을 특징으로 하는 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법.
  8. 레이트 호환가능 부호 구성을 위해, 프로세서를 구비한 컴퓨터에,
    소정개수의 각 축에 시스터메틱 블록부호를 이용하여 곱부호를 구성하는 제 1 기능;
    상기 곱부호를 구성하고 있는 블록들을 정보어 블럭과 패리티 블록으로 구분하여 전체 블록의 수를 구하는 제 2 기능;
    상기 제 2 기능에서 결정된 각 블록의 식별자를 이진수로 표현하는 제 3 기능;
    상기 정보어 블록과 1차원 부호를 구성할 수 있는 소정개수의 블록을 구하여 1차원 부호의 조합을 구성하는 제 4 기능;
    상기 1차원 부호의 조합에 대하여, 1차원 부호의 조합과 나머지 블록을 사용하였을 경우 발생할 수 있는 모든 조합을 구하는 제 5 기능;
    상기 제 5 기능에서 구한 조합 중 각 블록들이 모두 인접하고 있는지를 블록의 식별자에서 소정개수의 비트가 일치하는지를 검사하여 조건에 맞는 조합만을 선택하는 제 6 기능; 및
    상기 제 6 기능에서 구한 조합들 중 부호를 구성하고 있는 패리티의 수가 증가할수록 복호 성능이 우수하게 되는 조합만을 선별적으로 선택하는 제 7 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2003-0012436A 2003-02-27 2003-02-27 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법 Expired - Fee Related KR100461544B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0012436A KR100461544B1 (ko) 2003-02-27 2003-02-27 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법
PCT/KR2003/002919 WO2004077296A1 (en) 2003-02-27 2003-12-30 Method for forming rate compatible code using high dimensional product codes
AU2003288782A AU2003288782A1 (en) 2003-02-27 2003-12-30 Method for forming rate compatible code using high dimensional product codes
JP2004568804A JP4087384B2 (ja) 2003-02-27 2003-12-30 高次元の積符号を用いたレート交換可能な符号構成方法
EP03781078A EP1602032A4 (en) 2003-02-27 2003-12-30 METHOD OF FORMING A RATE-COMPATIBLE CODE USING HIGH-DIMENSIONAL PRODUCT CODES
US10/547,236 US7546509B2 (en) 2003-02-27 2003-12-30 Method for forming rate compatible code using high dimensional product codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012436A KR100461544B1 (ko) 2003-02-27 2003-02-27 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법

Publications (2)

Publication Number Publication Date
KR20040077049A KR20040077049A (ko) 2004-09-04
KR100461544B1 true KR100461544B1 (ko) 2004-12-18

Family

ID=36539281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0012436A Expired - Fee Related KR100461544B1 (ko) 2003-02-27 2003-02-27 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법

Country Status (6)

Country Link
US (1) US7546509B2 (ko)
EP (1) EP1602032A4 (ko)
JP (1) JP4087384B2 (ko)
KR (1) KR100461544B1 (ko)
AU (1) AU2003288782A1 (ko)
WO (1) WO2004077296A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415651B2 (en) * 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7458011B2 (en) * 2005-02-09 2008-11-25 Nokia Corporation Low complexity hybrid ARQ scheme based on rate compatible zigzag codes
KR100729258B1 (ko) * 2005-12-07 2007-06-18 엘지전자 주식회사 확장된 링크 적응화 기법을 제공하는 이동 통신 단말기 및그 방법
US7827464B2 (en) * 2006-11-15 2010-11-02 Seagate Technology Llc Iterative read channel architectures with coded modulation
EP2525522A1 (en) * 2011-05-20 2012-11-21 Alcatel Lucent Method for retransmitting data from a first network to a second network node in a radio communication system, first network node and second network node thereof
WO2014079479A1 (en) * 2012-11-20 2014-05-30 Huawei Technologies Co.,Ltd. Method and device for encoding and decoding information bits in communications system
US9397706B1 (en) * 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9553611B2 (en) * 2014-11-27 2017-01-24 Apple Inc. Error correction coding with high-degree overlap among component codes
US10484135B2 (en) 2014-12-15 2019-11-19 Qualcomm Incorporated Mitigation of bursty interference
US12316342B2 (en) * 2021-10-04 2025-05-27 Samsung Electronics Co., Ltd. Product autoencoder for error-correcting via sub-stage processing

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404674A (en) * 1981-07-10 1983-09-13 Communications Satellite Corporation Method and apparatus for weighted majority decoding of FEC codes using soft detection
JPS6129947A (ja) 1984-07-20 1986-02-12 Pioneer Electronic Corp 符号誤り訂正方式
JP2536861B2 (ja) 1987-01-27 1996-09-25 三菱電機株式会社 多段復号化方法
JP2792670B2 (ja) 1989-03-31 1998-09-03 日本放送協会 誤り訂正符号の復号方法
JPH0799503B2 (ja) 1990-09-12 1995-10-25 パイオニア株式会社 符号化されたデータの誤り訂正方法
JP2738659B2 (ja) 1995-03-31 1998-04-08 三菱電機株式会社 符号化方法，符号化装置，及び復号化装置
FR2753025B1 (fr) 1996-08-28 1998-11-13 Pyndiah Ramesh Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede
EP0848524A1 (fr) 1996-12-10 1998-06-17 Koninklijke Philips Electronics N.V. MAQ à codage perforé en trellis, avec décodage itératif
FR2756996A1 (fr) * 1996-12-10 1998-06-12 Philips Electronics Nv Systeme et procede de transmission numerique comportant un code produit combine a une modulation multidimensionnelle
US6430722B1 (en) 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
US6370669B1 (en) * 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6543021B1 (en) * 1998-07-16 2003-04-01 Canon Kabushiki Kaisha Method and device for coding and transmission using a sub-code of a product code
JP2000068862A (ja) * 1998-08-19 2000-03-03 Fujitsu Ltd 誤り訂正符号化装置
KR100317280B1 (ko) * 1998-11-09 2002-01-16 구자홍 이동단말기에서의리드-솔로몬곱부호의오류정정장치및방법
DE19935785A1 (de) * 1999-07-29 2001-02-08 Siemens Ag Verfahren und Einrichtung zur Erzeugung eines ratenkompatiblen Codes
US6628723B1 (en) * 1999-10-15 2003-09-30 Cisco Technology Coding rate reduction for turbo codes
JP2001136077A (ja) * 1999-11-02 2001-05-18 Dds:Kk 誤り訂正符号化装置及び復号化装置
JP2001134455A (ja) * 1999-11-02 2001-05-18 Dds:Kk 誤り訂正復号化装置
US6308294B1 (en) 1999-11-17 2001-10-23 Motorola, Inc. Adaptive hybrid ARQ using turbo code structure
US7000174B2 (en) * 1999-12-20 2006-02-14 Research In Motion Limited Hybrid automatic repeat request system and method
US7356752B2 (en) * 2000-03-14 2008-04-08 Comtech Telecommunications Corp. Enhanced turbo product codes
US6606718B1 (en) * 2000-05-11 2003-08-12 Agere Systems Inc. Product code with interleaving to enhance error detection and correction
US6718508B2 (en) * 2000-05-26 2004-04-06 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre High-performance error-correcting codes with skew mapping
KR20020065788A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 엠 또는 이엠 비트 데이터 처리 겸용 리드 솔로몬 복호기및 그 복호 방법
US7093179B2 (en) * 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
KR100827147B1 (ko) * 2001-10-19 2008-05-02 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 고속 데이터의효율적 재전송 및 복호화를 위한 송,수신장치 및 방법
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US6978416B2 (en) * 2002-12-19 2005-12-20 International Business Machines Corporation Error correction with low latency for bus structures

Also Published As

Publication number Publication date
US7546509B2 (en) 2009-06-09
EP1602032A1 (en) 2005-12-07
JP4087384B2 (ja) 2008-05-21
US20060190271A1 (en) 2006-08-24
JP2006514801A (ja) 2006-05-11
WO2004077296A1 (en) 2004-09-10
KR20040077049A (ko) 2004-09-04
AU2003288782A1 (en) 2004-09-17
EP1602032A4 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
US11362682B2 (en) Encoding method and apparatus using CRC code and polar code
Saber et al. An incremental redundancy hybrid ARQ scheme via puncturing and extending of polar codes
KR100641052B1 (ko) Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법
EP0897223B1 (en) High-performance low-complexity error-correcting codes
US20060206781A1 (en) Method for puncturing low density parity check code
US20030033570A1 (en) Method and apparatus for encoding and decoding low density parity check codes and low density turbo product codes
CN111614437B (zh) 一种基于scl译码算法的极化码构造优化方法
KR100461544B1 (ko) 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법
CN101371448B (zh) 快速编码和解码方法及相关设备
Niu et al. A golden decade of polar codes: From basic principle to 5G applications
EP3713096B1 (en) Method and device for decoding staircase code, and storage medium
US7505526B2 (en) Methods and apparatus for self-inverting turbo code interleaving with high separation and dispersion
US20070271496A1 (en) 3-Stripes Gilbert Ldpc Codes
KR20080030329A (ko) 사전에 지정한 패리티를 검사한 결과를 이용해 ｌｄｐｃ코드를 부호화하는 방법
US10560124B2 (en) Interleaver for turbo codes as a function of the puncturing pattern
US20040117711A1 (en) Method for improving the performance of 3-dimensional concatenated product codes
US11031954B1 (en) Data decoding method using LDPC code as error correction code and data transmitting method thereof
CN101150550A (zh) 低密度奇偶校验编码的16apsk系统的交织方案
CN1414707A (zh) 用于降低乘积码译码所需存储量和复杂度的方法
SHI et al. Design of raptor-like rate compatible SC-LDPC codes
Schnelling et al. Rateless codes based on punctured polar codes
WO2003023977A1 (fr) Procede et dispositif emetteur en diversite
Čarapić 4G vs 5G Channel Coding Techniques
Zhang et al. A construction method of arbitrary-length polar codes
Yun et al. CRC-Aided Fixed Complexity Error Pattern Estimation Technique

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030227

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041124

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071115

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081202

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091113

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20101201

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20101201

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee