[go: up one dir, main page]

KR100457225B1 - 모스펫의 제조 방법 - Google Patents

모스펫의 제조 방법 Download PDF

Info

Publication number
KR100457225B1
KR100457225B1 KR10-2002-0043793A KR20020043793A KR100457225B1 KR 100457225 B1 KR100457225 B1 KR 100457225B1 KR 20020043793 A KR20020043793 A KR 20020043793A KR 100457225 B1 KR100457225 B1 KR 100457225B1
Authority
KR
South Korea
Prior art keywords
impurity doped
gate electrode
forming
film
doped film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0043793A
Other languages
English (en)
Other versions
KR20040009747A (ko
Inventor
조용수
한승호
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2002-0043793A priority Critical patent/KR100457225B1/ko
Priority to US10/627,418 priority patent/US6794233B2/en
Publication of KR20040009747A publication Critical patent/KR20040009747A/ko
Application granted granted Critical
Publication of KR100457225B1 publication Critical patent/KR100457225B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 유효채널 길이를 확보하기 위한 모스펫의 제조 방법을 개시한다. 개시된 본 발명의 모스펫의 제조 방법은, 반도체 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 반도체 기판의 전영역 상에 제 1 불순물 도핑막을 형성하는 단계와, 상기 제 1 불순물 도핑막에 소정 불순물을 고경사각 포켓 이온주입하는 단계와, 상기 제 1 불순물 도핑막 상에 절연막을 형성함과 동시에 상기 제 1 불순물 도핑막 내의 불순물이 기판 표면으로 확산되도록 하여 상기 게이트 전극 양측의 기판 표면에 LDD 영역을 형성하는 단계와, 상기 절연막과 제 1 불순물 도핑막을 전면 식각하여 게이트 전극의 양측벽에 스페이서를 형성하는 단계와, 상기 스페이서를 포함한 게이트 전극 및 반도체 기판 상에 제 2 불순물 도핑막을 형성하는 단계와, 상기 제 2 불순물 도핑막 내의 불순물이 반도체 기판 표면으로 확산되도록 상기 단계까지의 기판 결과물을 열처리하여 상기 스페이서를 포함한 게이트 전극 양측의 기판 표면에 소오스/드레인 영역을 형성하는 단계를 포함한다.

Description

모스펫의 제조 방법{Method of manufacturing MOSFET}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는, 유효채널 길이를 확보할 수 있는 모스펫(MOSFET)의 제조 방법에 관한 것이다.
주지된 바와 같이, 반도체 소자의 고집적화에 따라 게이트 전극의 선폭 감소가 이루어지고 있고, 이러한 게이트 전극의 선폭 감소에 의해 채널 길이가 감소되어 트랜지스터의 문턱 전압(Vt)이 급격하게 줄어드는 단채널효과(Short Channel Effect)가 유발되는 바, 상기 단채널효과를 줄이기 위한 다양한 기술들이 제안되고 있다.
여기서, 상기 단채널효과의 방지는 반도체 소자의 고집적화를 위해서 반드시 해결되어야 할 과제이며, 저도핑드레인(Lightly Doped Drain : 이하, LDD) 영역의 형성은 상기 단채널효과를 방지하기 위한 방법의 그 한 예이다.
도 1a 내지 도 1d는 종래 기술에 따른 LDD 영역을 갖는 모스펫의 제조 방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 게이트 산화막(2a)과 게이트용 도전막, 즉, 폴리실리콘막(2b)을 차례로 형성하고, 상기 폴리실리콘막 (2b)과 게이트 산화막(2a)을 식각하여 폴리실리콘 게이트 전극(3)을 형성한다.
그런다음, 도 1b에 도시된 바와 같이, 상기 결과물에 대해 저농도의 이온주입과 열처리를 행하여 상기 폴리실리콘 게이트 전극(3) 양측의 기판 표면에 LDD 영역(6)을 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 폴리실리콘 게이트 전극(3)을 포함한 반도체 기판(1)의 전 영역 상에 절연막을 형성하고, 이를 블랭킷 식각하여 상기 게이트 전극(3)의 양측벽에 스페이서(5)를 형성한다.
그리고나서, 도 1d에 도시된 바와 같이, 상기 스페이서(5)를 포함한 게이트 전극(3) 양측의 기판 부분에 불순물을 고농도로 이온주입한 후, 열처리를 행하여LDD 영역(6)을 갖는 소오스/드레인 영역(8)을 형성한다.
그러나, 상기와 같은 종래 기술에 따른 모스펫의 제조 방법은 LDD 영역 및 소오스/드레인 영역을 불순물의 이온주입 및 열처리를 통해 형성하는 바, 채널 길이, 보다 정확하게는, 유효채널 길이의 확보에 어려움이 있다.
특히, 이러한 문제는 게이트 전극의 임계치수가 감소됨에 따라 단채널효과 및 역단채널효과에 의한 소자 특성의 열화가 심해지고 있는 추세에서 반드시 해결되어야 할 사항 중 하나이다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 안출된 것으로서, 유효채널 길이를 확보할 수 있는 모스펫의 제조 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 모스펫의 제조 방법을 설명하기 위한 공정 단면도.
2a 내지 도 2e는 본 발명의 실시예에 따른 모스펫의 제조 방법을 설명하기 위한 공정 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
21 : 반도체 기판 22a : 게이트 산화막
22b : 게이트 폴리실리콘 23 : 게이트 전극
24 : 제 1 불순물 도핑막 25 : 절연막
25a : 스페이서 26 : LDD 영역
27 : 제 2 불순물 도핑막 28 : 소오스/드레인 영역
상기와 같은 목적을 달성하기 위한 본 발명의 모스펫의 제조 방법은, 반도체 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 반도체 기판의 전영역 상에 제 1 불순물 도핑막을 형성하는 단계; 상기 제 1 불순물 도핑막에 소정 불순물을 고경사각 포켓 이온주입하는 단계; 상기 제 1 불순물 도핑막 상에 절연막을 형성함과 동시에 상기 제 1 불순물 도핑막 내의 불순물이 기판 표면으로 확산되도록 하여 상기 게이트 전극 양측의 기판 표면에 LDD 영역을 형성하는 단계; 상기 절연막과 제 1 불순물 도핑막을 전면 식각하여 게이트 전극의 양측벽에 스페이서를 형성하는 단계; 상기 스페이서를 포함한 게이트 전극 및 반도체 기판 상에 제 2 불순물 도핑막을 형성하는 단계; 및 상기 제 2 불순물 도핑막 내의 불순물이 반도체 기판 표면으로 확산되도록 상기 단계까지의 기판 결과물을 열처리하여 상기 스페이서를 포함한 게이트 전극 양측의 기판 표면에 소오스/드레인 영역을 형성하는 단계를 포함한다.
본 발명에 따르면, 제 1 불순물 도핑막이 BSG 또는 PSG로 형성되어 후속의 절연막 형성시에 별도의 열처리 없이도 기판 표면에 상기 제 1 불순물 도핑막 내의 불순물을 확산시켜 LDD 영역을 형성할 수 있고, 또한, 제 2 불순물 도핑막이 형성된 기판 결과물을 열처리하는 것으로 상기 제 2 불순물 도핑막 내의 불순물을 기판 표면에 확산시켜 소오스/드레인 영역을 형성하므로, 용이하게 유효 채널 길이를 확보할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 모스펫의 제조 방법을 설명하기 위한 각 공정별 단면도이다.
도 2a를 참조하면, 반도체 기판(21) 상에 게이트 산화막(22a)과 게이트용 도전막, 즉, 폴리실리콘막(22b)을 차례로 형성하고, 상기 폴리실리콘막(22b)과 게이트 산화막(22a)을 식각하여 폴리실리콘 게이트 전극(23)을 형성한다.
도 2b를 참조하면, 상기 폴리실리콘 게이트 전극(23)을 포함한 반도체 기판(21)의 전 영역 상에 제 1 불순물 도핑막(24)을 형성한다. 여기서, 상기 제 1 불순물 도핑막(24)은 BSG(Boro Silicate Glass) 또는 PSG(Phospho Silicate Glass)로 형성한다.
도 2c를 참조하면, 제 1 불순물 도핑막(24)에 고경사각 포켓 이온주입(high tilt angale pocket ion implantation)을 수행하고, 이어, 상기 제 1 불순물 도핑막(24) 상에 LPCVD(Low Pressure Chemical Vapor Deposition) 공정으로 절연막(25)을 형성하면서, 상기 제 1 불순물 도핑막(24)에 도핑된 불순물을 반도체 기판(21) 표면으로 확산시켜 폴리실리콘 게이트 전극(23) 양측의 기판 표면에 LDD 영역(26)을 형성한다.
도 2d를 참조하면, 상기 절연막(25)과 제 1 불순물 도핑막(24)을 전면 식각하여 스페이서(25a)를 형성한다.
도 2e를 참조하면, 스페이서(25a)를 포함한 폴리실리콘 게이트 전극(23) 및 반도체 기판(21) 상에 제 2 불순물 도핑막(27)을 형성한다. 여기서, 상기 제 2 불순물 도핑막(27)은 불순물이 도핑된 산화막, 예컨데, 제 1 불순물 도핑막(24)과 마찬가지의 BSG 또는 PSG이며, PECVD(Plasma Enchanced Chemical Vapor Deposition) 공정으로 형성한다.다음으로, 상기 단계까지의 기판 결과물에 대해 RTP(Rapid Thermal Process) 공정을 수행하고, 이를 통해, 제 2 불순물 도핑막(27) 내에 도핑된 불순물을 기판 표면으로 확산시켜 상기 스페이서(25a)를 포함한 폴리실리콘 게이트 전극(23) 양측의 기판 표면에 얕은 깊이의 소오스/드레인 영역(28)을 형성하고, 이 결과로서, 모스펫의 제조를 완성한다.
여기서, 본 발명은 제 1 불순물 도핑막 내의 불순물을 기판에 확산시켜 LDD 영역을 형성하고, 아울러, 제 2 불순물 도핑막 내의 불순물을 확산시켜 소오스/드레인 영역을 형성하므로, 이온주입 및 열처리에 의한 LDD영역 및 소오스/드레인 영역을 형성하는 종래의 방법에 비해 유효채널 길이를 확보하는 것이 용이하다.
이상에서와 같이, 본 발명은 불순물의 확산을 통해 LDD 영역과 소오스/드레인 영역을 형성하기 때문에 유효채널 길이를 용이하게 확보 할 수 있으며, 따라서, 게이트 전극의 길이가 0.1㎛ 이하인 모스펫의 제조를 용이하게 할 수 있으며, 아울러, 단채널효과 및 역단채널효과를 개선시킬 수 있다.
또한, 본 발명은 불순물의 확산을 통해 LDD 영역 및 소오스/드레인 영역을 형성하는 바, LDD 영역을 형성하기 위한 별도의 열처리 공정과 소오스/드레인 영역을 형성하기 위한 이온주입 공정이 필요 하지 않으므로, 공정 단순화를 얻을 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 반도체 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 반도체 기판의 전영역 상에 제 1 불순물 도핑막을 형성하는 단계;
    상기 제 1 불순물 도핑막에 소정 불순물을 고경사각 포켓 이온주입하는 단계;
    상기 제 1 불순물 도핑막 상에 절연막을 형성함과 동시에 상기 제 1 불순물 도핑막 내의 불순물이 기판 표면으로 확산되도록 하여 상기 게이트 전극 양측의 기판 표면에 LDD 영역을 형성하는 단계;
    상기 절연막과 제 1 불순물 도핑막을 전면 식각하여 게이트 전극의 양측벽에 스페이서를 형성하는 단계;
    상기 스페이서를 포함한 게이트 전극 및 반도체 기판 상에 제 2 불순물 도핑막을 형성하는 단계; 및
    상기 제 2 불순물 도핑막 내의 불순물이 반도체 기판 표면으로 확산되도록 상기 단계까지의 기판 결과물을 열처리하여 상기 스페이서를 포함한 게이트 전극 양측의 기판 표면에 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 모스펫의 제조 방법.
  2. 제 1 항에 있어서, 상기 제 1 불순물 도핑막은 PSG(Phospho Silicate Glass)또는 BSG(Boro Silicate Glass) 인 것을 특징으로 하는 모스펫의 제조 방법.
  3. 제 1 항에 있어서, 상기 제 2 불순물 도핑막은, 도핑된 산화막이며, PECVD(Plasma Enchanced Chemical Vapor Deposition)로 형성하는 것을 특징으로 하는 모스펫의 제조 방법,
  4. 제 1 항에 있어서, 상기 열처리는 급속열공정(Rapid Thermal Process)으로 수행하는 것을 특징으로 하는 모스펫의 제조 방법.
KR10-2002-0043793A 2002-07-25 2002-07-25 모스펫의 제조 방법 Expired - Fee Related KR100457225B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0043793A KR100457225B1 (ko) 2002-07-25 2002-07-25 모스펫의 제조 방법
US10/627,418 US6794233B2 (en) 2002-07-25 2003-07-25 Methods of fabricating a MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0043793A KR100457225B1 (ko) 2002-07-25 2002-07-25 모스펫의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040009747A KR20040009747A (ko) 2004-01-31
KR100457225B1 true KR100457225B1 (ko) 2004-11-16

Family

ID=31492777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0043793A Expired - Fee Related KR100457225B1 (ko) 2002-07-25 2002-07-25 모스펫의 제조 방법

Country Status (2)

Country Link
US (1) US6794233B2 (ko)
KR (1) KR100457225B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356527C (zh) * 2005-08-31 2007-12-19 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
CN100356528C (zh) * 2005-08-31 2007-12-19 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
US9209274B2 (en) * 2013-07-19 2015-12-08 Globalfoundries Inc. Highly conformal extension doping in advanced multi-gate devices
CN104425591B (zh) * 2013-08-20 2017-06-16 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648288A (en) * 1992-03-20 1997-07-15 Siliconix Incorporated Threshold adjustment in field effect semiconductor devices
US5372957A (en) * 1993-07-22 1994-12-13 Taiwan Semiconductor Manufacturing Company Multiple tilted angle ion implantation MOSFET method
US5748642A (en) 1995-09-25 1998-05-05 Credence Systems Corporation Parallel processing integrated circuit tester
US5672525A (en) * 1996-05-23 1997-09-30 Chartered Semiconductor Manufacturing Pte Ltd. Polysilicon gate reoxidation in a gas mixture of oxygen and nitrogen trifluoride gas by rapid thermal processing to improve hot carrier immunity
US5792699A (en) * 1996-06-03 1998-08-11 Industrial Technology Research Institute Method for reduction of reverse short channel effect in MOSFET
JPH10186969A (ja) * 1996-12-24 1998-07-14 Konica Corp 画像形成装置及びその制御方法
US5804496A (en) * 1997-01-08 1998-09-08 Advanced Micro Devices Semiconductor device having reduced overlap capacitance and method of manufacture thereof
US6323094B1 (en) * 1998-02-06 2001-11-27 Tsmc Acer Semiconductor Manufacturing Inc. Method to fabricate deep sub-μm CMOSFETs
US5920774A (en) 1998-02-17 1999-07-06 Texas Instruments - Acer Incorporate Method to fabricate short-channel MOSFETS with an improvement in ESD resistance
US6008099A (en) * 1998-03-30 1999-12-28 Advanced Micro Devices, Inc. Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion
KR20000019690A (ko) 1998-09-15 2000-04-15 전주범 해충 및 오염물질방지용 에어분사도어
US6235005B1 (en) 1998-12-28 2001-05-22 Ethicon, Inc. Positive engagement-disengagement catheter sleeve
US6221746B1 (en) * 1998-12-30 2001-04-24 United Microelectronics Corp. Method for forming a poly gate structure
JP2000208437A (ja) * 1999-01-08 2000-07-28 United Microelectronics Corp ケイ化物層の形成方法
US6242334B1 (en) * 1999-03-23 2001-06-05 United Microelectronics Corp. Multi-step spacer formation of semiconductor devices
US6214656B1 (en) * 1999-05-17 2001-04-10 Taiwian Semiconductor Manufacturing Company Partial silicide gate in sac (self-aligned contact) process

Also Published As

Publication number Publication date
US6794233B2 (en) 2004-09-21
US20040029349A1 (en) 2004-02-12
KR20040009747A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US20050118768A1 (en) Method of forming high voltage metal oxide semiconductor transistor
KR100457225B1 (ko) 모스펫의 제조 방법
KR100295914B1 (ko) 모스트랜지스터제조방법및구조
CN1983532A (zh) 制备半导体器件的方法
KR100257074B1 (ko) 모스팻 및 이의 제조방법
KR0167271B1 (ko) 비균등 도우프 채널 구조를 갖는 반도체소자의 제조방법
KR100707590B1 (ko) 다중 엘디디형 모스 트랜지스터 및 그 제조 방법
US5912493A (en) Enhanced oxidation for spacer formation integrated with LDD implantation
KR100190380B1 (ko) 액세스트랜지스터에대한드라이브트랜지스터의셀비율증대방법
KR100873814B1 (ko) 이중 엘디디구조를 갖는 반도체소자 및 그 제조 방법
KR100756815B1 (ko) 트랜지스터의 제조 방법
KR100244416B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100458770B1 (ko) 반도체 소자의 제조 방법
KR101079880B1 (ko) 트랜지스터의 제조 방법
KR20010046072A (ko) 트랜지스터 형성방법
KR0184938B1 (ko) 반도체 소자의 제조방법
KR100973091B1 (ko) Ｍｏｓ 트랜지스터 제조 방법
KR0166832B1 (ko) 반도체 소자의 제조방법
KR100449323B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20020056643A (ko) 반도체 소자 및 그 제조방법
KR20040007802A (ko) 반도체소자의 제조방법
JPH0745828A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JPH01145863A (ja) 半導体装置の製造方法
KR20030049362A (ko) 반도체 소자의 트랜지스터 제조 방법
KR19980036438A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020725

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040113

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040818

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041105

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080930

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091026

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101026

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20111020

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121026

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee