KR100457223B1 - 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 - Google Patents
정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 Download PDFInfo
- Publication number
- KR100457223B1 KR100457223B1 KR10-2001-0088237A KR20010088237A KR100457223B1 KR 100457223 B1 KR100457223 B1 KR 100457223B1 KR 20010088237 A KR20010088237 A KR 20010088237A KR 100457223 B1 KR100457223 B1 KR 100457223B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- outer box
- vertical bar
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
Claims (3)
- 웨이퍼의 스크라이브 라인 상에 도포된 절연막 부분에 수평 바(Bar) 패턴들로 구성된 수평 바 패턴 그룹들 또는 수직 바 패턴들로 구성된 수직 바 패턴 그룹들 사이에 반대되는 수직 바 패턴 그룹 또는 수평 바 패턴 그룹이 배치된 구조이면서, 웨이퍼 정렬 마크로 사용 가능한 아우터박스를 양각의 형태로 형성하는 단계;상기 양각의 아우터박스 상에 구현하고자 하는 패턴의 물질막을 형성하는 단계; 및상기 양각 아우터박스의 수평 바 패턴들 사이 및 수직 바 패턴들 사이 각각에 수평 바 패턴 및 수직 바 패턴 형상의 감광막 패턴으로 이루어지는 인너박스를 음각의 형태로 형성하는 단계를 포함하는 것을 특징으로 하는 중첩도 측정 패턴 형성방법.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0088237A KR100457223B1 (ko) | 2001-12-29 | 2001-12-29 | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0088237A KR100457223B1 (ko) | 2001-12-29 | 2001-12-29 | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030059377A KR20030059377A (ko) | 2003-07-10 |
KR100457223B1 true KR100457223B1 (ko) | 2004-11-16 |
Family
ID=32215819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0088237A Expired - Fee Related KR100457223B1 (ko) | 2001-12-29 | 2001-12-29 | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100457223B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100663347B1 (ko) | 2004-12-21 | 2007-01-02 | 삼성전자주식회사 | 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870031B (zh) * | 2016-04-19 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 外延生长监控图形及监控方法 |
CN113394198A (zh) * | 2021-05-28 | 2021-09-14 | 上海华力微电子有限公司 | 光刻对准标记及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990051331A (ko) * | 1997-12-19 | 1999-07-05 | 윤종용 | 반도체 제조 공정의 오버랩 측정용 오버레이 키 |
JPH11307418A (ja) * | 1998-04-20 | 1999-11-05 | Matsushita Electron Corp | マスク合わせマークおよびマスク合わせ方法 |
KR20000054903A (ko) * | 1999-02-01 | 2000-09-05 | 김영환 | 반도체 노광장비용 얼라인키 |
KR20010084647A (ko) * | 2000-02-28 | 2001-09-06 | 윤종용 | 사진공정을 위한 얼라인먼트 키의 구조 |
KR20020073644A (ko) * | 2001-03-15 | 2002-09-28 | 주식회사 하이닉스반도체 | 얼라인먼트 마크 |
KR20030002274A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 중첩마크 |
-
2001
- 2001-12-29 KR KR10-2001-0088237A patent/KR100457223B1/ko not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990051331A (ko) * | 1997-12-19 | 1999-07-05 | 윤종용 | 반도체 제조 공정의 오버랩 측정용 오버레이 키 |
JPH11307418A (ja) * | 1998-04-20 | 1999-11-05 | Matsushita Electron Corp | マスク合わせマークおよびマスク合わせ方法 |
KR20000054903A (ko) * | 1999-02-01 | 2000-09-05 | 김영환 | 반도체 노광장비용 얼라인키 |
KR20010084647A (ko) * | 2000-02-28 | 2001-09-06 | 윤종용 | 사진공정을 위한 얼라인먼트 키의 구조 |
KR20020073644A (ko) * | 2001-03-15 | 2002-09-28 | 주식회사 하이닉스반도체 | 얼라인먼트 마크 |
KR20030002274A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 중첩마크 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100663347B1 (ko) | 2004-12-21 | 2007-01-02 | 삼성전자주식회사 | 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법 |
US7582899B2 (en) | 2004-12-21 | 2009-09-01 | Samsung Electronics Co., Ltd. | Semiconductor device having overlay measurement mark and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20030059377A (ko) | 2003-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7241541B2 (en) | Method of the adjustable matching map system in lithography | |
JP2009510770A (ja) | オーバーレイ精度とパターン配置誤差とを同時に測定する方法 | |
JP4567110B2 (ja) | 装置能力測定による近接効果測定方法及び装置 | |
US7288848B2 (en) | Overlay mark for measuring and correcting alignment errors | |
US7099010B2 (en) | Two-dimensional structure for determining an overlay accuracy by means of scatterometry | |
US20040212796A1 (en) | Method and mark for metrology of phase errors on phase shift masks | |
US6803292B2 (en) | Method for manufacturing a semiconductor device and semiconductor device with overlay mark | |
US6737205B2 (en) | Arrangement and method for transferring a pattern from a mask to a wafer | |
US7056625B2 (en) | Focus detection structure | |
KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
US6838217B1 (en) | Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition | |
KR100545208B1 (ko) | 반도체 소자 제조장치 및 제조 방법 | |
KR20050111821A (ko) | 오버레이 마크 | |
US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
KR0172287B1 (ko) | 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법 | |
KR100559619B1 (ko) | 중첩도 측정용 정렬 마크 및 그 제조 방법 | |
KR100424391B1 (ko) | 반도체 제조 공정에 있어서 얼라인 측정 방법 | |
KR100283483B1 (ko) | 중첩도 측정용 타겟 제조 방법 | |
KR20010028305A (ko) | 위치정합 보정 방법 | |
US7175951B1 (en) | Two mask in-situ overlay checking method | |
KR100780761B1 (ko) | 마스크 프로세스를 통한 위치 보정 제어 방법 | |
KR100349106B1 (ko) | 반도체 미세 패턴 변위 측정 방법 | |
KR20000043987A (ko) | 레이어 정렬 마크 | |
KR20010061363A (ko) | 스텝퍼와 스캐너 방식의 노광장치를 이용하는 반도체 소자제조 공정에서의 중첩도 향상 방법 | |
KR20020052485A (ko) | 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20011229 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20031122 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20040818 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20041104 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20041105 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20070928 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20080930 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20091026 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20101026 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20111020 Start annual number: 8 End annual number: 8 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |