[go: up one dir, main page]

KR100446390B1 - 액정표시소자의트랜지스터의동작체크회로 - Google Patents

액정표시소자의트랜지스터의동작체크회로 Download PDF

Info

Publication number
KR100446390B1
KR100446390B1 KR1019970071880A KR19970071880A KR100446390B1 KR 100446390 B1 KR100446390 B1 KR 100446390B1 KR 1019970071880 A KR1019970071880 A KR 1019970071880A KR 19970071880 A KR19970071880 A KR 19970071880A KR 100446390 B1 KR100446390 B1 KR 100446390B1
Authority
KR
South Korea
Prior art keywords
transistor
output
voltage
operating
analog multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970071880A
Other languages
English (en)
Other versions
KR19990052416A (ko
Inventor
김진국
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019970071880A priority Critical patent/KR100446390B1/ko
Publication of KR19990052416A publication Critical patent/KR19990052416A/ko
Application granted granted Critical
Publication of KR100446390B1 publication Critical patent/KR100446390B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시소자에 있어서, 트랜지스터의 동작 안정성을 전압 및 전류측정회로를 통해 체크하고, 체크된 상태를 나타내는 트랜지스터의 동작체크회로에 관한 것이다.
본 발명은 액정표시소자에 사용되는 트랜지스터의 동작상태를 체크하기 위한 트랜지스터 동작체크회로에 있어서, 상기 트랜지스터의 출력단의 전압을 측정하기 위한 전압측정부와; 상기 트랜지스터의 출력단에서의 전류를 측정하기 위한 전류측정부와; 상기 전압측정부의 출력과 상기전류측정부의 출력을 입력하고, 두 입력을 곱하여 상기 트랜지스터의 동작전압을 출력하는 아날로그 곱셈기와; 상기 아날로그 곱셈기의 출력을 입력하여 상기 트랜지스터에서 측정된 동작전압과 미리 설정된 상기 트랜지스터의 동작범위를 비교하여 상기 트랜지스터가 정상동작범위에서 동작하고 있는가를 검출하는 비교부와; 상기 비교부의 출력신호를 입력하여 트랜지스터의 동작상태를 표시하기 위한 표시부를 포함한다.

Description

액정표시소자의 트랜지스터의 동작체크회로
본 발명은 액정표시소자에 관한 것으로서, 보다 상세하게는 액정모듈 또는 백라이트점등용 인버터에 사용되는 트랜지스터가 안정동작영역에서 구동하고 있는가를 점검하기 위한 트랜지스터의 동작체크회로에 관한 것이다.
액정모듈이나 액정표시소자의 백라이트를 점등하기 위한 인버터등에 트랜지스터가 사용되는데, 주로 트랜지스터는 파워단에서 스위칭작용을 하거나, 푸쉬풀 소자로 사용된다.
이러한 트랜지스터는 설계자가 원하는 범위(range)내에서 작용하도록 설계되어 있지만, 과부하가 걸리거나 또는 소자에 손상이 발생되는 경우 오동작을 일으키게 되고, 이로 인하여 비정상적인 출력을 발생하는 문제점이 있었다.
본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, 액정표시소자에 사용되는 트랜지스터가 안정 동작영역에서 구동되고 있는가를 점검하여 오동작을 방지할 수 있는 액정표시소자에 사용되는 트랜지스터의 동작체크회로를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 트랜지스터가 안정동작영역에서 구동되고 있는가의 여부를 발광다이오드를 통해 사용자에게 표시하여 줄 수 있는 트랜지스터의 동작체크회로를 제공하는 데 있다.
도 1은 본 발명의 실시예에 따른 액정표시소자에 있어서, 트랜지스터의 동작체크회로의 블록구성도,
도 2는 도 1의 트랜지스터 동작체크회로에 있어서, 전류측정부의 상세회로도,
도 3은 도 1의 트랜지스터 동작체크회로에 있어서, 아날로그 곱셈기의 상세회로도,
도 4는 도 1의 트랜지스터의 동작체크회로에 있어서, 비교부의 상세회로도,
도 5는 도 1의 트랜지스터의 동작체크회로에 있어서, 표시부의 상세회로도,
(도면의 주요 부분에 대한 부호의 설명)
10 : 전압측정부 20 : 전류 측정부
30 : 아날로그 곱셈기 40 : 비교부
50 : 표시부 R1 - R12, Rc1, Rc2 : 저항
OP1 - OP5 : 연산증폭기 D1 - D4 : 다이오드
Q1 - Q9 : 트랜지스터 RLED : 적색 발광다이오드
GLED : 녹색 발광다이오드 IEE : 전류 소오스
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 액정표시소자에 사용되는 트랜지스터의 동작상태를 체크하기 위한 트랜지스터 동작체크회로에 있어서, 상기 트랜지스터의 출력단의 전압을 측정하기 위한 전압측정부와; 상기 트랜지스터의 출력단에서의 전류를 측정하기 위한 전류측정부와; 상기 전압측정부의 출력과 상기전류측정부의 출력을 입력하고, 두 입력을 곱하여 상기 트랜지스터의 동작전압을 출력하는 아날로그 곱셈기와; 상기 아날로그 곱셈기의 출력을 입력하여 상기 트랜지스터에서 측정된 동작전압과 미리 설정된 상기 트랜지스터의 동작범위를 비교하여 상기 트랜지스터가 정상동작범위에서 동작하고 있는가를 검출하는 비교부와; 상기 비교부의 출력신호를 입력하여 트랜지스터의 동작상태를 표시하기 위한 표시부를 포함하는 액정표시소자의 트랜지스터 동작체크회로를 제공하는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 전류측정부는 상기 트랜지스터의 출력단에서의 전류를 측정하여 전압값으로 변환하기 위한 전류-전압 변환기로 이루어지고, 상기 트랜지스터의 출력단에서의 전류를 차동증폭하기 위한 차동증폭용 연산증폭기와; 상기 연산증폭기에서 출력되는 값을 반전증폭하기 위한 반전증폭기로 구성되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 아날로그 곱셈기는 상기 전류측정부에서 인가된 출력을 차동증폭하여 제1 및 제2출력을 출력하기 위한 제1차동증폭수단과; 상기 제1차동증폭수단의 제1출력에 따라 상기 전압측정부로부터 인가된 출력을 차동증폭하여 제3출력을 출력하는 제2차동증폭수단과; 상기 제1차동증폭수단의 제2출력에 따라 상기 전압측정부로부터 인가된 출력을 차동증폭하여 제4출력을 출력하는 제3차동증폭수단과; 상기 제2차동증폭수단의 출력과 제3차동증폭수단의 출력을 차동증폭하여 체크될 트랜지스터의 동작전압을 나타내는 출력을 발생하는 제4차동증폭수단을 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 아날로그 곱셈기의 제1차동증폭수단은 베이스에 상기 전류측정부의 출력이 각각 인가되며, 콜렉터가 각각 제2 및 제3차동증폭수단에 각각 연결되고, 각각의 콜렉터를 통해 제1 및 제2출력를 발생하는 제1트랜지스터쌍과; 상기 트랜지스터쌍의 에미터에 연결된 전류 소오스로 구성되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 아날로그 곱셈기의 제2차동증폭수단은 베이스에 각각 전압측정부의 출력이 각각 인가되며, 콜렉터에 각각의 저항을 통해 전원전압이 인가되며, 에미터가 상기 제1차동증폭수단에 공통 연결되어 제3출력을 발생하는 제2트랜지스터쌍으로 구성되고, 상기 아날로그 곱셈기의 제3차동증폭수단은 베이스에 각각 전압측정부의 출력이 각각 인가되며, 콜렉터에 각각의 저항을 통해 전원전압이 인가되며, 에미터가 상기 제1차동증폭수단에 공통 연결되어 제4출력을 발생하는 제3트랜지스터쌍으로 구성되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 아날로그 곱셈기의 제4차동증폭수단은 제1저항을 통해 상기 제2차동증폭수단의 출력이 비반전단자에 인가되며, 상기 제3차동증폭수단의 출력이 제2 및 제3저항을 통해 반전단자에 인가되며, 두 입력단자에 인가되는 전압을 차동증폭하여 출력단으로 상기 트랜지스터의 동작전압을 출력하는연산증폭기와; 상기 연산증폭기의 출력을 그의 비반전단자로 피이드백시켜 주기위한 피이드백저항으로 구성되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 비교부는 상기 아날로그 곱셈기의 출력을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작범위를 비교하기 위한 비교수단과; 상기 비교수단의 출력신호를 입력하여 체크될 트랜지스터가 정상동작범위에서 동작하고 있는가를 검출하는 검출수단으로 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 비교부의 비교수단은 상기 아날로그 곱셈기의 출력을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작범위중 하한 전압을 비교하기 위한 제1비교수단과; 상기 아날로그 곱셈기의 출력을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작전압중 상한 전압을 비교하기 위한 제2비교수단으로 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 비교수단중 제1비교수단은 반전단자에 트랜지스터의 동작범위중 하한 전압을 입력하고, 비반전단자에 상기 아날로그 곱셈기로부터 인가되는 측정된 트랜지스터의 동작전압을 입력하며, 두 입력단자에 인가되는 신호를 비교하기 위한 제1연산증폭기로 구성되고, 제2비교수단은 반전단자에 상기 아날로그 곱셈기로부터 측정된 트랜지스터의 동작전압을 입력하며, 비반전단자에 트랜지스터의 동작전압중 상한전압을 입력하며, 두 입력신호를 비교하기 위한 제2연산증폭기로 구성되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 비교부의 검출수단은 애노드에 제1저항을 통해 전원전압이 인가되고, 캐소드가 상기 제1비교수단의 출력단에 연결되는 제1다이오드와; 애노드에 상기 제1저항을 통해 전원전압이 인가되고, 캐소드가 상기 제2비교수단의 출력단에 연결되는 제2다이오드와; 콜렉터에 제2저항을 통해 전원전압이 인가되고, 에미터가 접지되어서, 콜렉터를 통해 트랜지스터의 동작상태를 나타내는 검출신호을 출력하는 트랜지스터와; 상기 제1저항과 상기 트랜지스터의 베이스사이에 직렬연결된 제3 및 제4다이오드를 구비하는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 표시부는 상기 비교부의 출력신호에 따라 상기 체크용 트랜지스터가 비정상동작하고 있음을 나타내기 위한 제1표시수단과; 상기 비교부의 출력신호에 따라 트랜지스터가 정상적으로 동작하고 있음을 나타내기 위한 제2표시수단으로 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 상기 표시부의 제1표시수단은 제1저항을 통해 상기 비교부의 출력신호가 베이스에 인가되고, 에미터가 접지된 제1트랜지스터와; 상기 제1트랜지스터의 베이스와 에미터사이에 연결된 제2저항과; 애노드에 제3저항을 통해 전원전압이 인가되며, 캐소드에 상기 제1트랜지스터의 콜렉터에 연결되는 상기 체크용 트랜지스터의 비정상동작상태를 표시하기 위한 적색 발광다이오드로 구성되는 것을 특징으로 한다.
본 발명이 실시예에 따르면, 상기 표시부의 제2표시수단은 제4저항을 통해 상기 비교부의 출력신호가 베이스에 인가되고, 에미터에 전원전압이 인가되는 제2트랜지스터와; 상기 제2트랜지스터의 베이스와 에미터사이에 연결된 제5저항과; 캐소드가 접지되고 애노드가 상기 제2트랜지스터의 콜렉터에 연결되는 상기 체크용 트랜지스터의 정상동작상태를 표시하기 위한 녹색 발광다이오드로 구성되는 것을 특징으로 한다.
본 발명의 액정표시소자에 사용되는 트랜지스터의 동작체크회로는 트랜지스터가 안정된 동작범위내에서 동작하고 있는가를 트랜지스터의 출력단의 전류 및 전압을 측정하여 체크하고, 트랜지스터가 불안정하게 동작하는 것을 발광다이오드를 통해 표시하여 주는 것이 가능하다.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 트랜지스터의 동작체크회로의 블록도를 도시한 것이다. 도 1을 참조하면, 본 발명의 실시예에 따른 트랜지스터의 동작체크회로는 체크될 트랜지스터(도면에는 도시되지 않음)의 출력단의 전압을 측정하기 위한 전압측정부(10)와, 체크될 트랜지스터의 출력단에서의 전류를 측정하기 위한 전류측정부(20)와, 상기 전압측정부(10)의 출력(OUT1)과 상기전류측정부(20)의 출력(OUT2)을 입력하고, 두 입력을 곱하여 트랜지스터의 동작전압(OUT3)을 출력하는 아날로그 곱셈기(30)를 구비한다.
본 발명의 트랜지스터의 동작체크회로에 있어서, 전압측정부(10)는 통상적인 전압측정회로로 구성되어 체크될 트랜지스터의 출력단에서의 전압을 측정하고, 측정된 전압값(OUT1)을 상기 아날로그 곱셈기(30)로 출력한다.
전류측정부(20)는 도2에 도시된 바와같은 통상적인 전류측정회로로 구성되어, 체크될 트랜지스터의 출력단에서의 전류를 측정하고, 측정된 전류를 전압으로변환하여 변환된 값(OUT2)을 상기 아날로그 곱셈기(30)로 출력한다.
상기 전류측정부(20)는 체크될 트랜지스터의 출력단에서의 전류(I)를 차동증폭하기 위한 차동증폭용 연산증폭기(OP1)와, 상기 연산증폭기(OP1)에서 출력되는 값을 반전증폭하기 위한 반전증폭기(OP2)로 구성되는 전류-전압 변환기(current-voltage converter)로 이루어진다.
상기 아날로그 곱셈기(30)는 상기 전류측정부(20)에서 인가된 출력(OUT2)을 차동증폭하여 제1 및 제2출력(iEE1), (iEE2)을 출력하기 위한 제1차동증폭수단(31)과, 상기 제1차동증폭수단(31)의 제1출력(iEE1)에 따라 상기 전압측정부(10)로부터 인가된 출력(OUT1)을 차동증폭하여 제3출력(iA)을 출력하는 제2차동증폭수단(32)과, 상기 제1차동증폭수단(31)의 제2출력(iEE2)에 따라 상기 전압측정부(10)로부터 인가된 출력(OUT1)을 차동증폭하여 제4출력(iB)을 출력하는 제3차동증폭수단(33)으로 이루어진다.
그리고, 아날로그 곱셈기(30)는 상기 제2차동증폭수단(32)의 출력(iA)과 제3차동증폭수단(33)의 출력(iB)을 차동증폭하여 체크될 트랜지스터의 동작전압을 나타내는 출력(OUT3)을 발생하는 제4차동증폭수단(34))을 더 포함한다.
상기 아날로그 곱셈기(30)의 제1차동증폭수단(31)은 베이스에 상기 전류측정부(20)의 출력(OUT1)이 각각 인가되며, 콜렉터가 각각 제2 및 제3차동증폭수단(32, 32)에 각각 연결되고, 각각의 콜렉터를 통해 제1 및 제2출력(iEE1)과 (iEE2)를 발생하는 NPN 트랜지스터쌍(Q1, Q2)과, 상기 트랜지스터쌍(Q1, Q2)의 에미터에 연결된 전류 소오스(IEE)로 구성된다.
상기 아날로그 곱셈기(30)의 제2차동증폭수단(32)은 베이스에 각각 전압측정부(10)의 출력(OUT1)이 각각 인가되며, 콜렉터에 각각의 저항(Rc1, Rc2)을 통해 전원전압이 인가되며, 에미터가 상기 제1차동증폭수단(31)의 트랜지스터(Q1)의 콜렉터에 공통 연결되어 제3출력(iA)를 발생하는 NPN 트랜지스터쌍(Q3, Q4)으로 구성된다.
상기 아날로그 곱셈기(30)의 제3차동증폭수단(33)은 베이스에 각각 전압측정부(10)의 출력(OUT1)이 각각 인가되며, 콜렉터에 각각의 저항(Rc1, Rc2)을 통해 전원전압이 인가되며, 에미터가 상기 제1차동증폭수단(31)의 트랜지스터(Q2)의 콜렉터에 공통 연결되어 제4출력(iB)를 발생하는 NPN 트랜지스터쌍(Q5, Q6)으로 구성된다.
상기 아날로그 곱셈기(30)의 제4차동증폭수단(34)은 저항(R5)을 통해 상기 제2차동증폭수단(32)의 출력(iA)이 비반전단자(+)에 인가되며, 상기 제3차동증폭수단(33)의 출력(iB)이 저항(R6, R7)을 통해 반전단자(-)에 인가되며, 두 입력단자에 인가되는 전압을 차동증폭하여 출력단으로 체크될 트랜지스터의 동작전압(OUT3)을 출력하는 연산증폭기(OP3)와, 상기 연산증폭기(OP3)의 출력(OUT3)을 그의 비반전단자(+)로 피이드백시켜 주기위한 피이드백저항(R8)으로 구성된다.
본 발명의 실시예에 따른 트랜지스터의 동작체크회로는 상기 아날로그 곱셈기(30)의 출력(OUT3)을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작범위를 비교하여 체크될 트랜지스터가 정상동작범위에서 동작하고 있는가를 검출하는 비교부(40)와, 상기 비교부(40)의출력신호(OUT4)를 입력하여 트랜지스터의 동작상태를 표시하기 위한 표시부(50)를 더 포함한다.
상기 비교부(40)는 상기 아날로그 곱셈기(30)의 출력(OUT3)을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작범위를 비교하기 위한 비교수단과; 상기 비교수단의 출력신호를 입력하여 체크될 트랜지스터가 정상동작범위에서 동작하고 있는가를 검출하는 검출수단(43)으로 이루어진다.
상기 비교부(40)의 비교수단은 상기 아날로그 곱셈기(30)의 출력(OUT3)을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작범위중 하한 전압을 비교하기 위한 제1비교수단(41)과; 상기 아날로그 곱셈기(30)의 출력(OUT3)을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작전압중 상한 전압을 비교하기 위한 제2비교수단(42)으로 이루어진다.
상기 비교수단중 제1비교수단(41)은 반전단자(-)에 트랜지스터의 동작범위중 하한 전압을 입력하고, 비반전단자(+)에 상기 아날로그 곱셈기(30)로부터 인가되는 측정된 트랜지스터의 동작전압을 입력하며, 두 입력단자에 인가되는 신호를 비교하기 위한 연산증폭기(OP4)로 구성된다.
상기 비교수단중 제2비교수단(42)은 반전단자(-)에 상기 아날로그 곱셈기(30)로부터 측정된 트랜지스터의 동작전압을 입력하며, 비반전단자(+)에 트랜지스터의 동작전압중 상한전압을 입력하며, 두 입력신호를 비교하기 위한 연산증폭기(OP5)로 구성된다.
상기 비교부(40)의 검출수단(43)은 애노드에 저항(R10)을 통해 전원전압(VDD)이 인가되고, 캐소드가 상기 제1비교수단(41)의 연산증폭기(OP4)의 출력단에 연결되는 다이오드(D1)와, 애노드에 저항(R10)을 통해 전원전압(VDD)이 인가되고, 캐소드가 상기 제2비교수단(42)의 연산증폭기(OP5)의 출력단에 연결되는 다이오드(D2)와, 콜렉터에 저항(R11)을 통해 전원전압(VDD)이 인가되고, 에미터가 접지되어서, 콜렉터를 통해 트랜지스터의 동작상태를 나타내는 검출신호(OUT4)을 출력하는 NPN 트랜지스터(Q7)와, 상기 저항(R10)과 상기 트랜지스터(Q7)의 베이스사이에 직렬연결된 다이오드(D3, D4)를 구비한다.
상기 표시부(50)는 상기 비교부(40)의 출력신호에 따라 트랜지스터가 비정상적으로 동작하고 있음을 나타내기 위한 제1표시수단(51)과, 상기 비교부(40)의 출력신호에 따라 트랜지스터가 정상적으로 동작하고 있음을 나타내기 위한 제2표시수단(52)으로 이루어진다.
상기 표시부(50)의 제1표시수단(51)은 저항(R12)을 통해 상기 비교부(40)의 출력신호(OUT4)가 베이스에 인가되고, 에미터가 접지된 NPN 트랜지스터(Q8)와, 상기 트랜지스터(Q8)의 베이스와 에미터사이에 연결된 저항(R13)과, 애노드에 저항(R14)을 통해 전원전압(VDD)이 인가되며, 캐소드에 상기 트랜지스터(Q8)의 콜렉터에 연결되는 상기 트랜지스터의 비정상동작상태를 표시하기 위한 적색 발광다이오드(RLED)로 구성된다.
상기 표시부(50)의 제2표시수단(52)은 저항(R15)을 통해 상기 비교부(40)의출력신호(OUT4)가 베이스에 인가되고, 에미터에 전원전압(VDD)이 인가되는 PNP 트랜지스터(Q9)와, 상기 트랜지스터(Q9)의 베이스와 에미터사이에 연결된 저항(R16)과, 캐소드가 접지되고 애노드가 상기 트랜지스터(Q9)의 콜렉터에 연결되는 상기 트랜지스터의 정상동작상태를 표시하기 위한 녹색 발광다이오드(GLED)로 구성된다.
상기한 바와같은 구성을 갖는 본 발명의 반도체 메모리소자의 모드선택회로의 동작을 설명하면 다음과 같다.
액정표시소자에 사용되고 있는 트랜지스터의 동작상태를 체크하기 위하여, 트랜지스터의 출력단에서의 전압과 전류를 각각 전압측정부(10) 및 전류측정부(20)를 통해 측정하게 된다.
전류측정부(20)은 도 2에서와 같은 전류-전압 변환기로 구성되므로, 전류측정부(20)를 통해 측정된 전압값(OUT2)은 I-r(R2/R1)·(R4/R3)으로 된다. 따라서, 전류 측정부(20)를 통해 측정되는 값(OUT2)은 트랜지스터의 출력단을 통해 흐르는 전류(I)의 크기에 비례하여 증가한다. 이때, r《R1 이다.
상기 전압검출부(10)와 전류 검출부(20)를 통해 측정된 전압값과 전류값은 아날로그 곱셈기(30)에 인가되어 서로 곱하여진다. 아날로그 곱셈기(30)는 제1차동증폭수단(31)에 인가되는 전류 측정부(20)의 출력(OUT2)을 트랜지스터쌍(Q1, Q2)를 통해 차동증폭한다.
차동증폭수단(31)은 전압측정부(20)에서 출력되는 출력신호(OUT2)에 따라 전류(iEE1, iEE2)가 변하게 된다.
차동증폭수단(31)을 통해 발생되는 전류(iEE1, iEE2)에 따라 상기 전압측정부(10)의 출력(OUT1)을 차동증폭하는 제2차동증폭수단(32)의 트랜지스터(Q3, Q4)를 통해서 흐르는 전류(iC3, iC4)와, 제3차동증폭수단(33)의 트랜지스터(Q5, Q6)를 통해 흐르는 전류(iC5, iC6)가 결정된다.
이에 따라, 차동증폭수단(32, 33)에서 흐르는 전류(iA), (iB)가 제4차동증폭수단(34)의 연산증폭기(OP3)의 비반전단자(+) 및 반전단자(-)에 각각 인가된다.
따라서, 제4차동증폭수단(34)은 연산증폭기(OP3)를 통해 두 입력을 차동증폭하여 출력신호(OUT3)를 발생한다. 이때, 제4차동증폭수단(34)을 통해 출력되는 신호(OUT3)는 (R7/R6)·Rc1(=Rc2)·(iA-iB)가 되는데, 이값은 측정된 체크용 트랜지스터의 동작전입이 된다.
상기 아날로그 곱셈기(30)를 통해 출력된 신호(OUT3)는 상기 비교부(40)에 인가된다. 비교부(40)의 제1비교수단(41)의 연산증폭기(OP4)에는 비반전단자(+)에 상기 아날로그 곱셈기(30)의 출력신호(OUT3)가 인가되고, 제2비교수단(42)의 연산증폭기(OP5)에는 반전단자(-)에 상기 아날로그 곱셈기(30)의 출력신호(OUT3)가 인가된다.
이때, 제1비교수단(41)의 연산증폭기(OP4)의 반전단자(-)와 제2비교수단(42)의 연산증폭기(OP5)의 비반전단자(+)에는 미리 설정된 트랜지스터의 동작전압중 하한전압과 상한전압이 기준전압(Vref1, Vref2)으로 각각 입력되므로, 연산증폭기(OP4)와 (OP5)는 하한전압과 상한전압을 상기 아날로그 곱셈기(30)로부터 인가되는 측정된 트랜지스터의 동작전압을 각각 비교하여 출력을 발생한다.
만약, 체크되는 트랜지스터의 동작전압이 기준전압(Vref1)으로 인가되는 하한동작전압보다 낮거나 기준전압(VREF2)으로 인가되는 상한동작전압보다 높은 경우에는 로우상태의 신호를 출력한다. 상기 비교부(40)의 검출수단(43)은 상기 비교수단(41)으로부터 로우상태의 신호가 인가되면 트랜지스터(Q7)는 오프된다. 따라서, 비교부(40)의 검출수단(43)은 체크되는 트랜지스터가 비정상적으로 동작함을 나타내는 하이상태의 신호(OUT4)를 발생하게 된다.
상기 비교부(40)의 검출수단(43)으로부터 하이상태의 신호(OUT4)가 발생되면, 표시부(50)는 제1표시수단(41)의 적색 발광다이오드(RLED)가 온되어 트랜지스터가 비정상적인 동작범위에서 동작하고 있음을 표시하게 된다.
한편, 체크되는 트랜지스터의 동작전압이 기준전압(Vref1)으로 인가되는 하한동작전압보다 높고 기준전압(VREF2)으로 인가되는 상한동작전압보다 낮은 경우에는 하이상태의 신호를 출력한다. 상기 비교부(40)의 검출수단(43)은 상기 비교수단(41)으로부터 인가되는 하이상태의 신호에 의해 트랜지스터(Q7)가 온되어, 체크되는 트랜지스터가 정상적으로 동작함을 나타내는 로우상태의 신호(OUT4)를 발생하게 된다.
상기 비교부(40)의 검출수단(43)으로부터 로우상태의 신호(OUT4)가 발생되면, 표시부(50)는 제2표시수단(42)의 녹색 발광다이오드(GLED)가 온되어 트랜지스터가 정상적인 동작범위에서 동작하고 있음을 표시하게 된다.
상기한 바와같은 본 발명에 따르면, 액정모듈이나 액정표시소자의 백라이트를 점등하기 위하여 사용되는 인버터에 사용되는 트랜지스터의 동작상태를 체크하여 표시하여 줌으로써, 트랜지스터가 정상동작을 하고 있는가를 육안으로 확인하는 것이 가능하다.
또한, 트랜지스터가 정상동작하고 있는가를 검출하므로 줌으로써, 트랜지스터의 비정상적 동작에 의한 소자의 오동작을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (16)

  1. 액정표시소자에 사용되는 트랜지스터의 동작상태를 체크하기 위한 트랜지스터 동작체크회로에 있어서,
    상기 트랜지스터의 출력단의 전압을 측정하기 위한 전압측정부와;
    상기 트랜지스터의 출력단에서의 전류를 측정하기 위한 전류측정부와;
    상기 전압측정부의 출력과 상기전류측정부의 출력을 입력하고, 두 입력을 곱하여 상기 트랜지스터의 동작전압을 출력하는 아날로그 곱셈기와;
    상기 아날로그 곱셈기의 출력을 입력하여 상기 트랜지스터에서 측정된 동작전압과 미리 설정된 상기 트랜지스터의 동작범위를 비교하여 상기 트랜지스터가 정상동작범위에서 동작하고 있는가를 검출하는 비교부와;
    상기 비교부의 출력신호를 입력하여 트랜지스터의 동작상태를 표시하기 위한 표시부를 포함하는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  2. 제 1 항에 있어서, 상기 전류측정부는 상기 트랜지스터의 출력단에서의 전류를 측정하여 전압값으로 변환하기 위한 전류-전압 변환기로 이루어지는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  3. 제 2 항에 있어서, 상기 전류측정부는
    상기 트랜지스터의 출력단에서의 전류를 차동증폭하기 위한 차동증폭용 연산증폭기와;
    상기 연산증폭기에서 출력되는 값을 반전증폭하기 위한 반전증폭기로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  4. 제 1 항에 있어서, 상기 아날로그 곱셈기는
    상기 전류측정부에서 인가된 출력을 차동증폭하여 제1 및 제2출력을 출력하기 위한 제1차동증폭수단과;
    상기 제1차동증폭수단의 제1출력에 따라 상기 전압측정부로부터 인가된 출력을 차동증폭하여 제3출력을 출력하는 제2차동증폭수단과;
    상기 제1차동증폭수단의 제2출력에 따라 상기 전압측정부로부터 인가된 출력을 차동증폭하여 제4출력을 출력하는 제3차동증폭수단과;
    상기 제2차동증폭수단의 출력과 제3차동증폭수단의 출력을 차동증폭하여 체크될 트랜지스터의 동작전압을 나타내는 출력을 발생하는 제4차동증폭수단을 포함하는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  5. 제 4 항에 있어서, 상기 아날로그 곱셈기의 제1차동증폭수단은
    베이스에 상기 전류측정부의 출력이 각각 인가되며, 콜렉터가 각각 제2 및 제3차동증폭수단에 각각 연결되고, 각각의 콜렉터를 통해 제1 및 제2출력를 발생하는 제1트랜지스터쌍과;
    상기 트랜지스터쌍의 에미터에 연결된 전류 소오스로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  6. 제 4 항에 있어서, 상기 아날로그 곱셈기의 제2차동증폭수단은 베이스에 각각 전압측정부의 출력이 각각 인가되며, 콜렉터에 각각의 저항을 통해 전원전압이 인가되며, 에미터가 상기 제1차동증폭수단에 공통 연결되어 제3출력을 발생하는 제2트랜지스터쌍으로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  7. 제 4 항에 있어서, 상기 아날로그 곱셈기의 제3차동증폭수단은 베이스에 각각 전압측정부의 출력이 각각 인가되며, 콜렉터에 각각의 저항을 통해 전원전압이 인가되며, 에미터가 상기 제1차동증폭수단에 공통 연결되어 제4출력을 발생하는 제3트랜지스터쌍으로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  8. 제 4 항에 있어서, 상기 아날로그 곱셈기의 제4차동증폭수단은
    제1저항을 통해 상기 제2차동증폭수단의 출력이 비반전단자에 인가되며, 상기 제3차동증폭수단의 출력이 제2 및 제3저항을 통해 반전단자에 인가되며, 두 입력단자에 인가되는 전압을 차동증폭하여 출력단으로 상기 트랜지스터의 동작전압을 출력하는 연산증폭기와;
    상기 연산증폭기의 출력을 그의 비반전단자로 피이드백시켜 주기위한 피이드백저항으로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  9. 제 1 항에 있어서, 상기 비교부는
    상기 아날로그 곱셈기의 출력을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작범위를 비교하기 위한 비교수단과;
    상기 비교수단의 출력신호를 입력하여 체크될 트랜지스터가 정상동작범위에서 동작하고 있는가를 검출하는 검출수단으로 이루어지는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  10. 제 9 항에 있어서, 상기 비교부의 비교수단은
    상기 아날로그 곱셈기의 출력을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작범위중 하한 전압을 비교하기 위한 제1비교수단과;
    상기 아날로그 곱셈기의 출력을 입력하여 체크될 트랜지스터에서 측정된 동작전압과 미리 설정된 체크될 트랜지스터의 동작전압중 상한 전압을 비교하기 위한 제2비교수단으로 이루어지는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  11. 제 10 항에 있어서, 상기 비교수단중 제1비교수단은 반전단자에 트랜지스터의 동작범위중 하한 전압을 입력하고, 비반전단자에 상기 아날로그 곱셈기로부터 인가되는 측정된 트랜지스터의 동작전압을 입력하며, 두 입력단자에 인가되는 신호를 비교하기 위한 제1연산증폭기로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  12. 제 10 항에 있어서, 상기 비교수단중 제2비교수단은 반전단자에 상기 아날로그 곱셈기로부터 측정된 트랜지스터의 동작전압을 입력하며, 비반전단자에 트랜지스터의 동작전압중 상한전압을 입력하며, 두 입력신호를 비교하기 위한 제2연산증폭기로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 체크회로.
  13. 제 10 항에 있어서, 상기 비교부의 검출수단은
    애노드에 제1저항을 통해 전원전압이 인가되고, 캐소드가 상기 제1비교수단의 출력단에 연결되는 제1다이오드와;
    애노드에 상기 제1저항을 통해 전원전압이 인가되고, 캐소드가 상기 제2비교수단의 출력단에 연결되는 제2다이오드와;
    콜렉터에 제2저항을 통해 전원전압이 인가되고, 에미터가 접지되어서, 콜렉터를 통해 트랜지스터의 동작상태를 나타내는 검출신호을 출력하는 트랜지스터와;
    상기 제1저항과 상기 트랜지스터의 베이스사이에 직렬연결된 제3 및 제4다이오드를 구비하는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  14. 제 1 항에 있어서, 상기 표시부는 상기 비교부의 출력신호에 따라 상기 체크용 트랜지스터가 비정상동작하고 있음을 나타내기 위한 제1표시수단과;
    상기 비교부의 출력신호에 따라 트랜지스터가 정상적으로 동작하고 있음을 나타내기 위한 제2표시수단으로 이루어지는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  15. 제 14 항에 있어서, 상기 표시부의 제1표시수단은
    제1저항을 통해 상기 비교부의 출력신호가 베이스에 인가되고, 에미터가 접지된 제1트랜지스터와;
    상기 제1트랜지스터의 베이스와 에미터사이에 연결된 제2저항과;
    애노드에 제3저항을 통해 전원전압이 인가되며, 캐소드에 상기 제1트랜지스터의 콜렉터에 연결되는 상기 체크용 트랜지스터의 비정상동작상태를 표시하기 위한 적색 발광다이오드로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 동작체크회로.
  16. 제 14 항에 있어서, 상기 표시부의 제2표시수단은
    제4저항을 통해 상기 비교부의 출력신호가 베이스에 인가되고, 에미터에 전원전압이 인가되는 제2트랜지스터와;
    상기 제2트랜지스터의 베이스와 에미터사이에 연결된 제5저항과;
    캐소드가 접지되고 애노드가 상기 제2트랜지스터의 콜렉터에 연결되는 상기체크용 트랜지스터의 정상동작상태를 표시하기 위한 녹색 발광다이오드로 구성되는 것을 특징으로 하는 액정표시소자의 트랜지스터 체크회로.
KR1019970071880A 1997-12-22 1997-12-22 액정표시소자의트랜지스터의동작체크회로 Expired - Lifetime KR100446390B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071880A KR100446390B1 (ko) 1997-12-22 1997-12-22 액정표시소자의트랜지스터의동작체크회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071880A KR100446390B1 (ko) 1997-12-22 1997-12-22 액정표시소자의트랜지스터의동작체크회로

Publications (2)

Publication Number Publication Date
KR19990052416A KR19990052416A (ko) 1999-07-05
KR100446390B1 true KR100446390B1 (ko) 2004-12-03

Family

ID=37362371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071880A Expired - Lifetime KR100446390B1 (ko) 1997-12-22 1997-12-22 액정표시소자의트랜지스터의동작체크회로

Country Status (1)

Country Link
KR (1) KR100446390B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489821B1 (ko) * 2002-11-26 2005-05-16 삼성전기주식회사 백라이트 인버터의 오동작 방지회로
CN107656130B (zh) * 2017-10-31 2024-04-26 佛山市赛扬电子科技有限公司 一种利用交流信号检测弱直流导电特性的检测电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135153A (en) * 1977-04-29 1979-01-16 Dynascan Corporation Circuit for testing high frequency current amplifying capability of bipolar transistors
JPS57182663A (en) * 1981-05-07 1982-11-10 Toshiba Corp Transistor testing circuit
KR870015237U (ko) * 1986-03-25 1987-10-24 삼성전자 주식회사 트랜지스터의 전류이득률 측정회로
US4801878A (en) * 1987-06-18 1989-01-31 Hewlett-Packard Company In-circuit transistor beta test and method
KR890007380U (ko) * 1987-09-18 1989-05-16 삼성전자주식회사 트랜지스터의 축적시간 테스트회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135153A (en) * 1977-04-29 1979-01-16 Dynascan Corporation Circuit for testing high frequency current amplifying capability of bipolar transistors
JPS57182663A (en) * 1981-05-07 1982-11-10 Toshiba Corp Transistor testing circuit
KR870015237U (ko) * 1986-03-25 1987-10-24 삼성전자 주식회사 트랜지스터의 전류이득률 측정회로
US4801878A (en) * 1987-06-18 1989-01-31 Hewlett-Packard Company In-circuit transistor beta test and method
KR890007380U (ko) * 1987-09-18 1989-05-16 삼성전자주식회사 트랜지스터의 축적시간 테스트회로

Also Published As

Publication number Publication date
KR19990052416A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
JPH087241B2 (ja) 信号処理回路及び変換器回路
JP2010175572A (ja) 光検出回路及び自動調光回路
KR100446390B1 (ko) 액정표시소자의트랜지스터의동작체크회로
EP0632632A2 (en) Subscriber circuit provided with a circuit for monitoring a subscriber instrument
KR950001922B1 (ko) 광결합 검출장치
US20040140817A1 (en) Current measuring circuit for measuring drive current to load
US4806854A (en) Current draw and power consumption display circuit
US6316930B1 (en) Direct current meter with passive input and galvanic insulation, particularly for high voltage
JP2006058058A (ja) 光検出回路及び自動調光回路
CN211352547U (zh) 一种恒流源
TWI822524B (zh) 具保護功能的電壓偵測裝置
JPH0623981Y2 (ja) 電気計測装置の自己診断装置
JP2022002384A (ja) 増幅回路
US6545539B1 (en) Amplifier for use in a mobile phone
US5889513A (en) Display device for detecting working load of a CPU
RU2024831C1 (ru) Устройство для измерения давления
KR100273972B1 (ko) 전원 노이즈 검출 회로
KR0168067B1 (ko) 제너다이오드의 동작검사장치
JPH0377950B2 (ko)
US4612438A (en) Light intensity sensor providing a variable output current
KR200292327Y1 (ko) 이동통신 기지국 고출력증폭기의 전류및 온도검출회로
JPH0136150Y2 (ko)
JP2878074B2 (ja) 電子負荷装置
JPS63278382A (ja) 光受信回路
JPS62145170A (ja) 断線検出回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971222

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020322

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971222

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040528

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040820

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070712

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080630

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090728

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100608

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110621

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120709

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130711

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20140717

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20150715

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20160718

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20170719

Start annual number: 14

End annual number: 14

PC1801 Expiration of term