[go: up one dir, main page]

KR100442286B1 - 디지털 방송 수신기의 색재현 오차 보상 장치 및 방법 - Google Patents

디지털 방송 수신기의 색재현 오차 보상 장치 및 방법 Download PDF

Info

Publication number
KR100442286B1
KR100442286B1 KR10-2002-0009944A KR20020009944A KR100442286B1 KR 100442286 B1 KR100442286 B1 KR 100442286B1 KR 20020009944 A KR20020009944 A KR 20020009944A KR 100442286 B1 KR100442286 B1 KR 100442286B1
Authority
KR
South Korea
Prior art keywords
sub
carrier frequency
value
pcr
system clock
Prior art date
Application number
KR10-2002-0009944A
Other languages
English (en)
Other versions
KR20030070411A (ko
Inventor
박동호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0009944A priority Critical patent/KR100442286B1/ko
Priority to US10/369,750 priority patent/US7167208B2/en
Priority to CA002419702A priority patent/CA2419702C/en
Publication of KR20030070411A publication Critical patent/KR20030070411A/ko
Application granted granted Critical
Publication of KR100442286B1 publication Critical patent/KR100442286B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/45—Generation or recovery of colour sub-carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)
  • Color Television Systems (AREA)

Abstract

본 발명은 디지털 방송 수신기의 색재현 오차 보상 장치 및 방법을 제공하기 위한 것으로서, 입력 스트림의 PCR에 대해 시스템 클럭 주파수가 변화되는 디지털 방송 수신기에 대해 디스플레이 기준 클럭 변화에 따른 NSTC 인코더 서브-캐리어 주파수 변화량을 PCR 지터(jitter)값으로 예측하여, 예측된 PCR 지터(jitter)값으로부터 실제 시스템 클럭의 변화량을 통해 서브-캐리어 주파수를 보상하고, 이로 인해 출력신호 색재현 오차 보상을 통해 안정적인 출력복합영상을 제공한다.

Description

디지털 방송 수신기의 색재현 오차 보상 장치 및 방법{Apparatus and method for compensating error of color appearance in Digital Broadcast Receiver}
본 발명은 디지털 방송 수신기에서의 색재현 오차 보상 장치 및 그 방법에 관한 것이다.
본 발명은 디지털 방송 수신기에서 PCR(Program Clock Reference)에 대한 시스템 클럭 변경이 있을 때 출력 영상신호의 색 재현 오차를 최소화하는 장치 및 방법에 관한 것이다.
본 발명은 특히 복합 영상신호로 출력되는 DTV 세탑에서의 color sub-carrier 주파수를 시스템 클럭 변화에 대해 보상함으로써 색 재현 오차를 줄이는 장치 및 방법에 관한 것이다.
최근 몇 년간 디지털 방송기술의 지속적인 상용화에 따라 DTV 방송 공중파가 안방까지 전해지고 수신기도 일부 보급되고 있다.
디지털 방송용 수신기도 일체형을 비롯해 분리형 셋탑 등 모델이 다양화되고 있다.
DTV가 기존 아날로그 방송과 다른 점은 채널 코딩 방식, 각종 부가 서비스 등 헤아릴 수 없는 많은 진보가 있겠지만, TV의 궁극적인 목적인 AV측면에서 보면 확장된 오디오 채널 및 고해상도 비디오 품질을 들 수 있겠다.
특히 HD급 디지털 프로그램은 해상도가 기존 대비 5배정도 고품질의 영상 재현성을 실현하였다.
DTV 수신용 세탑은 HD급 콤포넌트 및 SD급 콤포넌트 그리고 기존 아날로그복합 영상 신호등의 다양한 영상 신호 포맷을 출력한다.
영상출력 포맷에서 HD급은 싱크 성분이 Y에 포함된 YPbPr 컴포넌트(Component) 신호와 수평 수직 싱크 성분이 분리된 RGB Hsync/Vsync의 두가지 색 좌표계를 주로 지원하며, HD1080i와 HD720p의 두가지 출력 해상도를 지원한다.
그리고 기존 SD 급에 해당되는 480p와 480i로 다운 컨버전(Down Conversion)하여 현재 상용되는 디스플레이와 호환성을 유지한다.
특히 기존 아날로그 수상기와의 호환성 유지는 필수적인데, 따라서 모든 HD급 또는 SD급 디지털 방송 수신 장치는 수신된 디지털 방송 프로그램을 아날로그 복합영상신호로 변환하여 출력한다.
이때 기존 아날로그 방송을 수신하여 아날로그 영상신호로 출력할 때와 디지털 방송을 수신하여 아날로그 영상신호로 출력할 때는 크게 다른 점이 있다.
우선 아날로그 영상은 영상 신호와 같이 변조된 싱크 성분과, 칼라 서브-캐리어(color sub-carrier) 등이 영상신호와 같이 복조되어 복합 영상 신호로 출력된다. 따라서 수신측에서 싱크 및 서브-캐리어(sub-carrier)등을 재구성할 필요가 없다.
그러나 디지털 수신기는 전송된 스트림(stream) 자체의 영상 포맷과 다른 형태로 수신기 측에서 포맷 변환 또는 프레임 비변환 처리가 될 수 있다.
따라서 최종 출력 포맷에 맞게 싱크 등이 재구성되며, 특히 영상 출력이 아날로그 복합영상신호일 경우는 디지털 NTSC 인코더를 통해 싱크 및 칼라 서브-캐리어 등을 재구성한다.
따라서 하나의 시스템 클럭으로 동작하는 디지털 수신 영상 처리 블록에서 PCR(Program Clock Reference) 복구(recovery)를 위해 시스템 클럭 변화가 필요하며, 시스템 클럭 변화분은 NTSC 싱크 및 칼라 서브-캐리어 재구성시 변화 비만큼 반영된다.
일반적인 VCXO가 사용될 때 비정상 상태에서 최대 100ppm 까지 시스템 클럭은 변경될 수 있고, 이에 따라 서브-캐리어 주파수도 최대 100ppm까지 변경된다.
이 경우 별도의 서브-캐리어 주파수 보상을 해 주지 않으면 디지털 방송 수신기의 출력복합영상 신호가 입력되는 아날로그 수상기에서 색 복조 오류가 발생할 수 있고, 극단적으로 색복조 범위를 벗어 날 경우도 배제할 수 없다.
따라서 단일 시스템 클럭으로 설계된 디지털 방송 수신기에 대해서는 시스템 클럭 변경에 따른 칼라 서브-캐리어 주파수 보상이 요구된다.본 발명의 목적은 안정적으로 복합 영상 신호를 출력할 수 있는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 단일 시스템 클럭으로 설계된 디지털 방송 수신기에서, 시스템 클럭 변화에 따른 칼라 서브-캐리어 주파수를 보상함으로써, 출력 신호의 색재현 오차를 최소화하는 장치 및 방법을 제공함에 있다.
도1은 본 발명에 따른 단일 시스템 클럭 디지털 방송 수신기 구조의 블록도이다.
도2는 본 발명에 따른 디지털 방송 수신기의 서브-캐리어 주파수 보상방법의 플로우챠트를 도시한 것이다.
*도면의 주요부분에 대한 부호의 설명
1 : TP 부 2 : STC 보상부
3 : PCR 복구 블록 5 : 저역 통과 필터부
7 : VCXO 9 : 디코더부
10 : 디스플레이 클럭 제너레이터
11 : 비디오 포맷 및 디스플레이 처리기
12 : 아날로그 복합영상신호 발생부
13 : 아날로그 복합영상 인코더
14 : 싱크 제너레이터
15 : 서브-캐리어 제너레이터
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 방송 수신기의 색재현 오차 보상 장치는, 단일 시스템 클럭으로 설계된 디지털 방송 수신기에서 영상 출력이 아날로그 복합영상 신호일 경우 수신된 디지털 방송 신호의 트랜스포트(TP) 스트림을 디먹싱하여 PCR(Program Clock Reference)을 추출한 후 수신측 STC(System Time Clock)과 비교하여 그 차인 PCR 지터값을 출력하는 TP부; 상기 TP부에 시스템 클럭에 의해 계산된 STC 값을 제공하고, 상기 TP부에서 출력되는 PCR 지터값이 0이 되도록 상기 시스템 클럭을 가변시켜 상기 PCR 지터값이 0이 되는 기준 시스템 클럭을 생성하는 STC 보상부; 및 상기 기준 시스템 클럭을 이용하여 싱크와 서브-캐리어 주파수를 생성하고, 상기 PCR 지터값에 따라 상기 서브-캐리어 주파수를 보상한 후 수신된 디지털 영상 신호를 아날로그 신호로 인코딩하여 복합영상신호를 출력하는 아날로그 복합영상신호 발생부를 포함하여 구성됨을 특징으로 한다.상기 STC 보상부는 상기 TP부로부터 출력되는 PCR 지터값을 저역 통과시키는 저역 통과 필터부와, 상기 저역 통과 필터부로부터 출력된 신호를 제어 전압으로 입력받아 상기 시스템 클럭을 가변시키는 VCXO로 구성됨을 특징으로 한다.상기 아날로그 복합영상신호 발생부는 상기 기준 시스템 클럭을 이용하여 싱크를 발생하는 싱크 제너레이터와, 상기 기준 시스템 클럭을 이용하여 서브-캐리어 주파수를 발생하는 서브-캐리어 제너레이터와, 상기 싱크 제너레이터 및 서브-캐리어 제너레이터로부터 발생하는 싱크 및 서브-캐리어 주파수를 입력받고, 상기 PCR 지터값에 따라 상기 서브-캐리어 주파수를 보상한 후 상기 기준 시스템 클럭으로 수신된 디지털 영상 신호를 인코딩하여 아날로그 복합영상신호를 출력하는 아날로그 복합영상 인코더를 포함하여 구성됨을 특징으로 한다.상기 아날로그 복합영상 인코더는 출력 디스플레이의 VBI(Vertical Blank Interval) 구간에서 서브-캐리어 주파수를 보상하는 것을 특징으로 한다.상기 아날로그 복합영상 인코더는 미리 설정된 PCR 지터의 최대값과 최소값 사이를 n개의 구간으로 나누고, 각 구간별로 서브-캐리어 주파수의 변화값을 설정한 후, 상기 보상 구간에서 읽어 온 PCR 지터값에 해당하는 구간에 설정된 서브-캐리어 주파수의 변화값으로 상기 서브-캐리어 주파수를 보상하는 것을 특징으로 한다.상기 아날로그 복합영상 인코더는 상기 서브-캐리어 주파수를 가변하는 제어 레지스터를 포함하는 것을 특징으로 한다.본 발명에 따른 디지털 방송 수신기가 단일 시스템 클럭으로 설계되고, 영상 출력이 아날로그 복합영상 신호일 경우 색재현 오차 보상 방법은,(a) 수신된 디지털 방송 신호의 트랜스포트(TP) 스트림을 디먹싱하여 PCR을 추출한 후 수신측 STC과 비교하여 그 차인 PCR 지터값을 생성하는 단계; 그리고(b) 미리 설정된 PCR 지터의 최대값과 최소값 사이를 n개의 구간으로 나누고, 각 구간별로 서브-캐리어 주파수의 변화값을 설정한 후, 상기 (a) 단계에서 특정 주기로 읽어온 PCR 지터값에 해당하는 구간의 서브-캐리어 주파수의 변화값으로 칼라 서브-캐리어 주파수를 보상하는 단계를 포함하여 이루어지는 것을 특징으로 한다.상기 (b) 단계는(b-1) PCR 지터의 최대값, PCR지터의 최소값, PCR 복구 루프수, 기준프레임수 값을 정의하고, 프레임수를 0으로 리셋하는 단계;(b-2) 상기 PCR 지터의 최대값과 최소값 사이를 PCR 복구 루프수에 해당하는 n개의 구간으로 나누고, 각 구간별로 서브-캐리어 주파수 변화값을 설정하는 단계;(b-3) 상기 프레임수를 디스플레이 수직 싱크가 발생할 때마다 증가시키고, 증가된 프레임수와 상기 기준프레임수를 비교하여 상기 프레임수가 기준프레임수보다 커지면 상기 프레임수를 리셋하고, 상기 (a) 단계에서 PCR 지터값을 읽어오는 단계;(b-4) 상기 (b-3) 단계에서 읽어 온 PCR 지터값이 PCR 지터의 최대값과 최소값 사이의 n개의 구간 중 어느 구간에 해당하는지를 확인하고, 해당 구간에 설정된 서브-캐리어 주파수 변화값을 현재 서브 캐리어 주파수 보상값으로 할당하는 단계; 및(b-5) 상기 할당된 현재 서브-캐리어 주파수 보상값으로 칼라 서브-캐리어 주파수를 보상하는 단계로 이루어지는 것을 특징으로 한다.상기 (b-5) 단계는 상기 할당된 현재 서브-캐리어 주파수 보상값이 이전 서브-캐리어 주파수 보상값과 동일한지를 비교하여, 동일하지 않은 경우에만 상기 칼라 서브-캐리어 주파수를 보상하는 것을 특징으로 한다.상기 (b-5) 단계는 상기 할당된 현재 서브-캐리어 주파수 보상값이 이전 서브-캐리어 주파수 보상값과 동일한지를 비교하여, 동일하지 않으면 이전 서브-캐리어 주파수 보상값을 상기 할당된 현재 서브-캐리어 주파수 보상값으로 업데이트 하는 것을 특징으로 한다.
본 발명의 특징에 따른 작용은 입력 스트림의 PCR에 대해 시스템 클럭 주파수가 변화되는 디지털 방송 수신기에 대해 디스플레이 기준 클럭 변화에 따른 NSTC 인코더 서브-캐리어 주파수 변화량을 PCR 지터(jitter)값으로 예측하고, 예측된 서브-캐리어 주파수 변화량을 통해 서브-캐리어 주파수를 보상할 수 있다.
그리고, 출력복합신호의 서브-캐리어 주파수 보상이 출력 디스플레이의 VBI 구간에서 이루어지기 때문에 출력 신호의 색 재현 오류 보상 과도기가 수상기에서는 나타나지 않는다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 디지털 방송 수신기 및 그의 색재현 오차 보상방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도1은 본 발명에 따른 칼라 서브-캐리어 주파수 보상을 위한 단일 시스템 클럭 디지털 방송 수신기 구조의 블록도이다.
상기 디지털 방송 수신기는 RF 및 채널 디코더부(미도시)와, TP부(1)와, STC 보상부(2)와, 디코더부(9)와, 디스플레이 클럭 제너레이터(10)와, 비디오 포맷 및 디스플레이 처리기(11)와, 아날로그 복합영상신호 발생부(12)를 포함하여 구성된다.
PCR 복구에 의한 시스템 클럭 변화와, 이에 따른 디스플레이 클럭 및 아날로그 복합영상 인코더에서의 칼라 서브-캐리어 주파수가 연동해서 변화한다. 변화량은 스트림에 포함된 PCR 값과 디코더측 시스템 클럭과의 차이를 보상하는 정도에 따라 달라진다.
출력 복합영상 신호의 칼라 서브-캐리어에도 시스템 클럭의 변화분 만큼의 주파수 변경이 발생하고 경우에 따라서는 수신기의 색 복조 한계를 벗어날 수 있으므로 본 발명의 아날로그 복합 영상 신호 발생부(12)에서는 이를 보정한다.
상기 디지털 방송 수신기의 구성 및 동작을 도1을 참조하여 설명하면 다음과 같다.
먼저, 상기 TP부(1)는 상기 채널 디코더부로부터 채널 디코딩 결과인 TP(Transport) 스트림(A)을 디먹싱하여 PCR(Program Clock Reference) 값을 추출하고, 수신측 STC(System Time Clock)를 입력받아 상기 PCR과 STC 값의 차인 PCR 지터(jitter)를 출력한다.
즉, 상기 채널 디코더부로부터 출력된 TP 스트림(A)에 포함된 PCR 값을 추출한 후 시스템 클럭(B)을 카운트하여 발생된 자체 STC값과 비교하고 그 차가 0이 되도록 시스템 클럭(B)을 가변시킨다.
디지털 티브이 송신기와 수신기 시스템은 시간적 동기가 필요하고, 상기 TP 스트림(A)에는 디지탈 티브이 송신기의 시스템 클럭 정보를 포함하는 PCR 필드를 포함하게 된다.
그리고, STC 보상부(2)는 상기 TP부(1)에 시스템 클럭(B)을 카운트하여 발생시킨 STC 값을 제공하고, 상기 PCR 값과 상기 STC 값이 동일하도록 상기 시스템 클럭(B)을 가변시켜 상기 PCR 지터값이 0이 되는 기준 시스템 클럭을 생성한다.
상세하게 상기 STC 보상부(2)는 상기 TP부(1)로부터 출력되는 PCR 지터값을 저역 통과시키는 저역 통과 필터부(5)와, 상기 저역 통과 필터부(5)로부터 출력된 신호를 제어 전압으로 입력받아 상기 출력된 신호의 주파수를 가변시켜 시스템 클럭을 출력하는 VCXO(7)로 구성된다.
즉 상기 TP 부(1) 내 PCR 복구(recovery) 블록(3)에서 PCR 값과 STC 값의 차, 즉 PCR 지터(Jitter)값은 PWM(C)형태로 출력되고, 이 신호는 적절히 설계된 저역 통과 필터(LPF : 5)를 통해 해당 조절전압(D)으로 상기 VCXO(7)에 인가되면, VCXO(7)는 이에 따라 적절한 주파수로 발진한다. 이때 상기 TP부(1)의 PCR 복구 블록(3)에서 구한 PCR 지터값은 본 발명에 따른 출력 복합영상 신호의 칼라 서브-캐리어 주파수 보상을 위해 아날로그 복합영상신호 발생부(12)로도 출력된다.
상기 PCR 복구 블록(3)에 사용되는 VCXO(7)는 자체의 물리적 Pullability 및 LPF(5)의 차단(cut off) 주파수 및 TP 스트림(A)의 PCR 즉, 인코더 시스템 클럭의 정확도 등에 따라 달라진다.
실용상 100ppm의 VCXO(7)가 사용될 때 TP 스트림(A) 불연속(discontinuity) 등에 의한 최대 10000의 1의(2700Hz) 시스템 클럭 변화가 발생하지만, 실용상 디스플레이 수평 및 수직 주파수에 대한 0.0001의 오차는 무시될 수 있고, 이를 받아들이는 디스플레이 장치의 편향 또는 모드 판단 허용치에 충분히 만족한다.
상기와 같이 PCR 복구에 의해 VCXO(7) 출력 27MHz 주파수는 가변되며, 가변된 시스템 클럭(B)으로부터 계산된 STC 값과 TP 스트림(A) 내의 PCR값과의 비교 및 보상 루프가 반복되며, STC값과 PCR값이 같아지면 루프를 멈추고, 상기 STC값과PCR 값이 같을 때 VCXO(7)에서 출력되는 시스템 클럭(B)을 기준 시스템 클럭으로 정한다.
이렇게 TP부(1)에서 PCR 복구 블록(3)의 복구 결과로 생성된 시스템 클럭은 디코더부(9)와 비디오 포맷 및 디스플레이 처리기(11) 그리고, 아날로그 복합 영상 신호 발생부(12)의 기준 시스템 클럭으로 사용된다.
상기 디코더부(9)는 상기 기준 시스템 클럭에 따라 수신된 디지탈 영상 신호(비디오 ES)를 MPEG 알고리즘을 적용하여 비디오 디코딩한다.
그리고, 상기 디스플레이 클럭 제너레이터(Display Clock Generator, 10)는 상기 기준 시스템 클럭을 단일 시스템 클럭으로 입력받아 수평 및 수직 주파수를 변화시켜 디스플레이 클럭을 생성하고, 이를 비디오 포맷 및 디스플레이 처리기(11)로 출력한다.
이때 콤포넌트 출력의 경우는 디스플레이 클럭 변화에 대한 신호의 시간적 변화량은 무시될 수 있는 정도이다.
상기 비디오 포맷 및 디스플레이 처리기(VDP : Video Display Format Processor, 11)는 상기 기준 시스템 클럭 및 상기 생성된 디스플레이 클럭을 입력받아 포맷 변환 및 디스플레이 처리한다.
상기 비디오 포맷 및 디스플레이 처리기(11)의 클럭은 출력 포맷 및 프레임 비에 따라 적당한 클럭이 사용된다.
일반적으로 비디오 포맷 및 디스플레이 처리기(11)의 HD 포맷 출력시에는 74.175MHz 디스플레이 클럭이 사용되며, 이는 디스플레이 프레임 비, 프레임 당 라인 수, 라인 당 픽셀 수에 따라 결정된 값이다.
마찬가지 방법으로 SD 포맷 출력시에는 기준 시스템 클럭인 27MHz로 결정되며, 아날로그 복합영상 신호 발생부(12)에서도 27MHz가 사용된다.
그리고 아날로그 복합영상신호 발생부(12)는 PCR 지터값에 따라 서브-캐리어 주파수값을 보상하고 상기 기준 시스템 클럭에 따라 수신된 디지탈 영상 신호를 NTSC 신호로 인코딩하여 복합영상신호(CVBS)를 출력한다. 여기서 상기 수신된 디지탈 영상 신호는 디코더(9)에서 MPEG 알고리즘으로 디코딩된 신호이다.
단일 시스템 클럭이 아날로그 복합영상신호 발생부(12)의 클럭으로 사용될 때 상기 아날로그 복합 영상 신호 발생부(12)에서 싱크 및 칼라 서브-캐리어가 만들어진다.
상기 아날로그 복합영상신호 발생부(12)는 기준 시스템 클럭을 이용하여 싱크를 발생하는 싱크 제너레이터(14)와, 기준 시스템 클럭을 이용하여 서브-캐리어 주파수를 발생하는 서브-캐리어 제너레이터(15)와, 상기 기준 시스템 클럭과 디스플레이 클럭, 그리고 PCR 지터값을 입력받고, 상기 싱크 제너레이터(14) 및 서브-캐리어 제너레이터(15)로부터 발생하는 싱크 및 서브-캐리어 주파수를 입력받은 후 상기 PCR 지터값에 따라 상기 서브-캐리어 주파수의 변화값을 보상하고, 기준 시스템 클럭으로 수신된 디지탈 영상 신호를 NTSC 신호로 인코딩하여 복합영상신호를 출력하는 아날로그 복합영상(NTSC) 인코더(13)를 포함하여 구성된다.
상기 NTSC 인코더(13)는 상기 서브-캐리어 주파수를 가변하는 제어 레지스터를 포함한다.
이처럼 본 발명에 따른 디지털 방송 수신기에서는 송신기 측과의 시간적 동기를 맞추기 위해 PCR 지터를 발생하고, PCR 지터에 의해 시스템 클럭(B)의 주파수 변화가 발생하며, 상기 시스템 클럭(B)의 변화는 단일 시스템 클럭으로 디스플레이 클럭을 구성하는 시스템의 경우 디스플레이의 수평 및 수직 주파수를 변화시킨다.
상기 시스템 클럭(B)의 변화량이 10000분의 1 만큼 바뀐다고 하면 칼라서브-캐리어 주파수도 3.58MHz의 10000분의 1인 +-358Hz 만큼 변하게 된다.
일반적인 디지털 NTSC 인코더의 경우, 칼라 서브-캐리어 주파수를 가변할 수 있는 제어 레지스터를 가지며, 제어값과 출력 주파수간에는 선형적인 관계가 유지된다. 따라서, 일반적인 NTSC 수신기의 경우, 칼라 서브-캐리어 주파수의 변화 정도에 따라 복조된 색이 왜곡되거나 심할 경우 색복조 자체가 안되는 경우가 발생할 수도 있다.
따라서 단일 시스템 클럭을 사용하는 디지털 방송 수신기에서 수신된 영상을 복합 영상신호(CVBS : E)로 인코딩 할 때, PCR 지터값에 의해 예측되는 시스템 클럭 변화분 만큼의 칼라 서브-캐리어 주파수를 보상하면 된다.
도2는 본 발명에 따른 디지털 방송 수신기의 NTSC 인코더(13)에서 서브-캐리어 주파수를 보상하는 방법을 나타낸 플로우챠트를 도시한 것이다.
도2에서는 PCR과 디코더 STC 간의 차이, 즉 PCR 지터값을 이용한 시스템 클럭 주파수 예측과, 이에 대한 복합영상신호 서브-캐리어 주파수 보상 방법에 대한 구체적인 방법을 도시하였다.
PCR 지터의 최대값(PWM_UPPER), PCR 지터의 최소값(PWM_LOWER), PCR 복구 루프수(STEP_NUM n), PWM_STEP{PWM_STEP = (PWM_UPPER - PWM_LOWER ) / STEP_NUM n}, 시스템 클럭 보정 시기를 고려하여 결정되는 기준프레임수(PERIOD_FR_NUM) 값을 정의하고, 프레임수(Frame Count)=0으로 세팅한다(S1).
상기 PWM_UPPER 및 PWM_LOWER는 PCR 복구범위, 즉 시스템에서 보상 가능한 PCR 지터의 최대값과 최소값을 나타낸다.
상기 STEP_NUM은 PCR 지터를 몇 단계로 구분할 것인가를 나타내며, 이는 곧 칼라 서브-캐리어 변화에 대한 보상을 몇 단계로 구분하여 할 것인가를 나타낸다.
상기 PERIOD_FR_NUM는 프레임수를 나타내는 정수 값이다.
상기 PWM_STEP는 칼라 서브-캐리어 변화의 보상에 필요한 PCR 지터 구분 단계를 나타낸다.
만약 STEP_NUM n = 10 이라면 PWM_STEP는 PWM_STEP = (PWM_UPPER - PWM_LOWER ) / 10 으로 나타낼 수 있다. 이는 PCR 지터값의 최대값(PWM_UPPER)과 최소값(PWM_LOWER) 사이를 10단계로 나눈 것이다. 그리고 STEP_NUM n 값이 정해지면 각 단계별로 미리 해당 서브-캐리어 주파수 변화값 PHI(1)~PHI(n)을 구하여 놓는다.
물리적으로 200ppm의 pulability를 갖는 VCXO(7)를 사용하고 PWM_UPPER 및 PWM_LOWER, 그리고 적당히 설계된 LPF(5)로 인해 100ppm의 시스템 클럭 가변 범위를 가진다고 가정하자.
이때 보상되지 않은 서브-캐리어 주파수의 가변 범위는 3.58MHz의 1/10000인 ±358Hz 정도이고, 이때 디지털 방송 수신기에서 색 복조 에러가 발생된다.
따라서 서브-캐리어는 적당한 가변 단계마다 3.58MHz 근처 값을 유지하도록 서브-캐리어 주파수를 보상하여 색복조 에러가 발생되지 않도록 함은 물론, 복조된 색의 재현 오차도 최소화되어야 한다.
만약 위의 가정처럼 STEP_NUM n=10으로 한다면 서브-캐리어 오차 범위는 약 ±36Hz가 된다. 실용상 10단계 정도로 하여도 보상 효과는 충분하다. 즉 PCR 지터의 최대값과 최소값 사이를 10단계로 구분하는 것을 나타내며, 이는 곧 칼라 서브-캐리어 변화에 대한 보상을 10단계로 구분하여 수행함을 나타낸다.이는 응용 분야에 따라 더욱 세분화 할 필요가 있을 때 사용자 선택 사항으로 할 수 있다.
그리고 실제 시스템에서 PCR 지터에 따른 시스템 클럭 변화량 예측과 이에 대한 칼라 서브-캐리어 보상을 임의의 순간에 하게 되면 서브-캐리어 주파수 및 페이즈(Phase) 과도기에 의에 수신기 복조시 버스트 락(Burst lock)이 풀리게 되고 이에 따른 과도기가 나타날 수 있다. 따라서 적당한 서브-캐리어 보상 시점과 주기를 정할 필요가 있다.
디스플레이는 일정한 프레임 비를 가지고, 프레임간 시간적 관계는 수직 싱크 신호 주기에 의해 결정되고, 수직 싱크는 실제 영상 데이터가 존재하는 유효 스캔 구간과 귀선 구간에 해당하는 블랭크 구간으로 나뉜다. 유효 스캔 구간은 실제 보이게 되는 영상이고, 블랭크 구간(VBI)은 디스플레이 되지 않는 구간이다. 따라서 수직 싱크 구간의 블랭크 구간 시작과 동기되어 칼라 서브-캐리어 주파수 보상을 하면 보상 과도기에 따른 영상 불안정을 없앨 수 있다.
따라서, 칼라 서브-캐리어 주파수를 보상하는 주기를 결정하기 위해 상기 PERIOD_FR_NUM을 이용한다.
PCR 복구에 따른 시스템 클럭 변화의 기울기는 PCR 지터와 PCR 복구 루프 필터의 특성 즉, 밴드폭(Band Width)에 의해 결정되는 데 실험적으로 디스플레이 주기의 20~30배의 주기로 PCR 지터 변화량을 체크해도 시스템 클럭의 변화량 기울기를 따라갈 수 있다. 따라서 PERIOD_FR_NUM은 20~30의 값을 가지도록 결정한다.
그리고 인트럽트 주기로 증가된 프레임수(Frame Count)를 PERIOD_FR_NUM과 비교함으로써 적당한 칼라 서브-캐리어 주파수 보상 주기를 조절할 수 있다.
즉, 상기 프레임수(Frame Count)를 증가시켜(S2), 상기 프레임수(Frame Count)와 상기 기준 프레임 수(PERIOD_FR_NUM)를 비교한다(S3).
상기 프레임수(Frame Count)는 매 인터럽트 서비스 루틴이 불려질 때(call)마다 증가하는 것으로, 상기 인터럽트 서비스 루틴의 콜은 디스플레이 수직 싱크마다 발생된다. 따라서 DTV 수신부의 비디오 프로세스는 디스플레이 수직 싱크 주기마다 인터럽트 펄스를 CPU로 발생시킨다.
상기 프레임수(Frame Count)가 상기 기준프레임수(PERIOD_FR_NUM)보다 클 때 상기 프레임수(Frame Count)를 리셋하고(S4), 그때의 PCR 지터값을 읽는다(S5).
그리고 상기 읽어온 PCR 지터값은 곧, 칼라 서브-캐리어 주파수 변화를 나타내며, PCR 지터의 최대값과 최소값 사이에서 n개로 분할된 각 단계의 경계값들과 비교된다(S6,S7). 이러한 비교 과정은 읽어온 PCR 지터값이 최대값과 최소값 사이의 각 단계의 경계값들 중 어느 하나보다 작아질 때까지 계속된다.예를 들어, 상기 S6에서는 읽어 온 PCR 지터값(PCR_Jitter)이 PCR 지터의 최대값과 최소값 사이의 첫번째 단계 경계값(PWM_LOWER+PWM_STEP1)보다 작은지를 비교하여 작다고 판별되면 S8로 진행한다. 또한 S7에서는 읽어 온 PCR 지터값(PCR_Jitter)이 PCR 지터의 최대값과 최소값 사이의 n-1번째 단계 경계값(PWM_LOWER+PWM_STEP(n-1))보다 작다고 판별되면 S9로 진행하고, 작지 않다고 판별되면 S10으로 진행한다.이때 PCR 지터의 최대값과 최소값 사이의 각 단계별로 서브 캐리어 주파수 변화값 PHI(1)~PHI(n)가 미리 설정되어 있다.그러므로 읽어온 PCR 지터값이 최대값과 최소값 사이의 첫번째 단계 경계값(PWM_LOWER+PWM_STEP1)보다 작다고 판별된 경우, S8에서는 첫번째 단계에 설정된 서브-캐리어 주파수의 변화값 PHI(1)을 현재의 서브-캐리어 주파수의 보상값 Pi로 할당한다. 한편 읽어온 PCR 지터값이 최대값과 최소값 사이의 n-1번째 단계 경계값(PWM_LOWER+PWM_STEP(n-1))보다 작다고 판별된 경우, S9에서는 n-1번째 단계에 대응되는 서브-캐리어 주파수의 변화값 PHI(n-1)를 현재의 서브-캐리어 주파수의 보상값 Pi로 할당한다.이와 같이 칼라 서브-캐리어 주파수 보상 주기에 읽어 온 PCR 지터값이 상기 PCR 지터의 최대값과 최소값 사이의 n개의 단계 중 어느 단계에 해당하는 지를 판별하고, 해당 단계에 미리 설정된 서브-캐리어 주파수의 변화값을 현재의 서브-캐리어 주파수의 보상값 Pi로 할당하고, 이 보상값 Pi로 서브-캐리어 주파수를 보상한다.
그리고 상기 할당된 서브-캐리어 주파수 보상값(Pi)가 이전 서브-캐리어 주파수 보상값(Pi_Old)와 같은지 판단하여(S11), 다른 경우 이전 서브-캐리어 주파수 보상값(Pi_Old)을 현재 서브-캐리어 주파수 보상값(Pi)으로 업데이트 한다(S12).
이때 이전의 서브-캐리어 보상값 Pi_Old는 정적 변수에 저장된다. 한편 현재 서브-캐리어 보상값 Pi가 이전 서브-캐리어 주파수 보상값(Pi_Old)와 같다면 굳이 보상할 필요가 없다.즉 현재 서브-캐리어 주파수 보상값 Pi가 최근의 이전 서브-캐리어 주파수 보상값 Pi_Old 와 다를 때, 즉 PERIOD_FR_NUM 동안 PCR 지터가 다른 단계로 이동했을 때만 상기 NTSC 인코더(13)는 서브-캐리어 발생 DTO 계수를 바꾸게 된다.
이후 현재 서브-캐리어 주파수 보상값 Pi는 이전 서브-캐리어 주파수 보상값 Pi_Old로 대체되어 다음 보상 시점에서의 보상 여부에 대한 기준으로 사용된다.
실제적으로 이러한 처리는 디스플레이 인터럽트 서비스 루틴 내에서 디스플레이 프레임 주기와 동기되어 처리되기 때문에 서브-캐리어 발생 DTO 계수 변화에 따른 순간적인 과도기가 감추어질 수 있다.
이상에서 설명한 바와 같은 본 발명에 따른 디지털 방송 수신기의 색재현 오차 보상 장치 및 방법은 다음과 같은 효과가 있다.
DTV 세탑에서의 복합(Composite)영상 출력에 대해 스트림 특성에 따른 시스템 클럭 변화량에 대해 적응적 서브-캐리어 보상을 하여 칼라 서브-캐리어 주파수를 항상 정해진 범위 내에 유지시켜 수신기에서의 안정된 색복조를 보장한다.
또한 서브-캐리어 보상을 수직 VBI 구간 내에 동기화시킴으로써 단계적 서브-캐리어 변환에 따른 색재현 과도기가 실제 영상에서는 보이지 않게 하여 OSD를 포함한 출력 복합 영상을 안정화하는데 효과가 있다.
또한 상기 발명을 복합(Composite)영상 출력을 위한 디지털 NTSC 인코더를 사용하고 PCR(또는 SCR) 복구가 행해지는 DVD등의 분야에 일반적으로 적용하여 상기와 같은 효과를 볼 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (10)

  1. 디지털 방송 수신기에서 영상 출력이 아날로그 복합영상 신호일 경우 칼라 서브-캐리어 주파수를 보상하는 색재현 오차 보상 장치에 있어서,
    수신된 디지털 방송 신호의 트랜스포트(TP) 스트림을 디먹싱하여 PCR(Program Clock Reference)을 추출한 후 수신측 STC(System Time Clock)과 비교하여 그 차인 PCR 지터값을 출력하는 TP부;
    상기 TP부에 시스템 클럭에 의해 계산된 STC 값을 제공하고, 상기 TP부에서 출력되는 PCR 지터값이 0이 되도록 상기 시스템 클럭을 가변시켜 상기 PCR 지터값이 0이 되는 기준 시스템 클럭을 생성하는 STC 보상부; 및
    상기 기준 시스템 클럭을 이용하여 싱크와 서브-캐리어 주파수를 생성하고, 상기 PCR 지터값에 따라 상기 서브-캐리어 주파수를 보상한 후 수신된 디지털 영상 신호를 아날로그 신호로 인코딩하여 복합영상신호를 출력하는 아날로그 복합영상신호 발생부를 포함하여 구성됨을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상 장치.
  2. 제1항에 있어서, 상기 STC 보상부는
    상기 TP부로부터 출력되는 PCR 지터값을 저역 통과시키는 저역 통과 필터부; 및
    상기 저역 통과 필터부로부터 출력된 신호를 제어 전압으로 입력받아 상기 시스템 클럭을 가변시키는 VCXO로 구성됨을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상 장치.
  3. 제1항에 있어서, 상기 아날로그 복합영상신호 발생부는
    상기 기준 시스템 클럭을 이용하여 싱크를 발생하는 싱크 제너레이터;
    상기 기준 시스템 클럭을 이용하여 서브-캐리어 주파수를 발생하는 서브-캐리어 제너레이터; 및
    상기 싱크 제너레이터 및 서브-캐리어 제너레이터로부터 발생하는 싱크 및 서브-캐리어 주파수를 입력받고, 상기 PCR 지터값에 따라 상기 서브-캐리어 주파수를 보상한 후 상기 기준 시스템 클럭으로 수신된 디지털 영상 신호를 인코딩하여 아날로그 복합영상신호를 출력하는 아날로그 복합영상 인코더를 포함하여 구성됨을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상 장치.
  4. 제3항에 있어서, 상기 아날로그 복합영상 인코더는
    출력 디스플레이의 VBI(Vertical Blank Interval) 구간에서 서브-캐리어 주파수를 보상하는 것을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상 장치.
  5. 디지털 방송 수신기에서 영상 출력이 아날로그 복합영상 신호일 경우 싱크와 칼라 서브-캐리어 주파수를 생성하고, 상기 서브-캐리어 주파수를 보상하는 색재현 오차 보상 방법에 있어서,
    (a) 수신된 디지털 방송 신호의 트랜스포트(TP) 스트림을 디먹싱하여 PCR(Program Clock Reference)을 추출한 후 수신측 STC(System Time Clock)과 비교하여 그 차인 PCR 지터값을 생성하는 단계; 그리고
    (b) 미리 설정된 PCR 지터의 최대값과 최소값 사이를 n개의 구간으로 나누고, 각 구간별로 서브-캐리어 주파수의 변화값을 설정한 후, 상기 (a) 단계에서 특정 주기로 읽어온 PCR 지터값에 해당하는 구간의 서브-캐리어 주파수의 변화값으로 칼라 서브-캐리어 주파수를 보상하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상 방법.
  6. 제 5 항에 있어서, 상기 (b) 단계는
    (b-1) PCR 지터의 최대값(PWM_UPPER), PCR지터의 최소값(PWM_LOWER), PCR 복구 루프수(STEP_NUM n), 기준프레임수(PERIOD_FR_NUM) 값을 정의하고, 프레임수(Frame Count)를 0으로 리셋하는 단계;
    (b-2) 상기 PCR 지터의 최대값과 최소값 사이를 PCR 복구 루프수에 해당하는 n개의 구간으로 나누고, 각 구간별로 서브-캐리어 주파수 변화값을 설정하는 단계;
    (b-3) 상기 프레임수를 디스플레이 수직 싱크가 발생할 때마다 증가시키고, 증가된 프레임수와 상기 기준프레임수를 비교하여 상기 프레임수가 기준프레임수보다 커지면 상기 프레임수를 리셋하고, 상기 (a) 단계에서 PCR 지터값을 읽어오는 단계;
    (b-4) 상기 (b-3) 단계에서 읽어 온 PCR 지터값이 PCR 지터의 최대값과 최소값 사이의 n개의 구간 중 어느 구간에 해당하는지를 확인하고, 해당 구간에 설정된 서브-캐리어 주파수 변화값을 현재 서브 캐리어 주파수 보상값으로 할당하는 단계; 및
    (b-5) 상기 할당된 현재 서브-캐리어 주파수 보상값으로 칼라 서브-캐리어 주파수를 보상하는 단계로 이루어지는 것을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상방법.
  7. 제 6 항에 있어서, 상기 (b-5) 단계는
    상기 할당된 현재 서브-캐리어 주파수 보상값이 이전 서브-캐리어 주파수 보상값과 동일한지를 비교하여, 동일하지 않은 경우에만 상기 칼라 서브-캐리어 주파수를 보상하는 것을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상방법.
  8. 제 6 항에 있어서, 상기 (b-5) 단계는
    상기 할당된 현재 서브-캐리어 주파수 보상값이 이전 서브-캐리어 주파수 보상값과 동일한지를 비교하여, 동일하지 않으면 이전 서브-캐리어 주파수 보상값을 상기 할당된 현재 서브-캐리어 주파수 보상값으로 업데이트 하는 것을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상방법.
  9. 제 6 항에 있어서, 상기 (b-5) 단계는
    출력 디스플레이의 VBI(Vertical Blank Interval) 구간에서 서브-캐리어 주파수를 보상하는 것을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상 방법.
  10. 제4항에 있어서, 상기 아날로그 복합영상 인코더는
    미리 설정된 PCR 지터의 최대값과 최소값 사이를 n개의 구간으로 나누고, 각 구간별로 서브-캐리어 주파수의 변화값을 설정한 후, 상기 보상 구간에서 읽어 온 PCR 지터값에 해당하는 구간에 설정된 서브-캐리어 주파수의 변화값으로 상기 서브-캐리어 주파수를 보상하는 것을 특징으로 하는 디지털 방송 수신기의 색재현 오차 보상 장치.
KR10-2002-0009944A 2002-02-25 2002-02-25 디지털 방송 수신기의 색재현 오차 보상 장치 및 방법 KR100442286B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0009944A KR100442286B1 (ko) 2002-02-25 2002-02-25 디지털 방송 수신기의 색재현 오차 보상 장치 및 방법
US10/369,750 US7167208B2 (en) 2002-02-25 2003-02-21 Digital broadcasting receiver and method for compensating color reproduction error of the same
CA002419702A CA2419702C (en) 2002-02-25 2003-02-24 Digital broadcasting receiver and method for compensating color reproduction error of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0009944A KR100442286B1 (ko) 2002-02-25 2002-02-25 디지털 방송 수신기의 색재현 오차 보상 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030070411A KR20030070411A (ko) 2003-08-30
KR100442286B1 true KR100442286B1 (ko) 2004-07-30

Family

ID=27751942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0009944A KR100442286B1 (ko) 2002-02-25 2002-02-25 디지털 방송 수신기의 색재현 오차 보상 장치 및 방법

Country Status (3)

Country Link
US (1) US7167208B2 (ko)
KR (1) KR100442286B1 (ko)
CA (1) CA2419702C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298352B2 (en) * 2000-06-28 2007-11-20 Lg.Philips Lcd Co., Ltd. Apparatus and method for correcting gamma voltage and video data in liquid crystal display
KR100580177B1 (ko) * 2003-09-22 2006-05-15 삼성전자주식회사 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 디코더와 그 방법
JP4727221B2 (ja) * 2004-12-21 2011-07-20 ルネサスエレクトロニクス株式会社 映像信号処理装置及び映像信号処理方法
FR2920941A1 (fr) * 2007-09-07 2009-03-13 Thomson Licensing Sas Compensation fine d'une duree de transport de paquets pour une synchronisation d'equipements relies par un reseau ip
WO2010134482A1 (ja) * 2009-05-22 2010-11-25 株式会社メガチップス 動画像再生システムおよび動画像再生方法
US8514329B2 (en) 2011-05-31 2013-08-20 Motorola Mobility Llc Jitter estimation for MPEG receivers
DE112013001880T5 (de) * 2012-04-04 2015-01-08 Mitsubishi Electric Corporation Vorrichtung und Verfahren zum Verteilen digitaler Daten, Vorrichtung und Verfahren zur Wiedergabe digitaler Daten, synchronisiertes Wiedergabesystem, Programm und Aufzeichnungsmedium
JP6891813B2 (ja) * 2015-11-10 2021-06-18 ソニーグループ株式会社 情報処理装置、情報処理方法、およびプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214438A (en) * 1990-05-11 1993-05-25 Westinghouse Electric Corp. Millimeter wave and infrared sensor in a common receiving aperture
US5612981A (en) * 1994-02-15 1997-03-18 Philips Electronics North America Corporation Apparatus and methods for improving timing recovery of a system clock
US5473385A (en) * 1994-06-07 1995-12-05 Tv/Com Technologies, Inc. Clock correction in a video data decoder using video synchronization signals
JP4297518B2 (ja) * 1995-03-06 2009-07-15 沖電気工業株式会社 音声・ビデオ復号装置
US6606066B1 (en) * 2001-10-29 2003-08-12 Northrop Grumman Corporation Tri-mode seeker

Also Published As

Publication number Publication date
KR20030070411A (ko) 2003-08-30
US7167208B2 (en) 2007-01-23
CA2419702C (en) 2007-10-09
CA2419702A1 (en) 2003-08-25
US20030160897A1 (en) 2003-08-28

Similar Documents

Publication Publication Date Title
US6429902B1 (en) Method and apparatus for audio and video end-to-end synchronization
US6441860B1 (en) Video signal processing apparatus
US5473385A (en) Clock correction in a video data decoder using video synchronization signals
US5532748A (en) Hybrid analog/digital television transmission system
US6469744B1 (en) Methods and apparatus for encoding, decoding and displaying images in a manner that produces smooth motion
US6906755B2 (en) Method and apparatus for synchronizing audio and video data
US7787578B2 (en) Method and apparatus for synchronizing multimedia data stream
US6661846B1 (en) Adaptive clocking mechanism for digital video decoder
KR20050000956A (ko) 비디오 포맷 변환 장치
US7860375B2 (en) Method and apparatus for simultaneous recording and displaying two different video programs
US6175385B1 (en) Digital PLL circuit for MPED stream and MPEG decoder having the digital PLL circuit
KR100442286B1 (ko) 디지털 방송 수신기의 색재현 오차 보상 장치 및 방법
US5638131A (en) Method to synchronize video modulation using a constant time base
CA2276767C (en) Hdtv video frame synchronizer that provides clean digital video without variable delay
FI109166B (fi) Menetelmä ja järjestely ruudulla näytettävien toimintojen synkronoimiseksi analogiavastaanoton aikana
JP4740955B2 (ja) デジタル放送受信用の信号処理装置、信号処理方法および信号処理プログラム並びにデジタル放送受信装置
US20010009444A1 (en) Image decoding apparatus, semiconductor device, and image decoding method
US6192074B1 (en) Fixed frequency source timing processor method and apparatus
US7738039B2 (en) Method and apparatus for setting a voltage controlled crystal oscillator in a video processing device
US20070110166A1 (en) Method and device for determining the position of at least one point of reflection of an obstacle
US7432982B2 (en) OSD insert circuit
KR20070082388A (ko) Ｖｂｉ 데이터 처리기 및 디지털 방송 수신 장치
KR20020096102A (ko) 복합영상신호 출력 안정화 장치
US20070081594A1 (en) Radio video transmission device, radio video reception device, radio video transmission/reception system, signal generation device, signal decoding device, and signal generation/decoding device
KR100370073B1 (ko) 디지털 방송의 ｖｃｒ 녹화용 출력을 위한 프레임 싱크제어 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020225

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040124

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040624

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040720

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040721

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080618

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090619

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20100630

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120609