KR100440585B1 - 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 - Google Patents
대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 Download PDFInfo
- Publication number
- KR100440585B1 KR100440585B1 KR10-2002-0028844A KR20020028844A KR100440585B1 KR 100440585 B1 KR100440585 B1 KR 100440585B1 KR 20020028844 A KR20020028844 A KR 20020028844A KR 100440585 B1 KR100440585 B1 KR 100440585B1
- Authority
- KR
- South Korea
- Prior art keywords
- alignment
- lane
- lanes
- data
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000005540 biological transmission Effects 0.000 title claims abstract description 21
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 2
- 210000004185 liver Anatomy 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 101100194021 Arabidopsis thaliana RAD52-1 gene Proteins 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 101100286247 Mus musculus Id1 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (10)
- 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치에 있어서,다중레인으로 수신된 문자열에서 레인별로 정렬문자를 검출하고, 각 레인별정렬문자 수신상태를 나타내는 제어신호를 출력하는 정렬문자열비교부;상기 정렬문자열비교부의 제어신호를 입력받아, 한 레인에서 최초 정렬문자검출시부터 비틀림정렬설정구간내에 모든 레인에 정렬문자열이 검출되었는지를 알리는 제어신호를 출력하는 계수제어부;상기 정렬문자열비교부와 계수제어부의 제어신호 및 수신데이타열을 입력받아, 각 레인의 정렬문자열이후 수신되는 데이타를 설정 저장장치에 차례로 저장시키고, 한 구간의 데이타 저장이 완료되면 저장된 데이타를 순서대로 출력시켜 데이타열을 정렬하는 병렬 저장장치 제어부; 및,상기 병렬 저장장치의 비틀림 정렬이 완료되기 전에는 수신데이타열을 그대로 출력하고 비틀림 정렬 완료후에는 상기 병렬 저장장치제어부로부터 출력되는 정렬된 데이타열을 출력하는 출력선택수단으로 이루어지는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
- 제 1 항에 있어서, 상기 정렬문자열비교부는 각 레인의 정렬문자를 인식하여,레인별로 정렬문자가 수신되었음을 알리는 제1제어신호열과,일부 레인에 정렬문자가 수신되었음을 알리는 제2제어신호와,모든 레인에서 정렬문자가 동시에 수신되었음을 알리는 제3제어신호와,n(다중레인의 수)번째로 정렬문자가 검출되었음을 알리는 제4제어신호를 출력하는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
- 제 2 항에 있어서, 상기 계수제어부는정렬문자열비교부의 제1제어신호에 최초 하이레벨검출시, 제1설정시간을 카운팅하여 최초 정렬문자 검출시부터 마지막 정렬문자 검출시 또는 제1설정시간 카운팅 완료시까지 하이레벨이 되는 제5제어신호를 출력하는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
- 제 3 항에 있어서, 상기 제1설정시간은 다수 레인간에 이루어지는 비틀림의 최대 발생 가능 구간인 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
- 제 4 항에 있어서, 상기 제1설정시간은 15비트인것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
- 제 1 항에 있어서, 상기 병렬 저장장치 제어부는 레인간 비틀림이 발생한 경우,각 레인별로 정렬문자 검출시, 저장장치의 제1열(R(0))에 정렬문자를 저장하고, 이후 수신되는 데이타를 순서대로 저장시키고,모든 레인에 정렬문자가 검출되면, 이 시점에서 데이타가 마지막 저장된 저장열을 각 레인의 마지막 저장구간으로 지정하고,그 다음, FIFO 방식으로 클럭신호에 따라 저장장치의 레지스트값을 쉬프팅하면서 새로운 데이타가 마지막 저장구간으로 입력되면 제1열의 데이타가 출력하여,각 레인별로 상호 비틀림을 막기 위한 알맞은 지연이 할당되어 비틀림이 보상된 문자열을 출력하는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
- 제 6 항에 있어서, 상기 병렬 저장장치 제어부는 상기 정렬된 상태를 유지하다가 비틀림 정렬 요구가 발생할 때, 다시 비틀림 정렬작업을 다시 실행하는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
- 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 기능을 구비한 대용량 이더넷 수신시스템에 있어서,각 레인의 신호 검출을 나타내는 제어신호와 PMA로부터 10비트병렬 신호를받아 8B/10B코드의 콤마(Comma)문자의 검출을 통하여 각 레인의 동기화 상태를 검출하여 수신된 데이타열과 함께 출력하는 동기화부;상기 동기화부터 입력된 수신데이타열과 제어신호열을 입력받아 수신된 데이타의 각 레인에 할당된 코드열들의 비틀림을 정렬하는 레인 정렬부와, 상기 레인정렬부로부터 출력된 다중 레인의 수신데이타열의 정렬 문자가 모든 레인에 동시에 나타나는 지를 인식하여 비틀림 여부를 판단하고 이를 수신부에 알리는 감시부로 이루어진 디스큐부; 및상기 디스큐부를 통과한 데이터 신호를 8B/10B코드 디코딩한 후 매체 접근 제어부로 제공하는 수신부를 포함하는 것을 특징으로 하는 대용량 이더넷 수신시스템.
- 다중레인을 통해 전송된 대용량 데이터의 수신시 레인간 발생되는 비틀림을 정렬하는 방법에 있어서,레인별로 수신데이타열에서 정렬문자를 인식하여 검출하는 제1단계;검출된 각 레인의 정렬문자 수신시점을 비교하여 레인간 비틀림 발생여부를 판단하는 제2단계;레인간 비틀림 발생시, 최초 정렬문자 검출시점부터 각 레인별 검출된 정렬문자를 레지스트리의 제1열에 저장하고, 이후 수신되는 데이타열을 그 다음열에 차례로 저장하는 제3단계;마지막 정렬문자검출시점에서, 레인별 레지스트리의 마지막 저장 구간을 설정하고, 정렬완료를 알리는 제4단계;레지스트리를 쉬프터로 동작시켜 마지막 저장열로 데이타가 입력되면 최초 저장열인 제1열에 저장된 데이타를 출력시키는 제5단계; 및데이타 정렬이 완료되기 전에는 수신된 데이타열을 그대로 출력하다가, 정렬완료시 상기 제5단계에서 출력되는 정렬된 데이타열을 출력하는 제6단계로 이루어지는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 방법.
- 대용량 이더넷 수신시스템에 있어서,레인별로 수신데이타열에서 정렬문자를 인식하여 검출하는 제1단계;검출된 각 레인의 정렬문자 수신시점을 비교하여 레인간 비틀림 발생여부를 판단하는 제2단계;레인간 비틀림 발생시, 최초 정렬문자 검출시점부터 각 레인별 검출된 정렬문자를 레지스트리의 제1열에 저장하고, 이후 수신되는 데이타열을 그 다음열에 차례로 저장하는 제3단계;마지막 정렬문자검출시점에서, 레인별 레지스트리의 마지막 저장 구간을 설정하고, 정렬완료를 알리는 제4단계;레지스트리를 쉬프터로 동작시켜 마지막 저장열로 데이타가 입력되면 최초 저장열인 제1열에 저장된 데이타를 출력시키는 제5단계; 및데이타 정렬이 완료되기 전에는 수신된 데이타열을 그대로 출력하다가, 정렬완료시 상기 제5단계에서 출력되는 정렬된 데이타열을 출력하는 제6단계를 실행시키는 프로그램이 기록된 컴퓨터 판독가능한 기록매체.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0028844A KR100440585B1 (ko) | 2002-05-24 | 2002-05-24 | 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 |
US10/444,749 US7287176B2 (en) | 2002-05-24 | 2003-05-23 | Apparatus, method and storage medium for carrying out deskew among multiple lanes for use in division transmission of large-capacity data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0028844A KR100440585B1 (ko) | 2002-05-24 | 2002-05-24 | 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030090954A KR20030090954A (ko) | 2003-12-01 |
KR100440585B1 true KR100440585B1 (ko) | 2004-07-19 |
Family
ID=29546353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0028844A Expired - Fee Related KR100440585B1 (ko) | 2002-05-24 | 2002-05-24 | 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7287176B2 (ko) |
KR (1) | KR100440585B1 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7720107B2 (en) * | 2003-06-16 | 2010-05-18 | Cisco Technology, Inc. | Aligning data in a wide, high-speed, source synchronous parallel link |
JP2006527896A (ja) * | 2003-06-17 | 2006-12-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 二次元光学式記録のためのチャネル同期 |
TWI249681B (en) * | 2003-07-02 | 2006-02-21 | Via Tech Inc | Circuit and method for aligning data transmitting timing of a plurality of lanes |
US20050024926A1 (en) * | 2003-07-31 | 2005-02-03 | Mitchell James A. | Deskewing data in a buffer |
US6999891B2 (en) * | 2004-02-27 | 2006-02-14 | Ixia | Independent deskew lane |
US8244891B2 (en) * | 2004-03-08 | 2012-08-14 | Ixia | Simulating a large number of users |
US7466723B2 (en) * | 2004-06-29 | 2008-12-16 | Intel Corporation | Various methods and apparatuses for lane to lane deskewing |
US7500131B2 (en) * | 2004-09-07 | 2009-03-03 | Intel Corporation | Training pattern based de-skew mechanism and frame alignment |
US20060146967A1 (en) * | 2004-12-31 | 2006-07-06 | Adarsh Panikkar | Keep-out asynchronous clock alignment scheme |
KR20060081522A (ko) | 2005-01-10 | 2006-07-13 | 삼성전자주식회사 | 피씨아이 익스프레스의 바이트 스큐 보상방법 및 이를위한 피씨아이 익스프레스 물리 계층 수신기 |
US7230549B1 (en) * | 2005-09-09 | 2007-06-12 | Qlogic, Corporation | Method and system for synchronizing bit streams for PCI express devices |
CA2632031A1 (en) * | 2007-09-05 | 2009-03-05 | Faisal Dada | Aligning data on parallel transmission lines |
US8199782B2 (en) | 2009-02-20 | 2012-06-12 | Altera Canada Co. | Method of multiple lane distribution (MLD) deskew |
KR101250538B1 (ko) * | 2009-06-26 | 2013-04-03 | 한국전자통신연구원 | 이더넷 장치 및 이더넷 장치의 레인 운용 방법 |
KR101260561B1 (ko) | 2010-03-12 | 2013-05-06 | 한국전자통신연구원 | 다중 레인 기반의 고속 이더넷에서 동적 레인 운영 방법 및 그 장치 |
US8572300B2 (en) * | 2011-10-26 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Physical coding sublayer (PCS) architecture for synchronizing data between different reference clocks |
CN102708080B (zh) * | 2012-04-20 | 2015-11-18 | 浪潮(北京)电子信息产业有限公司 | 一种对齐高速串行通信通道的方法和系统 |
US8817855B2 (en) | 2012-10-04 | 2014-08-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and apparatus for aligning and integrating serial data streams |
EP3285401B1 (en) * | 2016-08-19 | 2020-01-29 | Aselsan Elektronik Sanayi ve Ticaret Anonim Sirketi | A system and a method for detecting loss of phase lock |
TWI782694B (zh) * | 2021-09-06 | 2022-11-01 | 智原科技股份有限公司 | 時序調整電路、時序不對稱消除方法及接收電路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8609499D0 (en) * | 1986-04-18 | 1986-05-21 | Gen Electric Co Plc | Digital transmission system |
US5425020A (en) | 1993-11-04 | 1995-06-13 | International Business Machines Corporation | Skew measurement for receiving frame-groups |
US5461622A (en) * | 1994-06-14 | 1995-10-24 | Bell Communications Research, Inc. | Method and apparatus for using SONET overheat to align multiple inverse multiplexed data streams |
US6167528A (en) | 1995-12-21 | 2000-12-26 | Cypress Semiconductor | Programmably timed storage element for integrated circuit input/output |
US6105144A (en) | 1998-03-02 | 2000-08-15 | International Business Machines Corporation | System and method for alleviating skew in a bus |
US6252904B1 (en) | 1998-11-13 | 2001-06-26 | Broadcom Corporation | High-speed decoder for a multi-pair gigabit transceiver |
KR100336563B1 (ko) | 1999-12-22 | 2002-05-11 | 박종섭 | 입력 신호 스큐 보상회로 |
JP2001236738A (ja) * | 2000-02-24 | 2001-08-31 | Yamaha Corp | 光ディスクのプリピット同期ビットの誤検出判定方法およびプリピット同期ビット検出の安定・不安定判定方法並びにそれらの回路 |
US6996738B2 (en) * | 2002-04-15 | 2006-02-07 | Broadcom Corporation | Robust and scalable de-skew method for data path skew control |
US7227875B2 (en) * | 2002-05-30 | 2007-06-05 | Intel Corporation | Interfacing to a data framer |
-
2002
- 2002-05-24 KR KR10-2002-0028844A patent/KR100440585B1/ko not_active Expired - Fee Related
-
2003
- 2003-05-23 US US10/444,749 patent/US7287176B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7287176B2 (en) | 2007-10-23 |
KR20030090954A (ko) | 2003-12-01 |
US20030219040A1 (en) | 2003-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100440585B1 (ko) | 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 | |
EP0425851B1 (en) | Apparatus for decoding frames from a data link | |
EP0522764B1 (en) | Multiplexing scheme for modem control signals | |
US6937681B2 (en) | Skew correction apparatus | |
EP0659001B1 (en) | Parallel data transmission system using specific pattern for synchronisation | |
US5781129A (en) | Adaptive encoder circuit for multiple data channels and method of encoding | |
US5832310A (en) | Serial I/O channel having dependent and synchronous sources of control data and user defined data | |
CN102204198B (zh) | 用于多个串行接收机的自动数据对齐器的方法、装置及系统 | |
US5651033A (en) | Inter-system data communication channel comprised of parallel electrical conductors that simulates the performance of a bit serial optical communications link | |
US5553302A (en) | Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data | |
KR100364385B1 (ko) | 윈도우비교기 | |
GB2350531A (en) | Measuring bit error rate (BER) in multiple data channels and control channel selection | |
US11868288B2 (en) | Verification system and verification method for Ethernet interface chip | |
US9866658B2 (en) | Method and apparatus for SAS open address frame processing in SAS expanders | |
US4730346A (en) | Method and apparatus for extracting a predetermined bit pattern from a serial bit stream | |
US20230077161A1 (en) | De-skew circuit, de-skew method, and receiver | |
US4984251A (en) | Method and apparatus for the synchronization of a cascaded multi-channel data transmission | |
US20070076624A1 (en) | Method and circuit for processing data in communication networks | |
KR20130113276A (ko) | Pci 익스프레스 디스큐 장치 및 그 방법 | |
US20030112827A1 (en) | Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers | |
US7327725B2 (en) | Method and apparatus capable of transferring very high data rates across a midplane or backplane | |
CN116614141A (zh) | 芯片内部信号的串/并转换电路、方法及芯片 | |
US20080152026A1 (en) | Sender, receiver and method of transferring information from a sender to a receiver | |
US20030061527A1 (en) | Method and apparatus for realigning bits on a parallel bus | |
CN109871342B (zh) | 自适应连接的串行接口电路及其自适应连接方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020524 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20040629 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20040706 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20040707 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20070702 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20080701 Start annual number: 5 End annual number: 5 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |