[go: up one dir, main page]

KR100435781B1 - Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System - Google Patents

Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System Download PDF

Info

Publication number
KR100435781B1
KR100435781B1 KR10-2002-0044451A KR20020044451A KR100435781B1 KR 100435781 B1 KR100435781 B1 KR 100435781B1 KR 20020044451 A KR20020044451 A KR 20020044451A KR 100435781 B1 KR100435781 B1 KR 100435781B1
Authority
KR
South Korea
Prior art keywords
board
information
shape information
shape
position information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0044451A
Other languages
Korean (ko)
Other versions
KR20040011636A (en
Inventor
김기완
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0044451A priority Critical patent/KR100435781B1/en
Publication of KR20040011636A publication Critical patent/KR20040011636A/en
Application granted granted Critical
Publication of KR100435781B1 publication Critical patent/KR100435781B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 시스템 내 보드의 위치와 형상 정보를 자동으로 인식할 수 있도록 하는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치에 관한 것이다.The present invention relates to a board position and shape information recognizing apparatus of a data processing system for automatically recognizing position and shape information of a board in a system.

종래에는 부보드에서 주보드로 해당 보드의 위치 정보와 형상 정보를 전달하기 위한 부가적인 장치가 필요하게 되는 데, 안정화되고 표준화되어 있지 않아 데이터 전송의 신뢰도가 떨어지게 되는 문제점이 있다. 그리고, 종래 보드 내에 존재하는 바운드리 스캔 패스는 보드 내 부품의 조립성 시험을 위해서만 존재하게 되는 문제점이 있다.In the related art, an additional device for transferring position information and shape information of the board from the sub-board to the main board is required. However, since it is not stabilized and standardized, reliability of data transmission is deteriorated. In addition, there is a problem that the boundary scan path existing in the conventional board exists only for the test of assembly of components in the board.

본 발명은, 종래 보드 내 조립성 시험을 위해서만 존재하던 바운드리 스캔 패스를 시스템 내 형상 관리를 위한 위치 정보와 형상 정보를 추출하거나 취합, 전송하는 데 사용함으로써, 바운드리 스캔 패스의 이용 효율을 높일 수 있게 된다.The present invention improves the utilization efficiency of the boundary scan path by using the boundary scan path existing only for the in-board assembly test to extract, collect and transmit the position information and the shape information for the shape management in the system. It becomes possible.

그리고, 형상 관리를 위해 위에서 아래로(top-down) 방식을 사용하여 주보드가 부보드로 형상 관리를 위한 기초 정보를 요구하고, 주보드의 기초 정보 요구에 따라 아래에서 위로(bottom-up) 방식을 사용하여 부보드가 주보드로 기초 정보를 송신함으로써, 쌍방향으로 형상 관리가 가능하게 된다.Then, using the top-down method for the shape management, the main board requests basic information for shape management to the sub-board, and bottom-up according to the basic information request of the main board. By using the method, the sub-board transmits basic information to the main board, thereby enabling the shape management in both directions.

Description

데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치{Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System}Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System}

본 발명은 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치에 관한 것으로서, 특히 시스템 내 보드의 위치와 형상 정보를 자동으로 인식할 수 있도록 하는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치에 관한 것이다.The present invention relates to a board position and shape information recognizing apparatus of a data processing system, and more particularly, to a board position and shape information recognizing apparatus of a data processing system for automatically recognizing the position and shape information of a board in a system.

도 1은 종래 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치의 구성을 보인 도로, 중앙 처리부(110)와, 프로그래밍부(120)와, 점퍼 스틱/케이블 연결부(130)와, 다수의 JTAG(Joint Test Action Group) 칩(140-1, 140-2, 140-3, …, 140-n) 및 에지 커넥터(150)를 구비하여 이루어진다.1 illustrates a road, a central processing unit 110, a programming unit 120, a jumper stick / cable connection unit 130, and a plurality of JTAG (Joint) showing the configuration of a board position and shape information recognizing apparatus of a conventional data processing system. Test Action Group) chip 140-1, 140-2, 140-3, ..., 140-n and an edge connector 150.

이와 같은 구성에 있어서, 중앙 처리부(110)는 프로그래밍이 가능한 프로그래밍부(120)로부터 시스템 내 보드의 위치 정보 신호를 수신한다.In such a configuration, the central processing unit 110 receives the position information signal of the board in the system from the programmable programming unit 120.

여기서, 위치 정보는 시스템 내에서 보드가 물리적으로 실장되는 위치를 말하는 것으로, 시스템의 위치 정보는 랙(Rack), 셀프(Shelf), 백플레인 보드(Back-plane Board), 슬롯(Slot)으로 나눌 수 있다.Here, the position information refers to the position where the board is physically mounted in the system, and the position information of the system may be divided into a rack, a shelf, a back-plane board, and a slot. have.

한편, 프로그래밍부(120)는 에지 커넥터(150)로부터 m비트 위치 정보 신호를 수신하여 중앙 처리부(110)로 전달한다.Meanwhile, the programming unit 120 receives the m bit position information signal from the edge connector 150 and transmits the m bit position information signal to the central processing unit 110.

점퍼 스틱/케이블 연결부(130)는 JTAG 포트 신호인 TCK(Test ClecK), TMS(Test Mode Signal), TDI(Test Data Input), TRST(Test ReSeT), TDO(Test DataOutput)가 케이블을 통해 연결된다.The jumper stick / cable connection unit 130 is connected to a JTAG port signal such as TCK (Test ClecK), TMS (Test Mode Signal), TDI (Test Data Input), TRST (Test ReSeT), and TDO (Test Data Output). .

다수의 JTAG 칩(140-1, 140-2, 140-3, …, 140-n)은 연결되어 있는 다음 JTAG 칩으로 JTAG 포트 신호를 송신함으로써, 바운드리 스캔 테스트를 수행한다.The plurality of JTAG chips 140-1, 140-2, 140-3,..., 140-n perform a boundary scan test by transmitting a JTAG port signal to the next connected JTAG chip.

에지 커넥터(150)는 백플레인 보드에 시스템의 임의의 보드를 접속시킨다.Edge connector 150 connects any board of the system to the backplane board.

전술한, 백플레인 보드에는 일반적으로 회로팩으로 불리우는 보드가 에지 커넥터를 통해 실장될 수 있으며, 셀프 내에서 조립되어 보드를 실장 및 지지한다.In the backplane board described above, a board, commonly referred to as a circuit pack, can be mounted via an edge connector and assembled in a self to mount and support the board.

이하에서는 도 1을 참조하여 종래 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치의 동작에 대해서 설명한다.Hereinafter, an operation of a board position and shape information recognizing apparatus of a conventional data processing system will be described with reference to FIG. 1.

우선, 백플레인 보드는 임의의 보드가 실장되면, 시스템 내에서 해당 보드가 물리적으로 실장되는 위치를 알려주기 위해 논리값인 '1'과 '0'의 조합으로 이루어진 위치 정보를 해당 보드로 인가한다.First, when an arbitrary board is mounted, the backplane board applies position information, which is a combination of logic values '1' and '0', to the board to inform the board where the board is physically mounted.

이에 따라, 해당 보드의 프로그래밍부(120)에서는 에지 커넥터(150)를 통해 백플레인 보드로부터 위치 정보를 입력받아, 중앙 처리부(110)로 전달하게 된다.Accordingly, the programming unit 120 of the board receives position information from the backplane board through the edge connector 150 and transfers the position information to the central processing unit 110.

중앙 처리부(110)에서는 펌웨어를 이용하여 프로그래밍부(120)에서 전달하는 위치 정보를 읽어들인 후, 내부 연결 통신 경로를 통해 주보드(시스템 내의 운용, 유지, 보수, 형상 관리 등 시스템 전반적인 관리를 수행하는 보드)로 해당 보드가 실장된 위치 정보와 형상 정보(시스템 내에서 물리적으로 실장된 보드의 명칭)를 전달한다.The central processing unit 110 reads the location information transmitted from the programming unit 120 using firmware, and then performs overall management of the main board (operation, maintenance, maintenance, configuration management, etc.) through an internal connection communication path. It transmits the location information and the shape information (name of the board physically mounted in the system) on which the board is mounted.

내부 연결 통신 경로를 통해 부보드로부터 해당 보드가 실장된 위치 정보와 형상 정보를 전달받은 주보드는 전달받은 정보에 의거하여 형상 관리를 수행한다.The main board receiving the location information and the shape information on which the board is mounted from the sub-board through the internal connection communication path performs the shape management based on the received information.

전술한 바와 같이, 부보드의 중앙 처리부(110)는 다른 백플레인 보드에 실장되어 있는 주보드로 해당 보드의 위치 정보와 형상 정보를 전달하게 되는 데, 주보드로 해당 보드의 위치 정보와 형상 정보를 전달하기 위해서는, 두 보드간에 어떠한 형태로든 연결이 되어 있어야 한다. 그리고, 데이터 전송을 위해 부가적인 장치가 필요하게 되는 데, 안정화되고 표준화되어 있지 않아 데이터 전송의 신뢰도가 떨어지게 되는 문제점이 있다.As described above, the central processing unit 110 of the sub-board is to transfer the position information and the shape information of the board to the main board mounted on another backplane board, the position information and the shape information of the board to the main board In order to communicate, there must be some form of connection between the two boards. In addition, there is a need for an additional device for data transmission, which is not stabilized and standardized, resulting in a low reliability of data transmission.

한편, 시스템의 소형화 추세에 따라 PCB(Printed Circuit Board)와 반도체 소자의 크기가 점점 축소되고, 핀의 수는 많아지며, 핀의 간격은 조밀해진다.Meanwhile, as the size of the system becomes smaller, the size of printed circuit boards (PCBs) and semiconductor devices is gradually reduced, the number of pins increases, and the spacing of the pins becomes dense.

그리고, 소자의 패키징 형태가 QFP(Quad Flat Pack), BGA(Ball Grid Array), TSOP(Thin Small Outline Package) 등으로 만들어져 시험을 위한 프로우빙(Probing) 자체가 어려워지고, PCB에 소자들의 양면 조립 등으로 ICT(In-Circuit Test)로 조립성 시험이 불가능하거나 더 어려워지게 되었다.And, the packaging form of the device is made of QFP (Quad Flat Pack), BGA (Ball Grid Array), TSOP (Thin Small Outline Package), etc., making probing itself difficult for testing, and assembling both sides of the device on the PCB. The in-circuit test (ICT) made it impossible or even more difficult to test the assembly.

이에 따라, 작고 핀 간격이 조밀하며 프로우빙이 어려운 소자들을 PCB에 조립한 PBA(Printed Board Assembly)의 조립 상태를 시험하기 위한 새로운 대안으로 바운드리 스캔 테스트(Boundary scan test)가 제시되었는 데, 바운드리 스캔 테스트에 대한 일반적인 표준은 IEEE Standard 114.1-1990(includes IEEE Std 1149.1a-1993 Test Access Port and Boundary Scan Architecture)와 IEEE Standard 1149.1b-1990, IEEE Standard Test Access Port and Boundary Scan Architecture)에 명시되어 있다.As a result, the Boundary scan test has been proposed as a new alternative for testing the assembly of printed board assemblies (PBAs), in which small, tightly spaced pins are difficult to probe. General standards for rescan tests are specified in IEEE Standard 114.1-1990 (includes IEEE Std 1149.1a-1993 Test Access Port and Boundary Scan Architecture) and IEEE Standard 1149.1b-1990, IEEE Standard Test Access Port and Boundary Scan Architecture. have.

바운드리 스캔 테스트는 소자 레벨(Level)의 시험부터 시작해 보드 레벨, 시스템 레벨까지 적용이 가능한 데, 이러한 시험이 가능하기 위해서는 바운드리 스캔 셀이라 불리우는 레지스터가 소자의 입출력 패드와 코어 로직(Core logic) 중간에 구현되어야 한다.The Boundary Scan test can be applied from the device level test to the board level and the system level. For this test, a register called a Boundary Scan cell is provided with the device's input / output pads and core logic. Should be implemented in the middle.

전술한, 바운드리 스캔 셀은 TCK, TMS, TDI, TDO, TRST라는 JTAG 포트 신호에 의해 제어되는 데, TAP(Test Access Port) 제어기라 일컬어지는 TCK, TMS, TRST로 TDI를 제어한다.As described above, the boundary scan cell is controlled by JTAG port signals such as TCK, TMS, TDI, TDO, and TRST, and controls TDI by TCK, TMS, and TRST, which are referred to as TAP (Test Access Port) controllers.

TAP 제어기는 16개의 상태도(State diagram)로 이루어져 있으며, TDI로 시험용 데이터 테스트 데이터(Test Pattern)를 인가한다. TDI로 인가된 데이터는 인프라스트럭션 테스트(Infrastructure Test), 아이덴티피케이션 테스트(Ident Test), 테스트리셋 테스트(TRST Test), 인터커넥션 테스트(Interconnection Test), 클러스트 테스트(Cluster Test), 익스터널 테스트(Extest) 등 여러 가지의 명령으로 수행한 후, 테스트 결과를 TDO로 내보낸다.The TAP controller consists of 16 state diagrams and applies test data test patterns to the TDI. The data approved by TDI includes infrastructure test, identification test, test reset test, TRST test, interconnection test, cluster test, and external. After executing various commands such as Test, the test results are exported to TDO.

TDO 케이블을 통해 출력된 데이터를 점퍼 스틱/케이블 연결부(130)에서 캡쳐(Capture)하여 분석함으로써, 테스트 대상 소자의 고착 상태(Stuck-at fault), 브릿지(Bridge), 오픈(Open), 쇼트(Short)를 알 수 있게 된다.By capturing and analyzing the data output through the TDO cable at the jumper stick / cable connection unit 130, the stuck-at fault, bridge, open, and short ( Short) can be known.

이상에서 살펴본 바와 같이, 종래 보드 내에 존재하는 바운드리 스캔 패스는 보드 내 부품의 조립성 시험을 위해서만 존재하게 되는 문제점이 있다.As described above, there is a problem that the boundary scan path existing in the conventional board exists only for the test for assembly of components in the board.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 바운드리 스캔패스를 시스템 내 형상 관리를 위한 위치 정보와 형상 정보를 추출하거나 취합, 전송하는 데 사용함으로써, 바운드리 스캔 패스의 이용 효율을 높일 수 있도록 하는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and by using the boundary scan path to extract, collect, and transmit location information and shape information for configuration management in the system, the utilization efficiency of the boundary scan path can be increased. It is an object of the present invention to provide an apparatus for recognizing board position and shape information of a data processing system.

도 1은 종래 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치의 구성을 보인 도.1 is a diagram showing the configuration of a board position and shape information recognizing apparatus of a conventional data processing system.

도 2는 본 발명에 따른 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치의 구성을 보인 도.2 is a diagram showing the configuration of a board position and shape information recognizing apparatus of a data processing system according to the present invention;

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

200. 임의의 단위 보드,200. Random unit board,

210. IDCODE 레지스터 제어 및 형상 정보 저장/검색부,210. IDCODE register control and shape information storage / retrieval unit,

215. 형상 정보 저장부,215. shape information storage unit,

220. 위치 정보 신호 선택 및 송신부,220. location information signal selection and transmission unit,

230. 위치 정보 신호 생성부,230. location information signal generator,

240-1, 240-2, 240-3, …, 240-n. JTAG 칩,240-1, 240-2, 240-3,... , 240-n. Jtag chip,

245. IDCODE 레지스터, 250. 에지 커넥터245.IDCODE register, 250.edge connector

전술한 목적을 달성하기 위한 본 발명에 따른 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치는, 시스템 내 보드의 위치 정보 신호를 생성하는 위치 정보 신호 생성부와; 커넥터와 상기 위치 정보 신호 생성부 중 어느 하나로부터 위치 정보 신호를 인가받아 임의의 JTAG 내 레지스터로 전송하는 위치 정보 신호 선택 및 송신부와; 주보드로부터 인가되는 위치 정보 요구 신호에 따라 상기 레지스터에 억세스하여 상기 레지스터에 기록된 위치 정보를 읽고, 읽어온 위치 정보를 상기 주보드로 전송하는 레지스터 제어 및 형상 정보 저장/검색부를 구비하여 이루어진다.A board position and shape information recognizing apparatus of a data processing system according to the present invention for achieving the above object includes a position information signal generation unit for generating a position information signal of a board in a system; A location information signal selection and transmission unit which receives the location information signal from any one of a connector and the location information signal generator and transmits the location information signal to a register in an arbitrary JTAG; And a register control and shape information storage / retrieve section for accessing the register in accordance with the position information request signal applied from the main board, reading the position information recorded in the register, and transferring the read position information to the main board.

여기서, 상기 레지스터 제어 및 형상 정보 저장/검색부는, 케이블 및 바운드리 스캔 패스를 통해 상기 주보드로부터 위치 정보 요구 신호를 인가받고, 레지스터 제어 신호에 따라 상기 레지스터로부터 위치 정보를 읽어오는 것을 특징으로 한다.The register control and shape information storing / retrieving unit may receive a position information request signal from the main board through a cable and a boundary scan path, and read position information from the register according to a register control signal. .

그리고, 상기 위치 정보 신호 생성부는, 보드 실장에 따라 인가되는 Vcc 인가 전압에 의거하여 위치 정보 신호를 생성하는 것을 특징으로 한다.The position information signal generator may generate the position information signal based on the Vcc applied voltage applied according to the board mounting.

한편, 상기 레지스터 제어 및 형상 정보 저장/검색부가 주보드에 구비되는 경우에는, 부보드로부터 전송받은 위치 정보를 임의의 JTAG 내 레지스터에 기록하고, 상기 위치 정보로 상기 주보드 내에 구비되어 있는 형상 정보 저장부를 검색하여 형상 정보를 파악하는 것을 특징으로 한다.On the other hand, when the register control and shape information storage / retrieval unit is provided on the main board, the position information received from the sub-board is recorded in a register in an arbitrary JTAG, and the shape information provided in the main board as the position information. The shape information is obtained by searching the storage unit.

여기서, 상기 레지스터 제어 및 형상 정보 저장/검색부는, 케이블 및 바운드리 스캔 패스를 통해 상기 부보드로부터 위치 정보를 전송받고, 레지스터 제어 신호에 따라 상기 레지스터에 상기 위치 정보를 기록하는 것을 특징으로 한다.The register control and shape information storing / retrieving unit may receive position information from the sub-board through a cable and a boundary scan path, and record the position information in the register according to a register control signal.

그리고, 상기 형상 정보 저장부는, 데이터베이스 형식으로 각각의 보드에 대해 기 정의되어 있는 형상 정보가 저장되어 있는 것을 특징으로 한다.The shape information storage unit may store shape information predefined for each board in a database format.

이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치에 대해서 상세하게 설명한다.Hereinafter, a board position and shape information recognizing apparatus of a data processing system according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치의 구성을 보인 도로, IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)와, 위치 정보 신호 선택 및 송신부(220)와, 위치 정보 신호 생성부(230)와, 다수의 JTAG 칩(240-1, 240-2, 240-3, …, 240-n) 및 에지 커넥터(250)를 구비하여 이루어진다.2 is a road showing the configuration of a board position and shape information recognition apparatus of a data processing system according to the present invention, an IDCODE register control and shape information storage / retrieval unit 210, a position information signal selection and transmission unit 220, The position information signal generator 230, a plurality of JTAG chips 240-1, 240-2, 240-3,..., 240-n and an edge connector 250 are provided.

이와 같은 구성에 있어서, IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)는 해당 보드가 부보드인 경우에는 IDCODE 레지스터(245)의 제어 신호를 통해 제 1 JTAG 칩(240-1) 내 IDCODE 레지스터(245)를 억세스(Access)하여11비트 위치 정보 신호에 의해 쓰여진 정보를 읽어들이고, 해당 보드가 주보드인 경우에는 IDCODE 레지스터(245)에 직접 11비트 위치 정보를 기록하고, IDCODE 레지스터(245)에 기록한 위치 정보를 이용하여 0_TCK, 0_TMS, 0_TDI, 0_TRST, n_TDO를 통해 시스템 내 보드의 형상 정보 저장부(215)에 데이터베이스 형식으로 저장된 형상 정보와 비교하여 해당 보드의 형상 정보를 검색/생성한다.In such a configuration, the IDCODE register control and shape information storage / retrieval unit 210 is an IDCODE register in the first JTAG chip 240-1 through a control signal of the IDCODE register 245 when the corresponding board is a sub-board. Access 245 to read the information written by the 11-bit positional information signal, and if the board is the main board, write 11-bit positional information directly to the IDCODE register 245, and IDCODE register 245 By using the location information recorded in the above, the shape information of the board is searched / generated by comparing with the shape information stored in the database format in the shape information storage unit 215 of the board in the system through 0_TCK, 0_TMS, 0_TDI, 0_TRST, and n_TDO.

여기서, 형상 정보 저장부(215)에 저장된 형상 정보라 함은 보드 내의 펌웨어에 시스템의 형상 정보가 사전 약속에 의해 정의된 것을 형상 정보 저장부(215)에 저장한 것을 말하는 것으로, 보드 ID(=위치 정보)에 일대일 대응되는 형상 정보가 데이터베이스 형식으로 저장되어 있다.Here, the shape information stored in the shape information storage unit 215 means that the shape information storage unit 215 stores the shape information of the system defined in advance by firmware in the board in the shape information storage unit 215. The board ID (= The shape information corresponding to the position information) is stored in a database format.

그리고, IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)는 IDCODE 레지스터(245)의 제어 신호를 통해 IDCODE 레지스터(245)로부터 읽어들인 11비트 위치 정보를 시스템 내에 구현된 내부 연결 통신 방법과 더불어 바운드리 스캔 패스를 이용한 방법을 이용하여 시스템 내 운용, 유지, 보수, 형상 관리 등 시스템 전반적인 관리를 수행하는 주보드로 전달한다.In addition, the IDCODE register control and shape information storage / retrieval unit 210 binds 11-bit position information read from the IDCODE register 245 through a control signal of the IDCODE register 245 together with an internal connection communication method implemented in the system. By using the rescan pass method, it is transferred to the main board that performs overall system management such as operation, maintenance, maintenance, and configuration management in the system.

즉, 주보드가 에지 커넥터(250)를 통해 IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)와 연결되어 있는 M_TCK, M_TMS, M_TDI, M_TRST를 이용하여 IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)로 위치 정보 요구 신호를 인가하면, IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)는 위치 정보 요구 신호에 의거하여 IDCODE 레지스터(245)로부터 읽어들인 11비트 위치 정보를 M_TDO를 통해 에지 커넥터(250)로 전달하고, 에지 커넥터(250)는 M_TDO를 통해 전달받은위치 정보를 케이블을 통해 주보드로 전달하는 과정으로 이루어진다.That is, IDCODE register control and shape information storage and retrieval unit using the M_TCK, M_TMS, M_TDI, M_TRST connected to the IDCODE register control and shape information storage and retrieval unit 210 through the edge connector 250 ( When the position information request signal is applied to the 210, the IDCODE register control and shape information storage / retrieval unit 210 receives 11-bit position information read from the IDCODE register 245 based on the position information request signal through the M_TDO edge connector. Transferring to the 250, the edge connector 250 consists of a process of transferring the location information received through the M_TDO to the main board through the cable.

여기서, 시스템 내에 백플레인 보드가 여러개 구비되어 있는 경우에, 부보드가 실장되는 백플레인 보드는 주보드가 실장된 백플레인 보드와 케이블로 연결되어 있으므로, 에지 커넥터(250)에서 케이블로 위치 정보를 송출하면, 주보드에서 중앙 집중 방식으로 위치 정보를 취합한 후, 형상 관리를 수행하는 소프트웨어 블록과 연동하여 해당 보드의 형상 관리를 수행하게 된다.Here, in the case where a plurality of backplane boards are provided in the system, since the backplane board on which the subboard is mounted is connected to the backplane board on which the main board is mounted, when the position information is transmitted from the edge connector 250 to the cable, After the location information is collected centrally from the main board, the board is managed with the software block that performs the shape management.

반면, 시스템 내에 1개의 백플레인 보드가 존재하는 경우에는, M_TCK, M_TMS, M_TDI, M_TRST와 M_TDO가 1개의 백플레인 보드에서 상호 연결되어 있으므로, 1개의 백플레인 보드가 이를 취합하여 형상 관리를 하게 된다.On the other hand, when there is one backplane board in the system, since M_TCK, M_TMS, M_TDI, M_TRST and M_TDO are interconnected in one backplane board, one backplane board collects the shape management.

한편, 위치 정보 신호 선택 및 송신부(220)는 에지 커넥터(250)를 통해 입력되는 11비트 위치 정보 신호 또는 위치 정보 신호 생성부(230)로부터 입력되는 11비트 위치 정보 신호를 임의의 JTAG 칩 내에 구비되어 있는 IDCODE 레지스터(245)로 송신하는 데, 본 발명의 실시예에서는 제 1 JTAG 칩(240-1) 내에 구비되어 있는 IDCODE 레지스터(245)로 송신한다.Meanwhile, the position information signal selection and transmitter 220 includes an 11 bit position information signal input through the edge connector 250 or an 11 bit position information signal input from the position information signal generator 230 in an arbitrary JTAG chip. In the embodiment of the present invention, the data is transmitted to the IDCODE register 245 provided in the first JTAG chip 240-1.

여기서, 에지 커넥터(250)를 통해 입력되는 11비트 위치 정보 신호와 위치 정보 신호 생성부(230)로부터 입력되는 11비트 위치 정보 신호는 각각 시스템 내에서 다른 하드웨어와 연동하여 시험하고자 할 때 필요하거나 시스템 내에서 단독으로 백플레인없이 시험하고자 할 때 필요하다.Here, the 11-bit positional information signal input through the edge connector 250 and the 11-bit positional information signal input from the positional information signal generator 230 are required when testing in conjunction with other hardware in the system or the system, respectively. This is necessary when you want to test alone without a backplane within.

전술한, 에지 커넥터(250)를 통해 입력되는 11비트 위치 정보 신호는 에지 커넥터(250)가 꽂히는 백플레인 보드로부터 입력되는 값으로, 백플레인 보드는 임의의 보드가 실장되면, 시스템 내에서 해당 보드가 물리적으로 실장되는 위치를 알려주기 위해 논리값인 '1'과 '0'의 조합으로 이루어진 위치 정보를 해당 보드로 인가한다.As described above, the 11-bit position information signal input through the edge connector 250 is a value input from the backplane board into which the edge connector 250 is inserted. The backplane board is a physical board in the system when any board is mounted. In order to inform the location to be mounted, the location information consisting of a combination of logic values '1' and '0' is applied to the board.

그리고, 위치 정보 신호 생성부(230)로부터 입력되는 11비트 위치 정보 신호는 위치 정보 신호 생성부(230)에서 생성된 시스템 내 보드의 위치 정보로 논리값인 '1'과 '0'의 조합으로 이루어진다.The 11-bit position information signal input from the position information signal generator 230 is position information of a board in the system generated by the position information signal generator 230 and is a combination of logical values '1' and '0'. Is done.

위치 정보 신호 생성부(230)는 해당 보드가 백플레인 보드에 실장됨에 따라 인가되는 Vcc 인가 전압에 의거하여 시스템 내 보드의 위치 정보 신호를 생성하여 위치 정보 신호 선택 및 송신부(220)로 전송한다.The location information signal generator 230 generates a location information signal of a board in the system based on the Vcc applied voltage applied as the board is mounted on the backplane board, and transmits the location information signal to the location information signal selection and transmitter 220.

다수의 JTAG 칩(240-1, 240-2, 240-3, …, 240-n)은 IEEE 1149.1이 적용된 소자로, 각 JTAG 칩(240-1, 240-2, 240-3, …, 240-n)은 IDCODE 레지스터를 구비하여 이루어지며, 연결되어 있는 다음 JTAG 칩으로 JTAG 포트 신호를 송신함으로써, 바운드리 스캔 테스트를 수행한다.The plurality of JTAG chips 240-1, 240-2, 240-3,..., 240-n are IEEE 1149.1-applied devices. Each JTAG chip 240-1, 240-2, 240-3,. -n) consists of an IDCODE register and performs a boundary scan test by sending a JTAG port signal to the next connected JTAG chip.

여기서, 제 1 JTAG 칩(240-1)은 바운드리 스캔 테스트를 위하여 제 2 JTAG 칩(240-2)으로 1_TCK, 1_TMS, 1_TDI, 1_TRST 신호를 송신하고, 제 2 JTAG 칩(240-2)은 바운드리 스캔 테스트를 위하여 제 3 JTAG 칩(240-3)으로 2_TCK, 2_TMS, 2_TDI, 2_TRST 신호를 송신하고, 마지막 JTAG 칩인 제 n JTAG 칩(240-n)은 바운드리 테스트를 위하여 첫번째 JTAG 칩인 IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)로 n_TDO 신호를 송신한다.Here, the first JTAG chip 240-1 transmits 1_TCK, 1_TMS, 1_TDI, and 1_TRST signals to the second JTAG chip 240-2 for the boundary scan test, and the second JTAG chip 240-2 is transmitted. 2_TCK, 2_TMS, 2_TDI, and 2_TRST signals are transmitted to the third JTAG chip 240-3 for the boundary scan test, and the nth JTAG chip 240-n, the last JTAG chip, is the first JTAG chip for the boundary test. The n_TDO signal is transmitted to the register control and shape information storage / retrieval unit 210.

전술한, IDCODE 레지스터(245)는 IEEE 1149.0-1990에 명시되어 있으며, 표 1에 나타내는 바와 같이, 총 32비트로 이루어진다.The IDCODE register 245 described above is specified in IEEE 1149.0-1990 and, as shown in Table 1, consists of a total of 32 bits.

비트beat 설명Explanation 31~28번 비트(4비트)Bits 31-28 (4 bits) 버전(version)Version 27~12번 비트(16비트)Bits 27-12 (16 bits) 파트넘버(part number)Part number 11~1번 비트(11비트)11 to 1 bit (11 bits) 제조업체(manufacture identity)Manufacturer identity 0번 비트Bit 0 1로 고정(LSB)Fixed to 1 (LSB)

상기한 비트 중에서 31~12번 비트는 보드 내의 TCK, TMS, TDI, TRST, TDO 신호로 이루어진 바운드리 스캔 패스를 통해 IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)가 형상 정보를 생성하는 기준이 되며, 11~1번 비트는 IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)가 위치 정보를 알 수 있는 기준이 된다. 또한, 11~1번 비트는 IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)가 IDCODE 레지서트(245)의 제어 신호에 의해 읽거나 쓰기가 가능해야 하며, 위치 정보 신호 선택 및 송신부(220)로부터 인가되는 11비트 위치 정보 신호에 의해 쓰기가 가능해야 한다.Bits 31 to 12 of the above bits are a reference for IDCODE register control and shape information storage / retrieval unit 210 to generate shape information through a boundary scan path including TCK, TMS, TDI, TRST, and TDO signals in a board. Bits 11 to 1 become reference for the IDCODE register control and shape information storage / retrieval unit 210 to know the position information. Also, bits 11 to 1 must be read or written by the IDCODE register control and shape information storage / retrieval unit 210 by the control signal of the IDCODE register 245, and the location information signal selection and transmission unit 220 may be used. Write must be enabled by an 11-bit positional information signal applied from the.

이하에서는 도 2를 참조하여 본 발명에 따른 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치의 동작에 대해서 설명하기로 한다.Hereinafter, an operation of the board position and shape information recognizing apparatus of the data processing system according to the present invention will be described with reference to FIG. 2.

우선, 임의의 보드가 에지 커넥터(250)를 통해 백플레인 보드에 실장되면, 에지 커넥터(250)를 통해 백플레인 보드로부터 11비트 위치 정보 신호가 위치 정보 신호 선택 및 송신부(220)로 인가되거나, 위치 정보 신호 생성부(230)에서 생성된 11비트 위치 정보 신호가 위치 정보 신호 선택 및 송신부(220)에 인가되면, 위치 정보 신호 선택 및 송신부(220)는 에지 커넥터(250) 또는 위치 정보 신호 생성부(230)로부터 11비트 위치 정보 신호를 인가받아 제 1 JTAG 칩(240-1) 내의IDCODE 레지스터(245)에 기록한다.First, when any board is mounted on the backplane board through the edge connector 250, an 11-bit location information signal is applied from the backplane board to the location information signal selection and transmitter 220 through the edge connector 250, or the location information When the 11-bit location information signal generated by the signal generator 230 is applied to the location information signal selection and transmitter 220, the location information signal selection and transmitter 220 may be an edge connector 250 or a location information signal generator ( An 11-bit positional information signal is received from 230 and written to the IDCODE register 245 in the first JTAG chip 240-1.

한편, 주보드는 시스템의 전반적인 관리를 수행하기 위해, 백플레인 보드에 임의의 보드가 실장되면, 내부 연결 통신 방법 및 바운드리 스캔 패스를 이용하여 해당 백플레인 보드에 실장된 보드의 IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)로 위치 정보 요구 신호를 인가한다.On the other hand, if any board is mounted on the backplane board to perform overall management of the system, the IDCODE register control and shape information of the board mounted on the backplane board using the internal connection communication method and the boundary scan path. The location information request signal is applied to the storage / retrieval unit 210.

전술한 바와 같이, 주보드로부터 위치 정보 요구 신호를 인가받은 IDCODE 레지스터 제어 및 형상 정보 저장/검색부(210)는 IDCODE 레지스터 제어 신호에 따라 해당 보드의 위치 정보가 기록되어 있는 제 1 JTAG 칩(240-1) 내 IDCODE 레지스터(245)를 억세스하여 해당 보드의 위치 정보를 읽어들이고, 읽어들인 위치 정보를 M_TDO를 통해 주보드로 송신한다.As described above, the IDCODE register control and shape information storage / retrieval unit 210 receiving the position information request signal from the main board, according to the IDCODE register control signal, the first JTAG chip 240 in which the position information of the board is recorded. -1) Access the IDCODE register 245 to read the location information of the board, and send the read location information to the main board through M_TDO.

한편, 위치 정보 요구 신호에 따라 백플레인 보드에 실장된 보드로부터 위치 정보를 송신받은 주보드에서는 케이블 및 바운드리 스캔 패스를 통해 부보드로부터 송신받은 위치 정보를 IDCODE 레지스터 제어 신호에 따라 제 1 JTAG 칩(240-1) 내 IDCODE 레지스터(245)에 기록하고, IDCODE 레지스터(245)에 기록된 위치 정보로 보드 내에 별도로 구비되어 있는 형상 정보 저장부(215)를 검색하여 해당 보드의 형상 정보를 파악하게 된다.On the other hand, in the main board receiving the location information from the board mounted on the backplane board according to the location information request signal, the location information received from the subboard through the cable and the boundary scan path is converted into the first JTAG chip (the IDCODE register control signal). 240-1) in the IDCODE register 245 and by searching the shape information storage unit 215 provided separately in the board by the position information recorded in the IDCODE register 245 to determine the shape information of the board. .

본 발명의 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.The board position and shape information recognizing apparatus of the data processing system of the present invention is not limited to the above-described embodiments, and can be modified in various ways within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같은 본 발명의 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치에 따르면, 종래 보드 내 조립성 시험을 위해서만 존재하던 바운드리 스캔 패스를 시스템 내 형상 관리를 위한 위치 정보와 형상 정보를 추출하거나 취합, 전송하는 데 사용함으로써, 바운드리 스캔 패스의 이용 효율을 높일 수 있게 된다.According to the apparatus for recognizing board position and shape information of the data processing system of the present invention as described above, the positional information and shape information for the shape management in the system are extracted from the boundary scan path that existed only for the in-board assembly test. By using it to collect, transmit, or transmit, the utilization efficiency of the boundary scan path can be improved.

그리고, 형상 관리를 위해 위에서 아래로(top-down) 방식을 사용하여 주보드가 부보드로 형상 관리를 위한 기초 정보를 요구하고, 주보드의 기초 정보 요구에 따라 아래에서 위로(bottom-up) 방식을 사용하여 부보드가 주보드로 기초 정보를 송신함으로써, 쌍방향으로 형상 관리가 가능하게 된다.Then, using the top-down method for the shape management, the main board requests basic information for shape management to the sub-board, and bottom-up according to the basic information request of the main board. By using the method, the sub-board transmits basic information to the main board, thereby enabling the shape management in both directions.

Claims (6)

시스템 내 보드의 위치 정보 신호를 생성하는 위치 정보 신호 생성부와;A position information signal generator for generating position information signals of boards in the system; 커넥터와 상기 위치 정보 신호 생성부 중 어느 하나로부터 위치 정보 신호를 인가받아 임의의 JTAG 내 레지스터로 전송하는 위치 정보 신호 선택 및 송신부와;A location information signal selection and transmission unit which receives the location information signal from any one of a connector and the location information signal generator and transmits the location information signal to a register in an arbitrary JTAG; 주보드로부터 인가되는 위치 정보 요구 신호에 따라 상기 레지스터에 억세스하여 상기 레지스터에 기록된 위치 정보를 읽고, 읽어온 위치 정보를 상기 주보드로 전송하는 레지스터 제어 및 형상 정보 저장/검색부를 구비하여 이루어지는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치.Data comprising a register control and shape information storage / retrieve section for accessing the register in accordance with the position information request signal applied from the main board, reading the position information recorded in the register, and transferring the read position information to the main board. Board position and shape information recognition device of processing system. 제 1항에 있어서, 상기 레지스터 제어 및 형상 정보 저장/검색부가 주보드에 구비되는 경우에는,According to claim 1, wherein the register control and shape information storage / retrieval unit is provided on the main board, 부보드로부터 전송받은 위치 정보를 임의의 JTAG 내 레지스터에 기록하고, 상기 위치 정보로 상기 주보드 내에 구비되어 있는 형상 정보 저장부를 검색하여 형상 정보를 파악하는 것을 특징으로 하는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치.A position of the board of the data processing system, wherein the position information received from the sub-board is recorded in a register in an arbitrary JTAG, and the shape information is retrieved by searching the shape information storage unit provided in the main board with the position information; Shape information recognition device. 제 2항에 있어서, 상기 레지스터 제어 및 형상 정보 저장/검색부는,The method of claim 2, wherein the register control and shape information storage / retrieval unit, 케이블 및 바운드리 스캔 패스를 통해 상기 부보드로부터 위치 정보를 전송받고, 레지스터 제어 신호에 따라 상기 레지스터에 상기 위치 정보를 기록하는 것을 특징으로 하는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치.And receiving position information from the sub-board through a cable and a boundary scan path, and recording the position information in the register according to a register control signal. 제 2항에 있어서, 상기 형상 정보 저장부는,The method of claim 2, wherein the shape information storage unit, 데이터베이스 형식으로 각각의 보드에 대해 기 정의되어 있는 형상 정보가 저장되어 있는 것을 특징으로 하는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치.A device for recognizing board position and shape information of a data processing system, wherein shape information predefined for each board is stored in a database format. 제 1항에 있어서, 상기 위치 정보 신호 생성부는,The method of claim 1, wherein the location information signal generation unit, 보드 실장에 따라 인가되는 Vcc 인가 전압에 의거하여 위치 정보 신호를 생성하는 것을 특징으로 하는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치.A board position and shape information recognition device of a data processing system, characterized in that for generating a position information signal based on the Vcc applied voltage applied according to the board mounting. 제 1항에 있어서, 상기 레지스터 제어 및 형상 정보 저장/검색부는,The method of claim 1, wherein the register control and shape information storage / retrieval unit, 케이블 및 바운드리 스캔 패스를 통해 상기 주보드로부터 위치 정보 요구 신호를 인가받고, 레지스터 제어 신호에 따라 상기 레지스터로부터 위치 정보를 읽어오는 것을 특징으로 하는 데이터 처리 시스템의 보드 위치 및 형상 정보 인식 장치.And a position information request signal from the main board through a cable and a boundary scan path, and read position information from the register according to a register control signal.
KR10-2002-0044451A 2002-07-27 2002-07-27 Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System Expired - Fee Related KR100435781B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044451A KR100435781B1 (en) 2002-07-27 2002-07-27 Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044451A KR100435781B1 (en) 2002-07-27 2002-07-27 Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System

Publications (2)

Publication Number Publication Date
KR20040011636A KR20040011636A (en) 2004-02-11
KR100435781B1 true KR100435781B1 (en) 2004-06-12

Family

ID=37319714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0044451A Expired - Fee Related KR100435781B1 (en) 2002-07-27 2002-07-27 Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System

Country Status (1)

Country Link
KR (1) KR100435781B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139096B1 (en) * 2010-12-08 2012-04-30 에스케이씨앤씨 주식회사 Payment method using display apparatus having antenna for contactless reader

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061843A (en) * 1997-12-31 1999-07-26 윤종용 Board Position Recognition Circuit
KR20010038652A (en) * 1999-10-26 2001-05-15 서평원 Apparatus for Board Recognition in Switching System
KR20010049001A (en) * 1999-11-30 2001-06-15 서평원 Method of Adding Subscriber Board Configuration in the Switching System
KR20020031867A (en) * 2000-10-24 2002-05-03 구자홍 Method for Creating and Searching configuration Information

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061843A (en) * 1997-12-31 1999-07-26 윤종용 Board Position Recognition Circuit
KR20010038652A (en) * 1999-10-26 2001-05-15 서평원 Apparatus for Board Recognition in Switching System
KR20010049001A (en) * 1999-11-30 2001-06-15 서평원 Method of Adding Subscriber Board Configuration in the Switching System
KR20020031867A (en) * 2000-10-24 2002-05-03 구자홍 Method for Creating and Searching configuration Information

Also Published As

Publication number Publication date
KR20040011636A (en) 2004-02-11

Similar Documents

Publication Publication Date Title
US5617430A (en) Testing system interconnections using dynamic configuration and test generation
US5453992A (en) Method and apparatus for selectable parallel execution of test operations
US5115435A (en) Method and apparatus for bus executed boundary scanning
US7661048B2 (en) Apparatus and method for embedded boundary scan testing
KR100232116B1 (en) Jtag testing of buses using plug-in cards with jtag logic mounted thereon
US6766486B2 (en) Joint test action group (JTAG) tester, such as to test integrated circuits in parallel
US8185788B2 (en) Semiconductor device test system with test interface means
EP1881331B1 (en) Testing device, diagnostic program, and diagnostic method
CN102549443A (en) Programmable protocol generator
US8479066B2 (en) Process for making an electric testing of electronic devices
WO2001073459A2 (en) System and method for testing signal interconnections using built-in self test
CN101071155A (en) Device and method for realizing border-scanning multi-link test
JPH02171668A (en) Method and apparatus for electronic element
US20040068675A1 (en) Circuit board having boundary scan self-testing function
KR20070045971A (en) SOC tester system, SOC tester DVT load board and device testing method using the same
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
CN101727980A (en) Multi-chip module
US6311303B1 (en) Monitor port with selectable trace support
US20220341991A1 (en) Chip testing apparatus and system
KR100435781B1 (en) Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System
KR20030075160A (en) Input/output continuity test mode circuit
US10866278B2 (en) Methods and apparatus for performing design for debug via protocol interface
KR100683041B1 (en) Semiconductor device test device for simultaneously testing a plurality of semiconductor devices to be tested
US7275188B1 (en) Method and apparatus for burn-in of semiconductor devices
US20080316846A1 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020727

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040527

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040602

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040603

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070517

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080528

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20090529

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee