KR100429993B1

KR100429993B1 - 영상처리기의 시스템클럭신호 보상 방법 및 장치

Info

Publication number: KR100429993B1
Application number: KR10-2001-0056214A
Authority: KR
Inventors: 천성렬
Original assignee: 엘지전자 주식회사
Priority date: 2001-09-12
Filing date: 2001-09-12
Publication date: 2004-05-03
Anticipated expiration: 2021-09-12
Also published as: KR20030023185A

Abstract

본 발명은 여러 포맷의 입력 영상신호를 각종 디스플레이 장치에 적합한 포맷으로 변환하는 영상처리기에서 시스템 클럭신호를 보상하는 기술에 관한 것이다. 이러한 본 발명은, 여러 포맷의 입력 영상을 디스플레이장치에 적합한 포맷으로 변환하는 영상처리기에서, 입출력 영상신호의 주사방식에 따른 프레임 사이즈 및, 시스템 클럭신호를 기준으로 입력신호의 1 프레임당 픽셀 수를 구하는 제1과정과; 상기 1 프레임당 픽셀 수와 프레임 사이즈의 차이값을 구하여 펄스폭변조신호의 에러값으로 설정하고, 그 펄스폭변조신호의 에러값으로부터 현재 펄스폭변조신호를 보정해 주어야 할 오프셋값을 구하는 제2과정과; 상기 오프셋값을 근거로 하여 보정된 펄스폭변조신호를 발생하기 위한 제어값을 구하고, 그 제어값을 펄스폭변조신호 발생기에 공급하여 그에 상응되는 주파수의 시스템 클럭신호가 발생되게 하는 제3과정에 의해 달성된다.

Description

영상처리기의 시스템클럭신호 보상 방법 및 장치{COMPENSATION METHOD AND APPARATUS FOR SYSTEM CLOCK SIGNAL OF VIDEO DISPLAY PROCESSOR}

본 발명은 여러 포맷의 입력 영상신호를 각종 디스플레이 장치에 적합한 포맷으로 변환하는 영상처리기에서 시스템 클럭신호를 보상하는 기술에 관한 것으로, 특히 입력신호의 동기 변화에 의해 화면이 순간적으로 정지되거나 반복적으로 디스플레이되는 현상을 방지할 수 있도록 있도록 한 영상처리기의 시스템클럭신호 보상 방법 및 장치에 관한 것이다.

도 1은 종래 기술에 의한 시스템클럭신호 발생 장치를 구비한 영상처리기의 블록도로서 이에 도시한 바와 같이, 외부로부터 입력되는 아날로그의 영상신호(V_in)를 디지털 영상신호로 변환하는 A/D변환기(11)와; 일정한 주파수의 시스템 클럭신호(CLK)를 발생하는 시스템클럭신호 발생기(12)와; 상기 시스템클럭신호 발생기(12)로부터 입력되는 시스템 클럭신호(CLK)를 이용하여, 상기 A/D변환기(11)로부터 입력되는 디지털 영상신호를 시스템에 적합한 특정 포맷으로 변환하는 비디오디스플레이 프로세서(13)와; 상기 비디오디스플레이 프로세서(13)의 영상 포맷 변환동작을 제어하는 중앙처리장치(14)와; 상기 비디오디스플레이 프로세서(13)에서 필요로 하는 데이터를 저장하기 위한 메모리(15)와; 상기 비디오디스플레이 프로세서(13)에 의해 특정 포맷으로 변환된 디지털 영상신호를 아날로그의 영상신호로 변환하는 D/A변환기(16)와; 상기 D/A변환기(16)로부터 공급되는 아날로그 영상신호를 디스플레이하는 디스플레이 장치(17)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.

외부로부터 입력되는 아날로그의 영상신호(V_in)가 A/D변환기(11)에 의해 디지털 영상신호로 변환되어 비디오디스플레이 프로세서(13)에 전달된다.

이때, 상기 비디오디스플레이 프로세서(13)는 외부로부터 공급되는 수평,수직동기신호(H_{sync_in}),(V_{sync_in}) 및 시스템클럭신호 발생기(12)로부터 입력되는 시스템 클럭신호(CLK)를 이용하여, 상기 A/D변환기(11)로부터 입력되는 디지털 영상신호를 시스템에 적합한 특정 포맷으로 변환하여 출력하게 된다.

상기 비디오디스플레이 프로세서(13)에 의해 특정 포맷으로 변환된 디지털 영상신호가 D/A변환기(16)에 의해 아날로그의 영상신호로 변환된다. 디스플레이 장치(17)는 상기 D/A변환기(16)로부터 공급되는 아날로그의 영상신호를 상기 비디오디스플레이 프로세서(13)로부터 공급되는 수평,수직동기신호(H_{sync_out}),(V_{sync_out})에 동기하여 디스플레이한다.

참고로, 상기 시스템클럭신호 발생기(12)는 입출력 영상의 주사방식이나 입출력 영상의 프레임 주파수에 관계 없이 항상 일정하게 동작한다.

이와 같이 종래 기술에 의한 영상 처리기에 있어서는 시스템클럭신호 발생기가 입출력 영상의 주사방식이나 입출력 영상의 프레임 주파수에 관계 없이 항상 일정하게 동작하므로, 출력 영상의 주파수가 입력 영상의 주파수보다 높으면 영상의 반복 현상(repetition)이 발생되고, 이와 반대인 경우에는 영상이 끊기는 현상(drop)이 발생되는 문제점이 있었다.

따라서, 본 발명의 목적은 여러 포맷의 입력 영상신호를 각종 디스플레이 장치에 적합한 포맷으로 변환하는 영상처리기에서 입력신호의 동기 변화에 따라 시스템 클럭신호를 적절히 보상해 주는 영상처리기의 시스템클럭신호 보상 방법 및 장치를 제공함에 있다.

도 1은 종래 기술에 의한 영상처리기의 블록도.

도 2는 본 발명에 의한 영상처리기의 시스템클럭신호 보상 장치의 블록도.

도 3은 본 발명에 적용된 브이씨오의 발진 특성 그래프.

도 4는 본 발명에 의한 영상처리기의 시스템클럭신호 보상 방법의 신호 흐름도.

도 5a-5c는 본 발명에 의한 영상처리기의 시스템클럭신호 보상 방법의 상세 신호 흐름도.

** 도면의 주요 부분에 대한 부호의 설명 **

21 : A/D변환기 22 : 저역필터

23 : 브이씨오 24 : 비디오디스플레이 프로세서

24A : 펄스폭변조신호 발생기 25 : 중앙처리장치

26 : 메모리 27 : D/A변환기

28 : 디스플레이 장치

본 발명에 의한 영상처리기의 시스템클럭신호 보상 방법은, 여러 포맷의 입력 영상을 디스플레이장치에 적합한 포맷으로 변환하는 영상처리기에서, 입출력 영상신호의 주사방식에 따른 프레임 사이즈 및, 시스템 클럭신호를 기준으로 입력신호의 1 프레임당 픽셀 수를 구하는 제1과정과; 상기 1 프레임당 픽셀 수와 프레임 사이즈의 차이값을 구하여 펄스폭변조신호의 에러값으로 설정하고, 그 펄스폭변조신호의 에러값으로부터 현재 펄스폭변조신호를 보정해 주어야 할 오프셋값을 구하는 제2과정과; 상기 오프셋값을 근거로 하여 보정된 펄스폭변조신호를 발생하기 위한 제어값을 구하고, 그 제어값을 펄스폭변조신호 발생기에 공급하여 그에 상응되는 주파수의 시스템 클럭신호가 발생되게 하는 제3과정으로 이루어진다.

도 2는 본 발명에 의한 영상처리기의 시스템클럭신호 보상 장치의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 외부로부터 입력되는 아날로그의 영상신호(V_in)를 디지털 영상신호로 변환하는 A/D변환기(21)와; 펄스폭변조신호 발생기(24A)에서 출력되는 펄스폭변조신호를 저역필터링하는 저역필터(22)와; 상기 저역필터(22)의 출력신호에 상응되는 주파수의 시스템 클럭신호(CLK)를 발생하는브이씨오(23)와; 상기 브이씨오(12)로부터 입력되는 시스템 클럭신호(CLK)를 이용하여 상기 A/D변환기(21)로부터 입력되는 디지털 영상신호를 시스템에 적합한 특정 포맷으로 변환하고, 입출력 영상의 주사방식 및 프레임 주파수의 차이를 보상하기 위한 제어값을 구한 후 그 제어값에 따른 제어신호를 내부의 펄스폭변조신호 발생기(24A)에 출력하는 비디오디스플레이 프로세서(24)와; 상기 비디오디스플레이 프로세서(24)의 영상 포맷 변환동작을 제어하는 중앙처리장치(25)와; 상기 비디오디스플레이 프로세서(24)에서 필요로 하는 데이터를 저장하기 위한 메모리(26)와; 상기 비디오디스플레이 프로세서(24)에 의해 특정 포맷으로 변환된 디지털 영상신호를 아날로그의 영상신호로 변환하는 D/A변환기(27)와; 상기 D/A변환기(27)로부터 공급되는 아날로그 영상신호를 디스플레이하는 디스플레이 장치(28)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 3 내지 도 5를 참조하여 상세히 설명하면 다음과 같다.

외부로부터 입력되는 아날로그의 영상신호(V_in)가 A/D변환기(21)에 의해 디지털 영상신호로 변환되어 비디오디스플레이 프로세서(24)에 전달된다.

이때, 상기 비디오디스플레이 프로세서(24)는 외부로부터 공급되는 수평,수직동기신호(H_{sync_in}),(V_{sync_in}) 및 브이씨오(23)로부터 입력되는 시스템 클럭신호(CLK)를 이용하여, 상기 A/D변환기(21)로부터 입력되는 디지털 영상신호를 시스템에 적합한 특정 포맷으로 변환하여 출력하게 된다.

상기 비디오디스플레이 프로세서(24)에 의해 특정 포맷으로 변환된 디지털영상신호가 D/A변환기(27)에 의해 아날로그의 영상신호로 변환된다. 디스플레이 장치(28)는 상기 D/A변환기(27)로부터 공급되는 아날로그의 영상신호를 상기 비디오디스플레이 프로세서(24)로부터 공급되는 수평,수직동기신호(H_{sync_out}),(V_{sync_out})에 동기하여 디스플레이한다.

그런데, 상기 비디오디스플레이 프로세서(24)는 중앙처리장치(25)의 제어 따라 입출력 영상의 주사방식 및 프레임 주파수 차이를 보상하기 위한 보정값을 추출한다. 상기 보정값이 펄스폭변조신호 발생기(24A)에 공급되어 그에 상응되는 펄스폭변조신호가 발생되고, 이렇게 발생된 펄스폭변조신호가 저역필터(22)를 통해 브이씨오(23)에 공급되어 입출력 영상의 주사방식 및 프레임 주파수 차이가 보상된 시스템 클럭신호(CLK)가 출력된다.

도 3은 상기 브이씨오(23)의 시스템 클럭신호(CLK)에 대한 발진 원리를 나타낸 것으로, 입력 전압에 따라 발진 주파수가 변화되는 것을 알 수 있다. 예를 들어 상기 시스템 클럭신호(CLK)의 목표 주파수(f₀)가 △f만큼 차이나는 경우, 입력전압(v₀)보다 △v만큼 상승시켜 주면 브이씨오(23)의 동작점이 A에서 B로 이동하게 되므로 원하는 주파수의 시스템 클럭신호(CLK)를 출력할 수 있게 된다.

상기 원리를 이용하여, 시스템 클럭신호(CLK)의 주파수를 보상처리하는 과정을 도 4를 참조하여 상세히 설명하면 다음과 같다.

먼저, 상기 비디오디스플레이 프로세서(24)는 입력 영상신호와 출력 영상신호의 주사방식 즉, 비월주사 방식의 인터레이스(Interlace) 또는 순차주사 방식의프로그레시브(Progressive)에 따른 1 프레임의 픽셀 수 즉, 프레임 사이즈(frame_size)를 구한다.(SA1)

또한, 상기 시스템 클럭신호(CLK)를 기준으로 입력신호의 1 프레임당 픽셀 수(clk_num)를 구한다.(SA2)

이후, 상기 1 프레임당 픽셀 수(clk_num)와 프레임 사이즈(frame_size)의 차이값(clk_num - frame_size)을 구하여 이를 펄스폭변조신호의 에러값(pwm_error)으로 설정한다.(SA3)

이어서, 상기 펄스폭변조신호의 에러값(pwm_error)으로부터 현재 PWM 값에서 보정해 주어야 할 오프셋값(jitter_offset)을 구한다.(SA4)

이후, 상기 오프셋값(jitter_offset)을 근거로 하여 보정된 펄스폭변조신호(PWM)를 발생하기 위한 제어값(pcr_jitter)을 구하고, 그 제어값(pcr_jitter)을 펄스폭변조신호 발생기(24A)에 공급한다.(SA5,SA6)

결국, 상기와 같은 처리과정을 통해 입출력 영상의 주사방식 및 프레임 주파수 차이가 보상된 제어값(pcr_jitter)이 펄스폭변조신호 발생기(24A)에 공급되어 그에 상응되는 펄스폭변조신호(PWM)가 발생되고, 이는 저역필터(22)를 통해 상기 브이씨오(23)에 공급되어 이로부터 입력신호의 동기 변화에 상응된 주파수의 시스템 클럭신호(CLK)가 출력된다.

한편, 도 5a-5c는 상기 도 4의 처리과정을 좀더 상세하게 표현한 것으로, 이를 설명하면 다음과 같다.

먼저, 상기 비디오디스플레이 프로세서(24)는 입력영상의 주사방식(scan_in)과 출력영상의 주사방식(scan_out)을 판단한다.(SB1)

상기의 판단결과 입력영상의 주사방식(scan_in)과 출력영상의 주사방식(scan_out)이 모두 프로그레시브인 경우, 상기 프레임 사이즈(frame_size)는 출력 영상신호의 수평동기 기간의 클럭수(hm)에 출력 영상신호의 수직동기 기간의 라인수(Vn)를 곱하여 구한다.(SB2,SB3)

상기의 판단결과 입력영상의 주사방식(scan_in)은 인터레이스이고, 출력영상의 주사방식(scan_out)은 프로그레시브인 경우, 상기 프레임 사이즈 frame_size = hmVn2로 구한다.(SB4,SB5)

상기의 판단결과 입력영상의 주사방식(scan_in)은 프로그레시브이고, 출력영상의 주사방식(scan_out)은 인터레이스인 경우, 상기 프레임 사이즈 frame_size = hm(2Vn + 1)/2로 구한다.(SB6,SB7)

그러나, 상기의 판단결과 입력영상의 주사방식(scan_in)과 출력영상의 주사방식(scan_out)이 상기 어느 조건에도 속하지 않는 경우, 상기 프레임 사이즈 frame_size = hm(2Vn + 1)로 구한다.(SB8)

이후, 상기 1 프레임당 픽셀 수(clk_num)와 프레임 사이즈(frame_size + 1)를 비교하여 픽셀 수(clk_num)가 더 큰 것으로 판명되면, 펄스폭변조신호의 에러값 pwm_error = clk_num - frame_size로 구한다.(SB9,SB10)

이어서, 상기 펄스폭변조신호의 에러값(pwm_error)과 프레임 사이즈(frame_size/10,000)를 비교하여 그 에러값(pwm_error)이 더 큰 것으로 판명되면, 상기 보정해 주어야 할 오프셋값 jitter_offset = 2047로설정한다.(SB11,SB12)

그러나, 상기에서 에러값(pwm_error)이 더 작은 것으로 판명되면, 상기 오프셋값 jitter_offset =로 구한다.(SB13)

또한, 상기 제9단계(SB9)에서 1 프레임당 픽셀 수(clk_num)와 프레임 사이즈(frame_size + 1)의 비교 결과 픽셀 수(clk_num)가 더 작은 것으로 판명되면, 1 프레임당 픽셀 수(clk_num)와 프레임 사이즈(frame_size - 1)를 비교한다.(SB14)

상기 비교 결과 1 프레임당 픽셀 수(clk_num)가 더 작은 것으로 판명되면, 상기 펄스폭변조신호의 에러값 pwm_error = frame_size - clk_num으로 구한 후 그 펄스폭변조신호의 에러값(pwm_error)과 프레임 사이즈(frame_size/10,000)를 비교한다.(SB15,SB16)

상기 비교 결과 펄스폭변조신호의 에러값(pwm_error)이 더 큰 것으로 판명되면 현재 PWM 값에서 보정해 주어야 할 오프셋값(jitter_offset)을 "0"으로 설정하고, 작은 것으로 판명되면 그 오프셋값 jitter_offset =으로 구한다.(SB17,SB18)

그러나, 상기 제14단계(SB14)에서의 비교 결과 1 프레임당 픽셀 수(clk_num)가 더 큰 것으로 판명되면, 상기 오프셋값(jitter_offset)을 "1024"로 설정한다.(SB19)

이후, 상기 오프셋값(jitter_offset)을 일정값(2047)과 비교하여 그 오프셋값(jitter_offset)이 더 큰 것으로 판명되면, 그 오프셋값(jitter_offset)을 일정값(2047)으로 설정한다.(SB20,SB21)

그러나, 상기 제20단계(SB20)에서의 비교 결과 오프셋값(jitter_offset)이 더 작은 것으로 판명되면, 오프셋값(jitter_offset)을 "0"과 비교하여 더 작은 것으로 판명되면 그 오프셋값(jitter_offset)을 "0"으로 설정한다.(SB22,SB23)

이후, 상기 보정된 펄스폭변조신호(PWM)를 발생하기 위한 제어값 pcr_jitter = pcr_jitter - (jitter_offset - 1024)로 구한 후 다시 그 결과치를 일정값(2047)과 비교하여 더 크면 "2047"로 설정한다.(SB24-SB26)

그러나, 상기 제25단계(SB25)에서의 비교 결과 상기 결과치가 더 작은 경우에는 "0"과 비교하여 "0"보다 작으면 상기 제어값(pcr_jitter)을 "0"으로 설정하고, 큰 경우에는 그 제어값(pcr_jitter)을 상기 펄스폭변조신호 발생기(24A)에 출력한 후 종료한다.(SB27-SB29)

이상에서 상세히 설명한 바와 같이 본 발명은 영상처리기에서 입출력 영상의 프레임 주파수의 차값을 계산하여 시스템 클럭신호를 적절히 보상해 줌으로써, 입력신호의 동기 변화에 의해 화면이 순간적으로 정지되거나 반복적으로 디스플레이되는 현상을 방지할 수 있는 효과가 있다.

Claims

입출력 영상신호의 주사방식에 따른 프레임 사이즈 및, 시스템 클럭신호를 기준으로 입력신호의 1 프레임당 픽셀 수를 구하는 제1과정과; 상기 1 프레임당 픽셀 수와 프레임 사이즈의 차이값을 구하여 펄스폭변조신호의 에러값으로 설정하고, 이 에러값으로부터 현재 펄스폭변조신호를 보정해 주어야 할 오프셋값을 구하는 제2과정과; 상기 오프셋값을 근거로 하여 보정된 펄스폭변조신호를 발생하기 위한 제어값을 구하고, 이 제어값을 펄스폭변조신호 발생기에 공급하여 그에 상응되는 주파수의 시스템 클럭신호가 발생되게 하는 제3과정으로 이루어지는 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 방법.
제1항에 있어서, 프레임 사이즈는 입출력영상의 주사방식이 동일한 경우 출력 영상신호의 수평동기 기간의 클럭수에 출력 영상신호의 수직동기 기간의 라인수를 곱하여 구하고, 서로 다른 경우에는 "수평동기 기간의 클럭수수직동기 기간의 라인수2"로 구하거나, "수평동기 기간의 클럭수(2출력 영상신호의 수직동기 기간의 라인수 + 1)/2"로 구하거나, 그 이외의 경우에는 "수평동기 기간의 클럭수(2출력 영상신호의 수직동기 기간의 라인수 + 1)"로 구하는 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 방법.
제1항에 있어서, 펄스폭변조신호의 에러값은 1 프레임당 픽셀 수와 프레임사이즈를 비교하여 그 비교 결과에 따라 "1 프레임당 픽셀 수 - 프레임 사이즈"로 구하거나, "프레임 사이즈 - 1 프레임당 픽셀 수"로 구하는 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 방법.
제1항에 있어서, 현재 펄스폭변조신호를 보정해 주어야 할 오프셋값은 펄스폭변조신호의 에러값과 프레임 사이즈(프레임 사이즈/10,000)의 비교 결과에 따라 "2047"로 설정하거나, ""로 설정하는 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 방법.
제1항에 있어서, 현재 펄스폭변조신호를 보정해 주어야 할 오프셋값은 펄스폭변조신호의 에러값과 프레임 사이즈(프레임 사이즈/10,000)의 비교 결과에 따라 "0"으로 설정하거나으로 설정하는 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 방법.
제1항에 있어서, 현재 펄스폭변조신호를 보정해 주어야 할 오프셋값은 1 프레임당 픽셀 수가 프레임 사이즈(프레임 사이즈 - 1)보다 더 큰 경우 "1024"로 설정하는 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 방법.
제1항에 있어서, 현재 펄스폭변조신호를 보정해 주어야 할 오프셋값은"2047","0"과의 비교 결과에 따라 "2047" 또는 "0"으로 설정하는 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 방법.
제1항에 있어서, 보정된 펄스폭변조신호를 발생하기 위한 제어값은 제어값 - (지터 오프셋 - 1024)로 구한 후 다시 그 결과치를 "2047","0"과의 비교 결과에 따라 "2047" 또는 "0"으로 설정하는 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 방법.
외부로부터 입력되는 아날로그의 영상신호를 디지털 영상신호로 변환하는 A/D변환기와; 후술 할 펄스폭변조신호 발생기에서 출력되는 펄스폭변조신호를 저역필터링하는 저역필터와; 상기 저역필터의 출력신호에 상응되는 주파수의 시스템 클럭신호를 발생하는 브이씨오와; 상기 브이씨오로부터 입력되는 시스템 클럭신호를 이용하여 상기 A/D변환기로부터 입력되는 디지털 영상신호를 시스템에 적합한 특정 포맷으로 변환하고, 입출력 영상의 주사방식 및 프레임 주파수의 차이를 보상하기 위한 제어값을 구한 후 그 제어값에 따른 제어신호를 상기 펄스폭변조신호 발생기에 출력하는 비디오디스플레이 프로세서와; 상기 비디오디스플레이 프로세서에 의해 특정 포맷으로 변환된 디지털 영상신호를 아날로그의 영상신호로 변환하여 디스플레이 장치측으로 출력하는 D/A변환기를 포함하여 구성한 것을 특징으로 하는 영상처리기의 시스템클럭신호 보상 장치.