[go: up one dir, main page]

KR100411304B1 - 동기식 디램 소자의 제조방법 - Google Patents

동기식 디램 소자의 제조방법 Download PDF

Info

Publication number
KR100411304B1
KR100411304B1 KR10-2001-0038738A KR20010038738A KR100411304B1 KR 100411304 B1 KR100411304 B1 KR 100411304B1 KR 20010038738 A KR20010038738 A KR 20010038738A KR 100411304 B1 KR100411304 B1 KR 100411304B1
Authority
KR
South Korea
Prior art keywords
film
nitride film
substrate
oxide film
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0038738A
Other languages
English (en)
Other versions
KR20030002908A (ko
Inventor
성양수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038738A priority Critical patent/KR100411304B1/ko
Priority to JP2002114653A priority patent/JP2003031695A/ja
Priority to US10/142,404 priority patent/US6713372B2/en
Publication of KR20030002908A publication Critical patent/KR20030002908A/ko
Application granted granted Critical
Publication of KR100411304B1 publication Critical patent/KR100411304B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 별도의 추가공정 없이 질화막의 스트레스로 인하여 셀 트랜지스터에서 발생되는 누설전류를 감소시켜 리프레시 특성을 향상시킬 수 있는 동기식 디램 소자의 제조방법을 제공한다. 이러한 본 발명은, 상부에 게이트 절연막과, 폴리실리콘막 및 텅스텐 계열의 금속막으로 적층된 게이트와, 절연막이 순차적으로 형성된 반도체 기판을 준비하는 단계; 반도체 기판의 표면 및 폴리실리콘막의 측벽에 제 1 산화막을 형성하는 단계; 제 1 산화막이 형성된 기판 전면에 제 1 질화막을 형성하는 단계; 제 1 질화막 및 제 1 산화막을 블랭킷 식각하여 게이트 및 절연막 측벽에 제 1 질화막 스페이서를 형성하는 단계; 제 1 질화막 스페이서 양측의 기판으로 불순물 이온을 주입하는 단계; 불순물 이온이 주입된 기판을 산소 분위기로 열처리하여 불순물 이온을 활성화시켜 소오스/드레인을 형성함과 동시에, 기판의 표면 상에 제 2 산화막을 형성하는 단계; 및 상기 제 2 산화막을 포함하는 기판 전면에 제 2 질화막을 형성한 후, 상기 제 2 질화막과 상기 제 2 산화막을 블랭킷 식각하여 상기 제 1 질화막의 측면 및 상기 제 2 산화막 상에 제 2 질화막 스페이서를 형성하는 단계를 포함한다.

Description

동기식 디램 소자의 제조방법{METHOD OF MANUFACTURING SYNCHRONOUS DRAM DEVICE}
본 발명은 동기식 디램 소자(SDRAM; synchronous dynamic random access memory)의 제조방법에 관한 것으로, 특히 별도의 추가공정없이 질화막의 스트레스로 인하여 셀 트랜지스터에서 발생되는 누설전류를 감소시킬 수 있는 동기식 디램 소자의 제조방법에 관한 것이다.
도 1은 상기 종래의 동기식 디램 소자의 제조방법을 설명하기 위한 단면도로서, 셀 영역의 트랜지스터 부분만을 도시한다.
도 1을 참조하면, 소자분리막(12)에 의해 액티브 영역이 정의되고 웰이 형성되어 있는 반도체 기판(10) 상에 게이트 절연막(14)을 형성하고, 그 상부에 게이트 물질로서 폴리실리콘막(16)과 텅스텐 계열의 금속막(18)을 순차적으로 형성한다. 여기서, 금속막(18)은 텅스텐막과 텅스텐 질화막의 적층막(W/WxN)으로 형성한다. 그 후, 금속막(18) 상에 하드 마스크용 절연막(20)을 형성하고, 이 절연막(20)을 마스크로하여 금속막(18)과 폴리실리콘막(16)을 식각하여 게이트(G)를 형성한다.
그리고 나서, 선택적 산화공정(selective oxidation)으로 반도체 기판(10)의 표면 및 폴리실리콘막(16)의 측벽에 약 20Å 두께로 산화막(22)을 형성하고, 기판 전면에 약 50Å의 두께로 제 1 질화막을 증착한다. 그 후, 제 1 질화막과 산화막(22)을 기판(10)의 표면이 노출되도록 블랭킷 식각하여 게이트(G) 및 절연막(20) 측벽에 제 1 질화막 스페이서(24)를 형성한다. 여기서, 제 1 질화막 스페이서(24)는 후속 열처리 공정시 산화로 인하여 발생되는 금속막(18)의 블로우업을 방지한다.
그 다음, 제 1 질화막 스페이서(24) 양측의 기판(10)으로 불순물 이온을 주입하고, 주입된 불순물이온을 활성화하기 위하여 약 1000℃의 온도에서 약 10초 동안 질소(N2) 분위기로 급속열처리(RTP; rapid thermal processing)를 수행하여 소오스/드레인(26)을 형성한다. 그 후, 기판 전면에 150Å의 두께로 제 2 질화막 스페이서(28)를 형성한다. 여기서, 제 2 질화막 스페이서(28)는 이후 셀콘택을 위한 콘택홀 형성시 식각정지층으로서 작용한다. 그 다음, 제 2 질화막 스페이서(28) 양측의 기판(10)으로 소오스/드레인(26) 보다 깊에 불순물 이온을 주입하여 딥 소오스/드레인(30)을 형성한 다음, 공지된 방법으로 플러그폴리 콘택 형성공정을 수행하여, 소오스/드레인(26)과의 셀콘택(32)을 형성한다.
그러나, 상술한 종래의 동기식 디램 소자에 있어서는, 도 1의 A에 도시된 바와 같이, 기판(10)과 직접 접촉하고 있는 제 2 질화막 스페이서(28)의 질화막으로 인하여 기판에 스트레스(stress)가 가해지고, 이러한 스트레스에 의해 결함(defect) 등이 발생하게 된다. 이에 따라, 셀 트랜지스터에서 접합 누설전류 및 GIDL(gate induced drain leakage current)과 같은 누설전류가 증가하여, 동기식 디램 소자의 리프레시(refresh) 특성이 저하되는 문제가 발생하였다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 별도의 추가공정 없이, 질화막의 스트레스로 인하여 셀 트랜지스터에서 발생되는 누설전류를 감소시켜 리프레시 특성을 향상시킬 수 있는 동기식 디램 소자의 제조방법을 제공함에 그 목적이 있다.
도 1은 종래의 동기식 디램 소자의 제조방법을 설명하기 위한 단면도.
도 2는 본 발명의 실시예에 따른 동기식 디램 소자의 제조방법을 설명하기 위한 단면도.
※ 도면의 주요 부분에 대한 부호의 설명
10, 40 : 반도체 기판 12, 42 : 소자분리막
14, 44 : 게이트 절연막 16, 46 : 폴리실리콘막
18, 48 : 텅스텐 계열의 금속막
20, 50 : 절연막 22, 52, 58 : 산화막
24, 28, 54, 60 : 질화막 스페이서
26, 56 : 소오스/드레인 30, 62 : 딥 소오스/드레인
32, 64 : 셀콘택
상기 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 동기식 디램 소자의 제조방법은, 상부에 게이트 절연막과, 폴리실리콘막 및 텅스텐 계열의 금속막으로 적층된 게이트와, 절연막이 순차적으로 형성된 반도체 기판을 준비하는 단계; 반도체 기판의 표면 및 폴리실리콘막의 측벽에 제 1 산화막을 형성하는 단계; 제 1 산화막이 형성된 기판 전면에 제 1 질화막을 형성하는 단계; 제 1 질화막 및 제 1 산화막을 블랭킷 식각하여 게이트 및 절연막 측벽에 제 1 질화막 스페이서를 형성하는 단계; 제 1 질화막 스페이서 양측의 기판으로 불순물 이온을 주입하는 단계; 불순물 이온이 주입된 기판을 산소 분위기로 열처리하여 불순물 이온을 활성화시켜 소오스/드레인을 형성함과 동시에, 기판의 표면 상에 제 2 산화막을 형성하는 단계; 및 상기 제 2 산화막을 포함하는 기판 전면에 제 2 질화막을 형성한 후, 상기 제 2 질화막과 상기 제 2 산화막을 블랭킷 식각하여 상기 제 1 질화막의 측면 및 상기 제 2 산화막 상에 제 2 질화막 스페이서를 형성하는 단계를 포함한다.
여기서, 제 2 산화막은 제 2 질화막 스페이서에 대한 완충막으로서 작용하도록 형성하고, 바람직하게 약 50Å의 두께로 형성한다. 또한, 열처리는 약 1000℃의 온도에서 약 10초 동안 수행한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 동기식 디램 소자의 제조방법을 설명하기 위한 단면도로서, 셀 영역의 트랜지스터 부분만을 도시한다.
도 2을 참조하면, 소자분리막(42)에 의해 액티브 영역이 정의되고 웰이 형성되어 있는 반도체 기판(40) 상에 게이트 절연막(44)을 형성하고, 그 상부에 게이트 물질로서 폴리실리콘막(46)과 텅스텐 계열의 금속막(48)을 순차적으로 형성한다. 여기서, 금속막(48)은 텅스텐막과 텅스텐 질화막의 적층막(W/WxN)으로 형성한다. 그 후, 금속막(48) 상에 하드 마스크용 절연막(50)을 형성하고, 이 절연막(50)을 마스크로하여 금속막(48)과 폴리실리콘막(46)을 식각하여 게이트(G)를 형성한다.
그리고 나서, 선택적 산화공정으로 반도체 기판(40)의 표면 및 폴리실리콘막(46)의 측벽에 약 20Å 두께로 제 1 산화막(52)을 형성하고, 기판 전면에 약 50Å의 두께로 제 1 질화막을 증착한다. 그 후, 제 1 질화막과 제 1 산화막(52)을 기판(40)의 표면이 노출되도록 블랭킷 식각하여 게이트(G) 및 절연막(50) 측벽에 제 1 질화막 스페이서(54)를 형성한다. 여기서, 제 1 질화막 스페이서(54)는 후속 열처리 공정시 산화로 인하여 발생되는 금속막(48)의 블로우업을 방지한다.
그 다음, 제 1 질화막 스페이서(54) 양측의 기판(40)으로 불순물 이온을 주입하고, 주입된 불순물이온을 활성화하기 위하여 급속열처리를 수행한다. 이때, 급속열처리를 약 1000℃의 온도에서 약 10초 동안 산소(O2) 분위기로 수행함으로써 소오스/드레인(56)을 형성함과 동시에, 노출된 기판(40)의 표면 상에 약 50Å 두께의 제 2 산화막(58)을 형성한다. 여기서, 제 2 산화막(58)은 이후 형성되는 제 2 질화막 스페이서(60)에 대한 완충막으로서 작용한다.
그 후, 기판 전면에 약 150Å의 두께로 제 2 질화막 스페이서(60)를 형성한다. 제 2 질화막 스페이서(60)를 형성하기 위한 공정은 다음과 같다. 먼저, 제 2 산화막(58)을 포함하는 기판 전면에 제 2 질화막을 형성한다. 다음으로 상기 제 2 질화막과 제 2 산화막(58)을 블랭킷 식각하여 제 2 질화막 스페이서(60)를 형성한다. 이때, 제 2 질화막 스페이서(60)는 제 1 질화막 스페이서(54)의 측면 및 제 2 산화막(58) 상에 형성되므로, 실리콘 기판(40)과는 직접 접하고 있지 않다. 이를 도2의 B에 도시하였다. 여기서, 제 2 질화막 스페이서(60)는 이후 셀콘택을 위한 콘택홀 형성시 식각정지층으로서 작용한다. 그 다음, 제 2 질화막 스페이서(60) 양측의 기판(40)으로 소오스/드레인(56) 보다 깊에 불순물 이온을 주입하여 딥 소오스/드레인(62)을 형성하고, 공지된 방법으로 플러그폴리 콘택 형성공정을 수행하여, 소오스/드레인(56)과의 셀콘택(64)을 형성한다.
상술한 본 발명에 의하면, 소오스/드레인 형성을 위한 열처리 공정을 종래의 질소 분위기 대신 산소 분위기로 수행함으로써, 별도의 공정을 추가하는 것 없이 제 2 질화막 스페이서 형성 전에 기판 표면에 산화막을 형성할 수 있기 때문에, 기판과 질화막의 직접 접촉이 방지되고, 또한 산화막이 질화막에 대한 완충막으로서 작용함에 따라 질화막으로 인하여 기판에 가해지는 스트레스가 충분히 완화될 수 있다.
이에 따라, 셀 트랜지스터에서 발생되는 접합 누설전류 및 GIDL 과 같은 누설전류가 효과적으로 감소되어, 동기식 디램 소자의 리프레시 특성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 상부에 게이트 절연막과, 폴리실리콘막 및 텅스텐 계열의 금속막으로 적층된 게이트와, 절연막이 순차적으로 형성된 반도체 기판을 준비하는 단계;
    상기 반도체 기판의 표면 및 상기 폴리실리콘막의 측벽에 제 1 산화막을 형성하는 단계;
    상기 제 1 산화막이 형성된 상기 기판 전면에 제 1 질화막을 형성하는 단계;
    상기 제 1 질화막 및 상기 제 1 산화막을 블랭킷 식각하여 상기 게이트 및 절연막 측벽에 제 1 질화막 스페이서를 형성하는 단계;
    상기 제 1 질화막 스페이서 양측의 기판으로 불순물 이온을 주입하는 단계;
    상기 불순물 이온이 주입된 상기 기판을 산소 분위기로 열처리하여 상기 불순물 이온을 활성화시켜 소오스/드레인을 형성함과 동시에, 상기 기판의 표면 상에 제 2 산화막을 형성하는 단계; 및
    상기 제 2 산화막을 포함하는 기판 전면에 제 2 질화막을 형성한 후, 상기 제 2 질화막과 상기 제 2 산화막을 블랭킷 식각하여 상기 제 1 질화막의 측면 및 상기 제 2 산화막 상에 제 2 질화막 스페이서를 형성하는 단계
    를 포함하는 것을 특징으로 하는 동기식 디램 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 2 산화막은 상기 제 2 질화막 스페이서에 대한 완충막으로서 작용하도록 형성하는 것을 특징으로 하는 동기식 디램 소자의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 산화막은 약 50Å의 두께로 형성하는 것을 특징으로 하는 동기식 디램 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 열처리는 약 1000℃의 온도에서 약 10초간 수행하는 것을 특징으로 하는 동기식 디램 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 금속막은 텅스텐막과 텅스텐 질화막의 적층막(W/WxN)으로 형성하는 것을 특징으로 하는 동기식 디램 소자의 제조방법.
KR10-2001-0038738A 2001-06-30 2001-06-30 동기식 디램 소자의 제조방법 Expired - Fee Related KR100411304B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0038738A KR100411304B1 (ko) 2001-06-30 2001-06-30 동기식 디램 소자의 제조방법
JP2002114653A JP2003031695A (ja) 2001-06-30 2002-04-17 半導体素子の製造方法
US10/142,404 US6713372B2 (en) 2001-06-30 2002-05-09 Method for manufacturing synchronous DRAM device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038738A KR100411304B1 (ko) 2001-06-30 2001-06-30 동기식 디램 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030002908A KR20030002908A (ko) 2003-01-09
KR100411304B1 true KR100411304B1 (ko) 2003-12-18

Family

ID=19711619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038738A Expired - Fee Related KR100411304B1 (ko) 2001-06-30 2001-06-30 동기식 디램 소자의 제조방법

Country Status (3)

Country Link
US (1) US6713372B2 (ko)
JP (1) JP2003031695A (ko)
KR (1) KR100411304B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597596B1 (ko) * 2004-06-30 2006-07-06 주식회사 하이닉스반도체 반도체 메모리장치의 게이트전극
DE102010030760B4 (de) * 2010-06-30 2014-07-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
TWI566365B (zh) * 2014-07-07 2017-01-11 旺宏電子股份有限公司 接觸結構及形成方法以及應用其之回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573965A (en) * 1991-03-27 1996-11-12 Lucent Technologies Inc. Method of fabricating semiconductor devices and integrated circuits using sidewall spacer technology
JPH11289088A (ja) * 1998-02-03 1999-10-19 Matsushita Electron Corp 半導体装置の製造方法
JP2000049346A (ja) * 1998-07-31 2000-02-18 Nec Corp 半導体装置およびその製造方法
KR20010084069A (ko) * 2000-02-23 2001-09-06 윤종용 모오스 트랜지스터 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289960A (ja) * 1987-05-22 1988-11-28 Fujitsu Ltd 電界効果型半導体装置
JP2907344B2 (ja) * 1990-06-27 1999-06-21 株式会社東芝 半導体装置およびその製造方法
JPH04354137A (ja) * 1991-05-31 1992-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2903884B2 (ja) * 1992-07-10 1999-06-14 ヤマハ株式会社 半導体装置の製法
JPH07321309A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd 半導体装置及びその製造方法
US5817562A (en) * 1997-01-24 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)
JP3350638B2 (ja) * 1997-06-26 2002-11-25 沖電気工業株式会社 半導体素子の製造方法
JP2000156497A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 半導体装置の製造方法
KR100390848B1 (ko) * 1999-06-24 2003-07-10 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성 방법
JP3381252B2 (ja) * 1999-06-30 2003-02-24 日本電気株式会社 半導体装置及びその製造方法
US6420250B1 (en) * 2000-03-03 2002-07-16 Micron Technology, Inc. Methods of forming portions of transistor structures, methods of forming array peripheral circuitry, and structures comprising transistor gates
KR100351907B1 (ko) * 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573965A (en) * 1991-03-27 1996-11-12 Lucent Technologies Inc. Method of fabricating semiconductor devices and integrated circuits using sidewall spacer technology
JPH11289088A (ja) * 1998-02-03 1999-10-19 Matsushita Electron Corp 半導体装置の製造方法
JP2000049346A (ja) * 1998-07-31 2000-02-18 Nec Corp 半導体装置およびその製造方法
KR20010084069A (ko) * 2000-02-23 2001-09-06 윤종용 모오스 트랜지스터 형성 방법

Also Published As

Publication number Publication date
JP2003031695A (ja) 2003-01-31
KR20030002908A (ko) 2003-01-09
US6713372B2 (en) 2004-03-30
US20030003671A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
KR100440263B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100505068B1 (ko) 반도체 소자의 다중 게이트 산화막 및 이를 포함하는게이트 전극 형성방법
KR20020043182A (ko) 반도체 장치 및 그 제조방법
KR100411304B1 (ko) 동기식 디램 소자의 제조방법
US7186647B2 (en) Method for fabricating semiconductor device having landing plug contact structure
KR20030089082A (ko) 반도체소자의 제조 방법
KR100579850B1 (ko) 모스 전계효과 트랜지스터의 제조 방법
KR100336771B1 (ko) 트랜지스터 형성방법
KR100945648B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100608340B1 (ko) 반도체소자의 게이트 형성방법
KR100608352B1 (ko) 반도체소자의 제조방법
KR100881387B1 (ko) 반도체소자의 제조방법
KR20040059931A (ko) 반도체소자의 듀얼 게이트 산화막 제조방법
KR20080030743A (ko) 반도체 장치의 제조 방법
KR100677774B1 (ko) 반도체 소자의 제조방법
KR100680972B1 (ko) 트랜지스터 및 그의 형성방법
KR100995332B1 (ko) 반도체 소자의 제조 방법
KR100588783B1 (ko) 반도체 소자 제조 방법
KR100572212B1 (ko) 반도체 소자 제조 방법
KR100479825B1 (ko) 반도체소자의 형성방법
KR20060077491A (ko) 반도체 소자의 제조방법
KR20020041191A (ko) 반도체 소자 및 그 제조방법
KR20020056643A (ko) 반도체 소자 및 그 제조방법
KR20030001754A (ko) Ｃｍｏｓ ｆｅｔ 형성 방법
KR20030050681A (ko) 듀얼게이트산화막의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010630

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030329

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20031128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20031202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20031203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20061122

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20071120

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20081125

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20091126

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20101125

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20111121

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20121121

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee