KR100410553B1 - Wide Dynamic Range Variable gain Amplifier - Google Patents
Wide Dynamic Range Variable gain Amplifier Download PDFInfo
- Publication number
- KR100410553B1 KR100410553B1 KR10-2001-0038781A KR20010038781A KR100410553B1 KR 100410553 B1 KR100410553 B1 KR 100410553B1 KR 20010038781 A KR20010038781 A KR 20010038781A KR 100410553 B1 KR100410553 B1 KR 100410553B1
- Authority
- KR
- South Korea
- Prior art keywords
- control voltage
- load
- variable
- vga
- vga unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 abstract description 8
- 238000012545 processing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
본 발명은 무선통신 시스템에서 넓은 동작영역의 이득을 가변시켜 안정된 신호처리특성을 갖도록 하는 가변이득증폭기에 관한 것이다. 본 발명의 일 측면에 따르면, 캐스케이드 연결된 다수의 VGA 단위셀 -각 VGA 단위셀은 가변부하부를 구비함-; 콘트롤전압에 대한 상기 VGA 단위셀의 로그이득이 선형성을 가지도록 지수함수의 제어전압을 발생하기 위한 지수함수 발생부; 상기 지수함수 발생부로부터 출력된 제어전압에 대하여 공정특성에 의한 상기 VGA 단위셀의 상호콘덕턴스 및 저항 값의 변화를 보상하기 위한 상호콘덕턴스-저항 보상부; 상기 상호콘덕턴스-저항 보상부로부터 출력된 제어전압에 응답하여 상기 VGA 단위셀의 상기 가변부하부의 부하저항값을 변화시키기 위한 가변부하 발생부를 구비하는 가변이득 증폭기가 제공된다.The present invention relates to a variable gain amplifier that has a stable signal processing characteristic by varying a gain of a wide operating area in a wireless communication system. According to one aspect of the invention, a plurality of cascaded VGA unit cells, each VGA unit cell has a variable load; An exponential function generator for generating a control voltage of an exponential function such that the log gain of the VGA unit cell with respect to a control voltage has a linearity; A cross-conductance-resistance compensator for compensating for the change in the cross-conductance and resistance values of the VGA unit cells due to process characteristics with respect to the control voltage output from the exponential function generator; A variable gain amplifier including a variable load generation unit for changing a load resistance value of the variable load unit of the VGA unit cell in response to a control voltage output from the mutual conductance-resistance compensation unit is provided.
Description
본 발명은 무선통신 시스템에 사용되는 가변이득 증폭기에 관한 것으로서, 보다 구체적으로는 넓은 동작영역의 이득을 가변시켜 안정된 신호처리 특성을 갖도록 하는 가변이득증폭기(wide dynamic range variable gain amplifier)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a variable gain amplifier for use in a wireless communication system, and more particularly, to a wide dynamic range variable gain amplifier for varying gain in a wide operating range to have stable signal processing characteristics.
도 1은 일반적인 무선통신 시스템에 있어서, 수신기(receiver)의 구조를 도시한 것이다. 도 1에서, 1은 로우 노이즈(low noise) 증폭기, 2는 다운 믹서(down mixer), 3은 가변이득 증폭기, 4는 필터, 5는 아날로그 디지탈 변환기를 각각 나타낸다.1 illustrates a structure of a receiver in a general wireless communication system. In Fig. 1, 1 denotes a low noise amplifier, 2 denotes a down mixer, 3 denotes a variable gain amplifier, 4 denotes a filter, and 5 denotes an analog digital converter.
상기한 바와같은 무선통신 시스템에 있어서, 무선환경은 낮은 파워와 잡음, 그리고 간섭기(interferer) 때문에 잡음 특성이 매우 중요한 요소가 된다. 또한, 파워는 거리의 함수가 되므로, 수신되는 신호는 그 크기가 매우 넓은 범위를 가지므로, 왜곡(distortion) 특성도 매우 중요한 특성이 된다.In the wireless communication system as described above, the noise characteristics are very important factors in the wireless environment because of the low power, noise, and the interferer. In addition, since power is a function of distance, since the received signal has a very wide range, the distortion characteristic is also a very important characteristic.
그러므로, 상기 무선 통신 시스템의 수신기가 좋은 잡음특성을 가지려면 로우 노이즈 증폭기(1)와 다운 믹서(2)가 가능한 큰 이득을 가져야 한다. 그러나, 로누 노이즈 증폭기(1)와 다운 믹서(2)가 높은 이득을 갖고, CDMA 의 경우 수신되는 신호가 90dB의 넓은 다이나믹 레인지를 가지므로, 신호패스의 왜곡은 심해지게 된다.Therefore, the low noise amplifier 1 and the down mixer 2 should have as much gain as possible for the receiver of the wireless communication system to have good noise characteristics. However, since the low noise amplifier 1 and the down mixer 2 have a high gain, and in the case of CDMA, the received signal has a wide dynamic range of 90 dB, the signal path distortion becomes severe.
이를 해결하기 위해서, 종래의 수신기는 가변이득 증폭기(3)를 사용하여 넓은 다이나믹 레인지를 일정한 크기로 제어하였다. 상기 가변이득 증폭기(3)는 잡음특성을 위하여 가장 첫단의 이득을 가능한 높이게 되는데, 만약 수신되는 신호로 최대신호가 들어오는 경우에는 가변이득 증폭기(3)의 초단이득이 더해져 신호왜곡이 발생하는 문제점이 있었다.In order to solve this problem, the conventional receiver uses the variable gain amplifier 3 to control the wide dynamic range to a constant size. The variable gain amplifier 3 increases the gain of the first stage as much as possible for the noise characteristics. If the maximum signal is received as the received signal, the first gain of the variable gain amplifier 3 is added to generate a signal distortion. there was.
도 2는 도 1의 무선통신 시스템에 사용된 종래의 가변이득 증폭기의 가변이득 셀의 회로도이다.2 is a circuit diagram of a variable gain cell of a conventional variable gain amplifier used in the wireless communication system of FIG.
도 2를 참조하면, 종래의 가변이득 셀은 접지전원에 접속되며 차동입력신호 Vin+ 및 Vin-를 게이트 입력으로 하는 NMOS 트랜지스터 M1 및 M2와, NMOS 트랜지스터 M1 및 M2과 출력단 사이에 각각 접속되며 제어전압(Vc)을 게이트 입력으로 하는 NMOS 트랜지스터 M5 및 M6와, 출력단과 전원전압 사이에 접속된 두 개의 부하저항(RL)으로 구성된다. 종래의 가변이득 증폭기로 도 2에서와 같은 기본적인 가변이득 셀을 사용하는 경우, 상기 가변이득 셀의 전원전압이 낮으며, 부하저항(RL)이 크고, 전류량이 많기 때문에 출력단(Vout)에서의 다이나믹 레인지는 매우 좁아지게 된다. 그러므로, 반드시 초단 증폭기는 넓은 이득과 넓은 가변이득범위를 가져야 한다.Referring to FIG. 2, a conventional variable gain cell is connected to a ground power supply and is connected between NMOS transistors M1 and M2 having gate inputs of differential input signals V in + and V in- , respectively, between the NMOS transistors M1 and M2 and an output terminal. And NMOS transistors M5 and M6 having the control voltage Vc as the gate input, and two load resistors R L connected between the output terminal and the power supply voltage. In the case of using a conventional variable gain cell as shown in FIG. 2 as a conventional variable gain amplifier, since the power supply voltage of the variable gain cell is low, the load resistance R L is large, and the amount of current is large, The dynamic range is very narrow. Therefore, the ultra-short amplifier must have wide gain and wide variable gain range.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 넓은 다이나믹 레인지를 확보할 수 있는 가변이득 증폭기를 제공하는 데 그 목적이 있다.The present invention has been made to solve the problems of the prior art as described above, and an object thereof is to provide a variable gain amplifier capable of securing a wide dynamic range.
도 1은 종래의 무선통신 시스템의 블록 구성도,1 is a block diagram of a conventional wireless communication system,
도 2는 종래의 무선통신 시스템에 있어서, 가변이득 증폭기의 단위셀을 나타낸 도면,2 is a view showing a unit cell of a variable gain amplifier in a conventional wireless communication system,
도 3은 본 발명의 실시예에 가변이득 증폭기의 블록구성도,3 is a block diagram of a variable gain amplifier in an embodiment of the present invention;
도 4는 도 3의 본 발명의 가변이득 증폭기의 단위셀을 나타낸 도면,4 is a view showing a unit cell of the variable gain amplifier of the present invention of FIG.
도 5는 도 3의 본 발명의 가변이득 증폭기에 있어서, 가변부하발생기의 구성도,5 is a block diagram of a variable load generator in the variable gain amplifier of the present invention of FIG.
도 6은 도 5의 가변부하발생기를 사용한 경우, 본 발명의 가변이득 증폭기의 단위셀의 이득을 나타낸 도면,6 is a view showing the gain of the unit cell of the variable gain amplifier of the present invention when the variable load generator of FIG.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : 로우 노이즈 증폭기 2 : 다운 믹서1: low noise amplifier 2: down mixer
3, 10 : 가변이득 증폭기 4 : 필터3, 10: variable gain amplifier 4: filter
5 : 아날로그 디지탈 변환기 61-63 : 가변이득 증폭기 단위셀5: analog digital converter 61-63: variable gain amplifier unit cell
7 : 가변부하 발생기 8 : 지수함수 발생기7: variable load generator 8: exponential function generator
9 : 상호콘덕턴스-저항 보상부 71, 72, A : 연산증폭기9: mutual conductance-resistance compensator 71, 72, A: operational amplifier
73 : 전압-전류 변환기 I2, I3 : 모니터링전류73: voltage-to-current converter I2, I3: monitoring current
이와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 캐스케이드 연결된 다수의 VGA 단위셀 -각 VGA 단위셀은 가변부하부를 구비함-; 콘트롤전압에 대한 상기 VGA 단위셀의 로그이득이 선형성을 가지도록 지수함수의 제어전압을 발생하기 위한 지수함수 발생부; 상기 지수함수 발생부로부터 출력된 제어전압에 대하여 공정특성에 의한 상기 VGA 단위셀의 상호콘덕턴스 및 저항 값의 변화를 보상하기 위한 상호콘덕턴스-저항 보상부; 상기 상호콘덕턴스-저항 보상부로부터 출력된 제어전압에 응답하여 상기 VGA 단위셀의 상기 가변부하부의 부하저항값을 변화시키기 위한 가변부하 발생부를 구비하는 가변이득 증폭기가 제공된다.According to an aspect of the present invention for achieving the above object, a plurality of cascaded VGA unit cells, each VGA unit cell has a variable load; An exponential function generator for generating a control voltage of an exponential function such that the log gain of the VGA unit cell with respect to a control voltage has a linearity; A cross-conductance-resistance compensator for compensating for the change in the cross-conductance and resistance values of the VGA unit cells due to process characteristics with respect to the control voltage output from the exponential function generator; A variable gain amplifier including a variable load generation unit for changing a load resistance value of the variable load unit of the VGA unit cell in response to a control voltage output from the mutual conductance-resistance compensation unit is provided.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail.
도 3는 본 발명의 실시예에 따른 가변이득 증폭기의 회로 구성도를 도시한 것이다.3 is a circuit diagram of a variable gain amplifier according to an exemplary embodiment of the present invention.
도 3를 참조하면, 본 발명의 실시예에 따른 가변이득 증폭기(10)는 캐스캐이드(cascade) 연결된 다수의 가변이득증폭기 단위셀(VGA unit cell, 61-63)과, VGA 단위셀(61-63)의 로그(log) 이득이 콘트롤전압(Vctrl)에 대해 선형성을 갖도록 지수함수의 제어전압을 발생하는 지수함수 발생부(exponential function generator)(8)와, 상기 지수함수 발생부(8)에서 발생된 제어전압의 공정특성을 보상하기 위한 상호콘덕턴스-저항 보상부(Gm-R compensation)(9)와, 콘트롤전압(Vctrl)과 제어전압(Vc)에 따라서 상기 VGA 단위셀(61-62)의 저항을 가변시켜주기 위한 가변저항 발생기(Variable Load Generator)(7)를 구비한다.Referring to FIG. 3, the variable gain amplifier 10 according to an exemplary embodiment of the present invention may include a plurality of variable gain amplifier unit cells 61-63 and a VGA unit cell 61 connected to cascades. An exponential function generator 8 for generating a control voltage of an exponential function such that the log gain of the controller 63 is linear with respect to the control voltage Vctrl, and the exponential function generator 8 The VGA unit cell 61-according to the mutual conductance-resistance compensator Gm-R compensation 9 and the control voltage Vctrl and the control voltage Vc to compensate the process characteristics of the control voltage generated at A variable load generator 7 for varying the resistance of 62 is provided.
상기한 바와같은 본 발명의 가변이득 증폭기(10)의 동작을 설명한다.The operation of the variable gain amplifier 10 of the present invention as described above will be described.
본 발명에서는 CDMA 휴대전화기와 같이 90dB의 넓은 가변이득 범위를 가지기 위해서 VGA 단위셀의 가변범위가 한정되므로 VGA 단위셀(61-63)을 캐스케이드 연결구성하는데, 이때 VGA 단위셀은 90dB의 이득가변범위를 만족하도록 그의 수가 결정된다.In the present invention, since the variable range of the VGA unit cell is limited in order to have a wide variable gain range of 90 dB, such as a CDMA mobile phone, the VGA unit cells 61-63 are cascaded, where the VGA unit cell has a gain variable range of 90 dB. Its number is determined to satisfy.
상기 지수함수 발생기(8)는 지수함수의 제어전압을 발생하는데, VGA의 로그이득이 제어전압에 대해 선형성을 가져야 하므로 지수함수의 제어전압을 발생한다. 상기 상호콘덕턴스-저항 보상부(9)는 상기 지수함수 발생기(8)로부터 발생된 제어전압을 입력하여 VGA 단위셀(61-63)의 이득을 결정하는 상호 콘덕턴스(gm)과 부하저항(RL)의 변화를 보상한다.The exponential function generator 8 generates the control voltage of the exponential function, which generates the control voltage of the exponential function because the log gain of the VGA must be linear with respect to the control voltage. The mutual conductance-resistance compensator 9 inputs a control voltage generated from the exponential function generator 8 to determine a mutual conductance gm and a load resistance that determine the gain of the VGA unit cells 61-63. Compensates for changes in R L ).
그러므로, 상기 상호콘덕턴스-저항 보상부(9)는 지수함수이고 이득의 변화를 보상할 수 있는 보상된 제어전압(Vc)을 상기 VGA 단위셀(61-63)로 출력한다. 이때, 상기 상호콘덕턴스-저항 보상부(9)는 공정변화, 온도변화, 전원전압의 변화 등에 대해 이득이 변화되는 것을 보상하여 줌으로써 상기와 같은 원하지 않는 요소들에 대한 변화를 최소화한다.Therefore, the mutual conductance-resistance compensator 9 outputs the compensated control voltage Vc, which is an exponential function and can compensate for the change in gain, to the VGA unit cells 61-63. In this case, the mutual conductance-resistance compensator 9 compensates for a change in gain with respect to a process change, a temperature change, a change in the power supply voltage, and the like, thereby minimizing changes to the unwanted elements.
또한, 상기 상호콘덕턴스-저항 보상부(9)로부터 발생된 제어전압(Vc)은 가변부하 발생부(7)로 제공되어 VGA단위셀(61-63)의 부하저항을 가변할 수 있다.In addition, the control voltage Vc generated from the mutual conductance-resistance compensator 9 may be provided to the variable load generator 7 to vary the load resistance of the VGA unit cells 61-63.
도 4는 도 3의 가변이득 증폭기(10)에 있어서, VGA 단위셀(61-63)의 상세 회로를 도시한 것이다.4 illustrates a detailed circuit of the VGA unit cells 61-63 in the variable gain amplifier 10 of FIG. 3.
도 4를 참조하면, VGA 단위셀은 접지전원에 접속되며 차동입력신호 Vin+ 및 Vin-를 게이트 입력으로 하는 NMOS 트랜지스터 M1 및 M2와, 접지전원과 Vc1 노드 사이에 접속되며, 기준전압(Vref)을 게이트 입력으로 하는 NMOS 트랜지스터 M7과, Vc1 노드의 피드백 전압과 제어전압(Vc)를 입력으로 하는 연산증폭기와, 연산증폭기의 출력을 게이트 입력으로 하며 NMOS 트랜지스터 M1 및 M2과 두 출력단 사이에 각각 접속된 NMOS 트랜지스터 M5 및 M6와, 노드 Vc1에 접속되며 연산증폭기의 출력을 게이트 입력으로 하는 NMOS 트랜지스터(M8)와, 두 출력단 사이에 접속된 두 개의 부하저항(RL)과, 두 출력단 사이에 접속된 부하 NMOS 트랜지스터(M3)를 구비한다. 여기서, 두 개의 부하저항(RL)의 접속 노드는 노드 'A'에 연결되며, NMOS 트랜지스터(M3)의 게이트는 노드 'B'에 연결되어 있다.NMOS트랜지스터(M1, M2)는 상호 콘덕턴스(gm) 셀을 구성하며, 상기 상호 콘덕턴스(gm)는 상기 상호콘덕턴스-저항 보상부(9)에 의해 보상된 제어전압(Vc)에 의해 변화된다. 즉,Referring to FIG. 4, the VGA unit cell is connected to a ground power supply and is connected between the NMOS transistors M1 and M2 having the differential input signals V in + and V in − as a gate input, and the ground power supply and the Vc1 node. NMOS transistor M7 with Vref as the gate input, an operational amplifier with the feedback voltage and control voltage Vc of the node Vc1 as the input, and the output of the operational amplifier as the gate input, between the NMOS transistors M1 and M2 and the two output stages. NMOS transistors M5 and M6 connected respectively, an NMOS transistor M8 connected to the node Vc1 as the gate input of the operational amplifier, two load resistors R L connected between the two output terminals, and between the two output terminals. And a load NMOS transistor M3 connected to it. Here, the connection node of the two load resistors R L is connected to the node 'A', and the gate of the NMOS transistor M3 is connected to the node 'B'. The NMOS transistors M1 and M2 have mutual conductance. (gm) cells, and the mutual conductance gm is changed by the control voltage Vc compensated by the mutual conductance-resistance compensator 9. In other words,
여기서, Reff 는 등가부하저항값이 되는데, 도 4의 노드 A, B의 전압 상태에 따라 달라지며, 노드 A, B의 전압 상태는 상기 도 3의 가변부하 발생기(7)에 의해 결정된다.Here, Reff becomes an equivalent load resistance value, which depends on the voltage states of nodes A and B of FIG. 4, and the voltage states of nodes A and B are determined by the variable load generator 7 of FIG. 3.
도 5는 상기 도 3의 가변부하 발생기(7)의 상세회로도이다. 도 5에 도시된 바와 같이 가변부하 발생기(7)는 연산증폭기(71, 72)와, NMOS 트랜지스터(M4)와, 저항(R)과, 전압-전류 변환기 변환기(73)를 구비한다.전압-전류 변환기(73)는 상기 상호 콘덕턴스-저항 보상부(9)를 통해 보상된 제어전압(Vc)을 밴드갭 전압(Vbgr)과 콘트롤전압(Vctrl)을 입력하여 전류값으로 변화하여 I2, I3을 발생한다.5 is a detailed circuit diagram of the variable load generator 7 of FIG. As shown in FIG. 5, the variable load generator 7 includes operational amplifiers 71 and 72, an NMOS transistor M4, a resistor R, and a voltage-to-current converter converter 73. The current converter 73 changes the control voltage Vc compensated by the mutual conductance-resistance compensator 9 into a current value by inputting a band gap voltage Vbgr and a control voltage Vctrl to I2 and I3. Occurs.
따라서, 가변부하 발생기(7)와 VGA 단위셀(61-63)으로 구성된 일련의 피드백회로에 의해 형성된 등가부하저항(Reff)는 하기와 같다.Therefore, the equivalent load resistance Reff formed by a series of feedback circuits composed of the variable load generator 7 and the VGA unit cells 61-63 is as follows.
그리고 And
I2=Vbgr/Rbgr, I3=Vctrl/RctrlI 2 = Vbgr / Rbgr, I 3 = Vctrl / Rctrl
그러므로, 최종 출력되는 VGA단위셀의 이득은 제어전압에 의한 gm 값의 변화와 Reff로 표현되는 제어전압(Vc)에 의한 부하저항값의 변화로 나타나게 된다.Therefore, the gain of the finally output VGA unit cell is represented by the change of the gm value by the control voltage and the load resistance value by the control voltage Vc expressed by Reff.
도 6은 가변부하저항을 사용하는 경우의 VGA 단위셀의 이득변화를 도식적으로 나타낸 것으로서, "a" 는 본 발명의 단위셀을 적용한 경우 콘트롤전압(Vctrl)에 대한 이득을 나타낸 것이고, "b"는 기본단위셀(도 2 참조)을 적용한 경우이다.6 is a diagram schematically illustrating a change in gain of a VGA unit cell when a variable load resistor is used, and "a" shows a gain with respect to a control voltage Vctrl when the unit cell of the present invention is applied, and "b". Is the case where the basic unit cell (see FIG. 2) is applied.
도 6을 참조하면, ±10dB 의 이득변화를 가지는 VGA 단위셀(종래기술)이 ±15dB 의 이득변화를 가지는 VGA 단위셀(본 발명)로 변화함을 알 수 있다. 이러한 이득변화는 우선 캐스케이드 연결된 VGA 단위셀의 수를 줄일 수 있으며, 이에 따라 전류소모도 감소시킬 수 있다. 특히, 초단의 이득을 충분히 크게하여 잡음 특성을 좋게 하면서도 큰 입력신호가 들어오는 경우 이득을 충분히 낮추어 줌으로써 신호의 왜곡특성을 향상시키게 된다.Referring to FIG. 6, it can be seen that a VGA unit cell (prior art) having a gain change of ± 10 dB is changed to a VGA unit cell having a gain change of ± 15 dB (the present invention). This gain change can first reduce the number of cascaded VGA unit cells, thus reducing current consumption. In particular, the gain of the first stage is sufficiently large to improve the noise characteristic while the distortion of the signal is improved by sufficiently lowering the gain when a large input signal is input.
상기한 바와같은 본 발명의 가변이득 증폭기에 따르면, 캐스케이드되는 VGA 단위셀의 수를 종래에 비하여 감소시킬 수 있으므로 전류소모를 감소시키고, 초단의 이득을 충분히 크게하여 잡음특성을 향상시키며, 큰신호 입력이 인가되는 경우 이득을 충분히 낮추어 줌으로써 신호의 왜곡특성도 향상시킬 수 있다.According to the variable gain amplifier of the present invention as described above, since the number of cascaded VGA unit cells can be reduced as compared with the conventional method, current consumption is reduced, and the gain of the first stage is sufficiently large to improve the noise characteristic, and to input a large signal. When applied, the gain can be sufficiently lowered to improve the distortion characteristics of the signal.
또한, 본 발명은 이득을 변화시킬 수 있는 요소들에 대하여 보상을 하여 줌으로써 이들에 대한 변화를 최소화시켜 양산성을 크게 향상할 수 있다. 그리고 표준 CMOS 프로세스를 적용함으로써 주변블럭간의 집적도를 향상시킬 수 있다.In addition, the present invention can greatly improve the productivity by minimizing the change to these by compensating for the elements that can change the gain. In addition, the integration between peripheral blocks can be improved by applying standard CMOS processes.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038781A KR100410553B1 (en) | 2001-06-30 | 2001-06-30 | Wide Dynamic Range Variable gain Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038781A KR100410553B1 (en) | 2001-06-30 | 2001-06-30 | Wide Dynamic Range Variable gain Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002046A KR20030002046A (en) | 2003-01-08 |
| KR100410553B1 true KR100410553B1 (en) | 2003-12-18 |
Family
ID=27712690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038781A Expired - Fee Related KR100410553B1 (en) | 2001-06-30 | 2001-06-30 | Wide Dynamic Range Variable gain Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100410553B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391260B2 (en) | 2005-12-06 | 2008-06-24 | Electronics And Telecommunications Research Institute | Variable gain amplifier and variable gain amplifier module |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102345764B1 (en) * | 2020-05-25 | 2021-12-31 | 주식회사 에스앤에이 | Variable gain amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376410A (en) * | 1989-08-18 | 1991-04-02 | Nec Corp | Automatic gain control amplifier |
| JPH1065468A (en) * | 1996-08-15 | 1998-03-06 | Nec Corp | Variable gain amplifier |
-
2001
- 2001-06-30 KR KR10-2001-0038781A patent/KR100410553B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376410A (en) * | 1989-08-18 | 1991-04-02 | Nec Corp | Automatic gain control amplifier |
| JPH1065468A (en) * | 1996-08-15 | 1998-03-06 | Nec Corp | Variable gain amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391260B2 (en) | 2005-12-06 | 2008-06-24 | Electronics And Telecommunications Research Institute | Variable gain amplifier and variable gain amplifier module |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002046A (en) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100742727B1 (en) | Variable gain amplifier, radio receiver and variable gain amplifying method | |
| KR100356022B1 (en) | CMOS variable gain amplifier and control method therefor | |
| KR100461969B1 (en) | Exponential function generator implemented by CMOS process and variable gain amplifier using the same | |
| US7339435B2 (en) | Amplifier and device having amplifier, and mutual conductance control method | |
| US5594383A (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
| US6707336B2 (en) | Operational amplifier with chopped input transistor pair | |
| US7161406B1 (en) | Method and apparatus for providing non 2:1 Gilbert cell mixer | |
| CN115395907A (en) | Variable gain amplifier | |
| KR101127461B1 (en) | Highly Linear Variable Gain Amplifier | |
| CN116009641A (en) | Current mirror circuit, protection circuit, bias circuit and electronic equipment | |
| KR0154782B1 (en) | Line equalizer using register array | |
| KR100410553B1 (en) | Wide Dynamic Range Variable gain Amplifier | |
| EP1349268B1 (en) | MOS variable gain amplifier | |
| EP1271777B1 (en) | A digital technologic attenuate control circuit of current-model step by step | |
| US6879204B1 (en) | Exponential conversion circuit | |
| EP1260015B1 (en) | Variable transconductance variable gain amplifier utilizing a degenerated differential pair | |
| KR20030048359A (en) | Differential amplifier | |
| KR100824376B1 (en) | Bias Circuit of Variable Gain Amplifier with Linear Gain Control | |
| KR20000005688A (en) | Amplifier and method of canceling distortion by combining hyperbolic tangent and hyperbolic sine transfer functions | |
| KR100450755B1 (en) | Transconductor amplifier with wide linear range and high gain | |
| Ramirez-Angulo et al. | Highly linear wide tuning range CMOS transconductor operating in moderate inversion | |
| KR100801563B1 (en) | Variable gain amplifier | |
| US6819167B2 (en) | Filter circuit | |
| Vimala et al. | Design of Digitally Controlled Variable Gain Amplifier in 130nm Process | |
| KR100282713B1 (en) | Variable Gain Amplification Circuit for Automatic Gain Control of Mobile Communication Terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010630 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20021230 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20031125 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20031201 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20031202 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |