KR100405935B1 - Low power two stage Ring Oscillator - Google Patents
Low power two stage Ring Oscillator Download PDFInfo
- Publication number
- KR100405935B1 KR100405935B1 KR10-2001-0085366A KR20010085366A KR100405935B1 KR 100405935 B1 KR100405935 B1 KR 100405935B1 KR 20010085366 A KR20010085366 A KR 20010085366A KR 100405935 B1 KR100405935 B1 KR 100405935B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- differential amplifier
- output
- ring oscillator
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006880 cross-coupling reaction Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 차동 증폭기(differential amplifier)를 크로스 커플링시켜 전류 소모 및 지터의 발생을 줄인 이단으로 구성된 저전력 링 오실레이터에 관한 것으로, 바이어스 전압(Vbiasp)이 게이트에 인가되는 제 1 PMOS 트랜지스터의 드레인에 각각 소오스가 연결되고 각각의 게이트에 입력 신호(Vib)와 입력 신호(Vi)가 입력되는 제 2,3 PMOS 트랜지스터;상기 제 2 PMOS 트랜지스터의 드레인 및 접지 단자사이에 구성되는 크로스 커플링 제 1 단 트랜지스터들;출력 노드 Vzb와 접지 단자 사이에 구성되는 제 1 발진자(Cz)와, 노드 Vzb와 크로스 커플링 노드 Vob 사이에 구성되는 저항(Rz);상기 제 3 PMOS 트랜지스터의 드레인 및 접지 단자사이에 구성되는 크로스 커플링 제 2 단 트랜지스터들;출력 노드 Vz와 접지 단자 사이에 구성되는 제 2 발진자(Cz)와, 노드 Vz와 크로스 커플링 노드 Vo 사이에 구성되는 저항 (Rz)으로 구성되는 차동 증폭기가 제 1,2의 스테이지로 구성되고,제 1 차동 증폭기와 제 2 차동 증폭기의 출력단(Vob)과 출력단(Vo)을 크로스 커플링시키고, 출력 노드(Vzb)와 출력 노드(Vz)를 로우 패스 필터 역할을 하는 출력단으로 사용하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a two stage low power ring oscillator that cross-couples a differential amplifier to reduce current consumption and jitter, each of which is applied to the drain of a first PMOS transistor where a bias voltage Vbiasp is applied to the gate. A second and third PMOS transistors having a source connected thereto and an input signal Vib and an input signal Vi input to respective gates; a cross coupling first stage transistor configured between a drain and a ground terminal of the second PMOS transistor; A first oscillator Cz configured between the output node Vzb and the ground terminal, and a resistor Rz configured between the node Vzb and the cross coupling node Vob; configured between the drain and ground terminals of the third PMOS transistor. Cross coupling second stage transistors; a second oscillator Cz configured between an output node Vz and a ground terminal, and a node Vz and a cross coupling node Vo. A differential amplifier composed of a resistor Rz constituted between the first and second stages is cross-coupled between an output terminal Vo and an output terminal Vo of the first differential amplifier and the second differential amplifier, and the output The node Vzb and the output node Vz are used as output terminals serving as low pass filters.
Description
본 발명은 링 오실레이터에 관한 것으로, 구체적으로 차동 증폭기 (differential amplifier)를 크로스 커플링시켜 전류 소모 및 지터의 발생을 줄인 이단으로 구성된 저전력 링 오실레이터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to ring oscillators, and more particularly, to a low power ring oscillator composed of two stages that cross-couples a differential amplifier to reduce current consumption and jitter.
일반적으로 링 오실레이터는 링 오실레이터 인에이블 신호가 입력됨에 따라 일정 주기의 링 오실레이터 출력신호를 내보내게 되는데, 저항, 전류, 커패시터등을 적절히 조정하여 원하는 주기를 만들어 낸다.In general, a ring oscillator outputs a ring oscillator output signal of a certain period as a ring oscillator enable signal is input. The ring oscillator generates a desired period by appropriately adjusting resistors, currents, and capacitors.
디램 등과 같은 반도체 메모리 소자에서 채용되는 일반적인 링 오실레이터는 전원 전압(Vcc)과 온도에 따라 주기의 변화도가 심하다. 즉, 고전압(High Vcc) 또는 저온에서는 주기가 빨라지고, 저전압(Low Vcc) 또는 고온에서는 주기가 느려진다.In general, ring oscillators employed in semiconductor memory devices such as DRAMs have a long period of change depending on the power supply voltage (Vcc) and temperature. That is, the cycle becomes faster at high voltage (High Vcc) or low temperature, and the cycle is slowed at low voltage (Low Vcc) or high temperature.
이하에서 종래 기술의 차동 증폭기를 사용한 링 오실레이터에 관하여 설명한다.Hereinafter, a ring oscillator using a differential amplifier of the prior art will be described.
도 1은 종래 기술의 링 오실레이터의 구성도이고,도 2는 종래 기술의 링 오실레이터의 차동 증폭기의 회로도이다.1 is a configuration diagram of a ring oscillator of the prior art, and FIG. 2 is a circuit diagram of a differential amplifier of a ring oscillator of the prior art.
도 1의 종래 기술의 링 오실레이터 회로는 도 2의 차동 증폭기를 기본 증폭단으로 삼아 제 1 차동 증폭기(11)와 제 2 차동 증폭기(12)의 두 단을 서로 연결시킨 형태이다.In the ring oscillator circuit of FIG. 1, the two stages of the first differential amplifier 11 and the second differential amplifier 12 are connected to each other by using the differential amplifier of FIG. 2 as a basic amplifier stage.
이때 쓰이는 차동 증폭기의 로드단은 주파수 특성 그래프에서 인덕터 (inductor) 역할을 하는 액티브 로드(active load)로 구성되어져 있다.The load stage of the differential amplifier used here consists of an active load that acts as an inductor in the frequency characteristic graph.
이를 통하여 오실레이션을 위한 위상 지연 90도 이상을 얻을 수 있다.Through this, a phase delay of 90 degrees or more for oscillation can be obtained.
위상지연(phase shift 혹은 phase delay) 90도와 충분한 출력이득으로 오실레이션하도록 하기 위해서는 Cl과 Cz의 기생 커패시턴스의 값을 조정해야 한다.To ensure oscillation with 90 degrees of phase shift or sufficient output gain, the parasitic capacitances of C l and C z must be adjusted.
그러나, 이런 조정도 밀러 효과(miller effect)에 의한 영향으로 인해 한계가 있고 정확히 예측하기가 불가능하다.However, this adjustment is also limited due to the effect of the miller effect and is impossible to predict accurately.
즉, 밀러 효과에 의해서 두 pole들의 크기 차이가 더욱 벌어지게 되어, 충분한 위상지연을 얻지 못한다.In other words, due to the Miller effect, the size difference between the two poles becomes wider, and thus, sufficient phase delay is not obtained.
차동 증폭기의 구성은 도 2에서와 같이, 바이어스 전압(Vbiasp)이 게이트에 인가되어 전원 전압을 공급하는 제 1 PMOS 트랜지스터(21)와, 상기 제 1 PMOS 트랜지스터(21)의 드레인에 각각 소오스가 연결되고 각각의 게이트에 입력 신호(Vib)와 입력 신호(Vi)가 입력되는 제 2,3 PMOS 트랜지스터(22)(23)와, 상기 제 2 PMOS 트랜지스터(22)의 드레인과 접지 단자 사이에 구성되고 게이트가 노드 Vz에 연결되는 제 1 NMOS 트랜지스터(28)와, 노드 Vz와 접지 단자 사이에 구성되는 제 1 발진자(Cz)(24)와, 노드 Vz와 제 1 NMOS 트랜지스터(28)의 드레인 사이에 구성되는 저항(Rz)과, 제 1 NMOS 트랜지스터(28)의 드레인과 접지 단자사이에 구성되는 제 2 발진자(CL)와, 상기 제 3 PMOS 트랜지스터(23)의 드레인과 접지 단자 사이에 구성되고 게이트가 노드 Vzb에 연결되는 제 2 NMOS 트랜지스터(29)와, 노드 Vzb와 접지 단자 사이에 구성되는 제 3 발진자(Cz)(25)와, 노드 Vzb와 제 2 NMOS 트랜지스터(29)의 드레인 사이에 구성되는 저항(Rz)과, 제 2 NMOS 트랜지스터(29)의 드레인과 접지 단자사이에 구성되는 제 4 발진자(CL)로 구성된다.As shown in FIG. 2, the differential amplifier has a source connected to a first PMOS transistor 21 to which a bias voltage Vbiasp is applied to a gate to supply a power supply voltage, and a drain of the first PMOS transistor 21. And between the second and third PMOS transistors 22 and 23 to which an input signal Vib and an input signal Vi are input to each gate, and a drain and a ground terminal of the second PMOS transistor 22, respectively. Between a first NMOS transistor 28 having a gate connected to node Vz, a first oscillator Cz 24 configured between node Vz and a ground terminal, and a drain of node Vz and first NMOS transistor 28; A resistor Rz configured, a second oscillator C L configured between the drain of the first NMOS transistor 28 and the ground terminal, and a drain and the ground terminal of the third PMOS transistor 23 A second NMOS transistor 29 having a gate connected to the node Vzb, The third oscillator (Cz) 25 configured between Vzb and the ground terminal, the resistor Rz configured between the node Vzb and the drain of the second NMOS transistor 29, and the drain of the second NMOS transistor 29. And a fourth oscillator C L constructed between the ground and ground terminals.
이와 같은 종래 기술의 차동 증폭기에 액티브 로드(active load)가 도입됨에 따라 밀러 효과에 의한 pole과 zero의 크기를 직관적으로 구하기가 어려워졌다.As active loads are introduced into such prior art differential amplifiers, it is difficult to intuitively determine the magnitude of pole and zero due to the Miller effect.
도 2의 차동 증폭기의 전달 함수(transfer function)이다.It is the transfer function of the differential amplifier of FIG.
Zero인 (1/RzCz)의 값을 크게 하여 zero에 의한 영향을 최소화하여 위상지연을 크게 해야만 링 오실레이터가 동작한다.The ring oscillator operates only when the value of (1 / RzCz), which is zero, is increased to minimize the effect of zero to increase the phase delay.
Cz의 기생 커패시턴스의 양을 조절하는 것도 한계가 있으므로 이러한 형태의 링 오실레이터는 바람직하지 않다.This type of ring oscillator is undesirable because it also limits the amount of parasitic capacitance of C z .
그러나 이와 같은 종래 기술의 차동 증폭기를 사용한 링 오실레이터는 다음과 같은 문제가 있다.However, a ring oscillator using such a prior art differential amplifier has the following problems.
차동 증폭기에 액티브 로드(active load)가 도입됨에 따라 밀러 효과에 의한 pole과 zero의 크기를 구분하기가 어렵고, Zero인 (1/RzCz)의 값을 크게 하여 zero에 의한 영향을 최소화하여 위상지연을 크게 해야만 링 오실레이터가 동작한다.As active loads are introduced into the differential amplifier, it is difficult to distinguish the pole and zero magnitudes due to the Miller effect, and to increase the value of zero (1 / RzCz) to minimize the effects of zero to minimize phase delay. The ring oscillator will not work until it is large.
또한, Cz의 기생 커패시턴스의 양을 조절하는 것도 한계가 있으므로 지터 발생에 의한 신뢰성 저하 문제가 있다.In addition, since the amount of parasitic capacitance of C z is also limited, there is a problem of lowering reliability due to jitter.
본 발명은 이와 같은 종래 기술의 링 오실레이터의 문제를 해결하기 위한 것으로, 차동 증폭기(differential amplifier)를 크로스 커플링시켜 전류 소모 및 지터의 발생을 줄인 이단으로 구성된 저전력 링 오실레이터를 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve such problems of the ring oscillator of the prior art, and to provide a low power ring oscillator composed of two stages which reduces current consumption and jitter by cross coupling a differential amplifier.
도 1은 종래 기술의 링 오실레이터의 구성도1 is a block diagram of a ring oscillator of the prior art
도 2는 종래 기술의 링 오실레이터의 차동 증폭기의 회로도2 is a circuit diagram of a differential amplifier of a ring oscillator of the prior art
도 3은 본 발명에 따른 링 오실레이터의 구성도3 is a block diagram of a ring oscillator according to the present invention
도 4는 본 발명에 따른 링 오실레이터의 차동 증폭기의 회로도4 is a circuit diagram of a differential amplifier of a ring oscillator according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
31. 제 2 차동 증폭기 32. 제 2 차동 증폭기31. The second differential amplifier 32. The second differential amplifier
41.42.43. 제 1,2,3 PMOS 트랜지스터 44. 제 1 발진자41.42.43. First, second, and third PMOS transistors 44. First oscillator
45. 제 2 발진자 46. 크로스 커플링 제 1 단45. Second Oscillator 46. Cross-coupling First Stage
47. 크로스 커플링 제 2 단47. Cross coupling second stage
이와 같은 목적을 달성하기 위한 본 발명에 따른 이단으로 구성된 저전력 링 오실레이터는 바이어스 전압(Vbiasp)이 게이트에 인가되는 제 1 PMOS 트랜지스터의 드레인에 각각 소오스가 연결되고 각각의 게이트에 입력 신호(Vib)와 입력 신호(Vi)가 입력되는 제 2,3 PMOS 트랜지스터;상기 제 2 PMOS 트랜지스터의 드레인 및 접지 단자사이에 구성되는 크로스 커플링 제 1 단 트랜지스터들;출력 노드 Vzb와 접지 단자 사이에 구성되는 제 1 발진자(Cz)와, 노드 Vzb와 크로스 커플링 노드 Vob 사이에 구성되는 저항(Rz);상기 제 3 PMOS 트랜지스터의 드레인 및 접지 단자사이에 구성되는 크로스 커플링 제 2 단 트랜지스터들;출력 노드 Vz와 접지 단자 사이에 구성되는 제 2 발진자(Cz)와, 노드 Vz와 크로스 커플링 노드 Vo 사이에 구성되는 저항(Rz)으로 구성되는 차동 증폭기가 제 1,2의 스테이지로 구성되고,제 1 차동 증폭기와 제 2 차동 증폭기의 출력단(Vob)과 출력단(Vo)을 크로스 커플링시키고, 출력 노드(Vzb)와 출력 노드(Vz)를 로우 패스 필터 역할을 하는 출력단으로 사용하는 것을 특징으로 한다.In order to achieve the above object, a two-stage low power ring oscillator according to the present invention has a source connected to a drain of a first PMOS transistor to which a bias voltage Vbiasp is applied to a gate, and an input signal Vib to each gate. Second and third PMOS transistors to which an input signal Vi is input; cross-coupling first stage transistors configured between a drain and a ground terminal of the second PMOS transistor; first circuits configured between an output node Vzb and a ground terminal A resistor (Rz) configured between an oscillator (Cz) and a node (Vzb) and a cross-coupling node (Vob); cross-coupling second stage transistors configured between a drain and a ground terminal of the third PMOS transistor; The first and second differential amplifiers each include a second oscillator Cz configured between the ground terminals, and a resistor Rz configured between the node Vz and the cross coupling node Vo. And output stages (Vob) and output nodes (Vz) to the output stage serving as a low pass filter. The output stage (Vob) and the output node (Vo) of the first differential amplifier and the second differential amplifier are cross-coupled. It is characterized by using.
이하에서 본 발명에 따른 이단으로 구성된 저전력 링 오실레이터에 관하여 상세히 설명한다.Hereinafter, a two-stage low power ring oscillator according to the present invention will be described in detail.
도 3은 본 발명에 따른 링 오실레이터의 구성도이고, 도 4는 본 발명에 따른 링 오실레이터의 차동 증폭기의 회로도이다.3 is a configuration diagram of a ring oscillator according to the present invention, Figure 4 is a circuit diagram of a differential amplifier of a ring oscillator according to the present invention.
본 발명은 PLL(Phase Locked Loop)의 한 종류인 링 오실레이터(Ring Oscillator)를 구성하는 기본 단위인 차동 증폭기(differential amplifier)의 개수를 두 개로 하는 링 오실레이터에 관한 것으로 사용 전류 및 지터 발생을 줄이기 위한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ring oscillator in which the number of differential amplifiers, which is a basic unit constituting a ring oscillator, which is a type of phase locked loop (PLL), is two. will be.
본 발명은 이단 링 오실레이터의 제약적인 오실레이션 조건을 극복하기 위한 것으로, 링 오실레이터의 차동 증폭기 한단을 통해서 얻을 수 있는 위상 지연의 양을 증가시키기 위해서 출력단을 변경한 것이다.The present invention is to overcome the limited oscillation condition of the two-stage ring oscillator, and to change the output stage to increase the amount of phase delay that can be obtained through one stage of the differential amplifier of the ring oscillator.
즉, 제 1 차동 증폭기(31)와 제 2 차동 증폭기(32)의 출력단(Vob)과 출력단(Vo)를 크로스 커플링시키고, 출력 노드(Vzb)와 출력 노드(Vz)를 로우 패스 필터 역할을 하는 출력단으로 사용한 것이다.That is, the output terminal Vob and the output terminal Vo of the first differential amplifier 31 and the second differential amplifier 32 are cross-coupled, and the output node Vzb and the output node Vz serve as low pass filters. It is used as an output stage.
그 구성은 바이어스 전압(Vbiasp)이 게이트에 인가되어 전원 전압을 공급하는 제 1 PMOS 트랜지스터(41)와, 상기 제 1 PMOS 트랜지스터(41)의 드레인에 각각 소오스가 연결되고 각각의 게이트에 입력 신호(Vib)와 입력 신호(Vi)가 입력되는 제 2,3 PMOS 트랜지스터(42)(43)와, 상기 제 2 PMOS 트랜지스터(42)의 드레인 및 접지 단자사이에 구성되는 크로스 커플링 제 1 단 트랜지스터들(46)과, 출력 노드 Vzb와 접지 단자 사이에 구성되는 제 1 발진자(Cz)(44)와, 노드 Vzb와 크로스 커플링 노드 Vob 사이에 구성되는 저항(Rz)과, 상기 제 3 PMOS 트랜지스터(43)의 드레인 및 접지 단자사이에 구성되는 크로스 커플링 제 2 단 트랜지스터들(47)과, 출력 노드 Vz와 접지 단자 사이에 구성되는 제 2 발진자(Cz)(45)와, 노드 Vz와 크로스 커플링 노드 Vo 사이에 구성되는 저항(Rz)으로 구성된다.The configuration is that the first PMOS transistor 41 and the source of the bias voltage Vbiasp is applied to the gate to supply the power supply voltage, the source is connected to the drain of the first PMOS transistor 41, respectively, and the input signal (to each gate) Cross coupling first stage transistors configured between the second and third PMOS transistors 42 and 43 to which Vib and the input signal Vi are input, and the drain and ground terminals of the second PMOS transistor 42. (46), a first oscillator (Cz) 44 formed between the output node Vzb and the ground terminal, a resistor Rz configured between the node Vzb and the cross coupling node Vob, and the third PMOS transistor ( Cross coupling second stage transistors 47 configured between the drain and ground terminals of the second terminal 43, a second oscillator (Cz) 45 formed between the output node Vz and the ground terminal, and a cross couple with the node Vz. It is composed of a resistor Rz constituted between the ring nodes Vo.
이와 같은 변경은 차동 증폭기의 전달 함수를 아래와 같이 변화시킨다.This change changes the transfer function of the differential amplifier as follows.
따라서 Cz의 값에 무관하게 위상지연 90도 이상을 충분히 얻을 수 있다.Therefore, regardless of the value of C z , a phase delay of 90 degrees or more can be sufficiently obtained.
본 발명은 차동 증폭기 두단을 사용하여 종래 기술에서 사용되는 출력단이 아닌 다른 출력단으로 상호 연결시킨 구조를 가진다.The present invention has a structure in which two stages of a differential amplifier are interconnected to an output stage other than the output stage used in the prior art.
이를 통해서, 링 오실레이터가 오실레이션 하기 위해서 필요한 위상지연 90도를 충분히 그리고 로드 트랜지스터의 크기에 상관없이 얻을 수 있다.In this way, the 90 degree of phase delay required for the oscillation of the ring oscillator can be obtained sufficiently and regardless of the size of the load transistor.
위와 같은 구성에서 출력이득의 감소를 막기 위하여 크로스 커플링 트랜지스터를 추가하여 충분한 출력이득을 확보할 수 있다.In the above configuration, a sufficient output gain can be obtained by adding a cross coupling transistor to prevent a decrease in output gain.
이와 같은 연결에 의해 파워 공급의 변화(power supply variation)에 대해서 출력단 Vz, Vzb는 로우 패스 필터(low pass filter) 역할을 하기 때문에 지터 (jitter)가 감소될 수 있다.By such a connection, jitter may be reduced because the output terminals Vz and Vzb act as a low pass filter with respect to a power supply variation.
이와 같은 본 발명에 따른 이단으로 구성된 저전력 링 오실레이터는 다음과 같은 효과가 있다.The two-stage low power ring oscillator according to the present invention has the following effects.
본 발명은 차동 증폭기를 두단만을 사용하여 링 오실레이터의 전류소비량을 감소시킬 수 있고, Cz기생 커패시턴스의 크기에 무관하게 충분한 위상 지연을 제공하여 소자의 동작 특성을 향상시킨다.The present invention can reduce the current consumption of the ring oscillator using only two stages of the differential amplifier, and provide sufficient phase delay regardless of the magnitude of the C z parasitic capacitance to improve the operation characteristics of the device.
또한, 오실레이션 전압 폭을 증가시키고, 로우 패스 필터링에 의해 공급 전압 변화에 의한 지터 발생을 줄인다.It also increases the oscillation voltage width and reduces jitter caused by supply voltage variations by low pass filtering.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0085366A KR100405935B1 (en) | 2001-12-26 | 2001-12-26 | Low power two stage Ring Oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0085366A KR100405935B1 (en) | 2001-12-26 | 2001-12-26 | Low power two stage Ring Oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030054932A KR20030054932A (en) | 2003-07-02 |
| KR100405935B1 true KR100405935B1 (en) | 2003-11-14 |
Family
ID=32213648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0085366A Expired - Fee Related KR100405935B1 (en) | 2001-12-26 | 2001-12-26 | Low power two stage Ring Oscillator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100405935B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217544A (en) * | 2005-02-07 | 2006-08-17 | Sanyo Electric Co Ltd | Oscillator |
-
2001
- 2001-12-26 KR KR10-2001-0085366A patent/KR100405935B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030054932A (en) | 2003-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1056207B1 (en) | Voltage-controlled ring oscillator with differential amplifiers | |
| KR100367110B1 (en) | A variable delay cell with a self-biasing load | |
| US5621340A (en) | Differential comparator for amplifying small swing signals to a full swing output | |
| US5600280A (en) | Differential amplifier and variable delay stage for use in a voltage controlled oscillator | |
| KR20020025663A (en) | Vco circuit with wide output frequency range and pll circuit with the vco circuit | |
| US10101758B2 (en) | Linear regulator with real-time frequency compensation function | |
| CN205385473U (en) | Module and multichannel ring oscillator postpone | |
| US7355488B2 (en) | Differential amplifier for use in ring oscillator | |
| KR20050072547A (en) | Current reference circuit with voltage-current converter having auto-tuning function | |
| US6351191B1 (en) | Differential delay cell with common delay control and power supply | |
| US5517148A (en) | Low current differential level shifter | |
| US20030117202A1 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
| KR100719987B1 (en) | oscillator | |
| KR20040007490A (en) | A cmos circuit with constant output swing and variable time delay for a voltage controlled oscillator | |
| EP1284046B1 (en) | Oscillator circuit | |
| US7205813B2 (en) | Differential type delay cells and methods of operating the same | |
| KR100295044B1 (en) | Voltage controlled oscillator employing differential delay cells | |
| CN101425803B (en) | Voltage controlled oscillator for loop circuit | |
| JP3616268B2 (en) | Delay circuit for ring oscillator | |
| KR100405935B1 (en) | Low power two stage Ring Oscillator | |
| US7068098B1 (en) | Slew rate enhancement circuit | |
| US6703905B2 (en) | Crystal oscillation circuit | |
| JPS59216306A (en) | Amplifier circuit | |
| US6255881B1 (en) | High tunability CMOS delay element | |
| KR100274154B1 (en) | High low-noise ring oscillator delay cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20011226 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20031021 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20031104 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20031105 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |