KR100403360B1 - Internal supply voltage generating circuit - Google Patents
Internal supply voltage generating circuit Download PDFInfo
- Publication number
- KR100403360B1 KR100403360B1 KR10-2000-0050493A KR20000050493A KR100403360B1 KR 100403360 B1 KR100403360 B1 KR 100403360B1 KR 20000050493 A KR20000050493 A KR 20000050493A KR 100403360 B1 KR100403360 B1 KR 100403360B1
- Authority
- KR
- South Korea
- Prior art keywords
- supply voltage
- power supply
- signal
- pull
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 안정된 내부전원전압을 발생하는 내부전원전압 발생회로에 관한 것으로, 특히, 기준전압과 내부전원전압을 비교하여 비교신호를 출력하는 비교기; 상기 비교신호에 구동되어 내부전원전압 출력단을 외부전원전압 레벨로 풀업시키는 제 1풀업 트랜지스터; CMOS 레벨의 구동신호에 응답하여 상기 내부전원전압 출력단을 외부전원전압 레벨로 풀업시키는 제 2풀업 트랜지스터; 제 1 및 제 2출력신호를 발생하는 정전류원; 인에이블신호와 상기 정전류원의 제 1출력신호와 상기 비교기의 비교신호에 응답하여 외부전원전압 레벨의 출력신호를 발생하는 레벨변환부; 및 상기 레벨변환부의 출력신호와 상기 정전류원의 제 2출력신호에 응답하여 상기 CMOS 레벨의 구동신호를 출력하는 구동신호 발생부를 구비하며, 상기 비교신호가 제 1논리레벨일 경우 상기 제 1 및 제 2풀업 트랜지스터를 턴온시키고, 상기 비교신호가 제 2논리레벨일 경우 상기 제 1 및 제 2풀업 트랜지스터를 턴오프시키는 것을 특징으로 한다.The present invention relates to an internal power supply voltage generation circuit for generating a stable internal power supply voltage, and in particular, a comparator for comparing a reference voltage and an internal power supply voltage and outputting a comparison signal; A first pull-up transistor driven by the comparison signal to pull up an internal power supply voltage output terminal to an external power supply voltage level; A second pull-up transistor configured to pull up the internal power supply voltage output terminal to an external power supply voltage level in response to a CMOS signal; A constant current source for generating first and second output signals; A level converter configured to generate an output signal of an external power supply voltage level in response to an enable signal, a first output signal of the constant current source, and a comparison signal of the comparator; And a driving signal generator for outputting a driving signal of the CMOS level in response to an output signal of the level converter and a second output signal of the constant current source. The second pull-up transistor is turned on, and the first and second pull-up transistors are turned off when the comparison signal is at the second logic level.
Description
본 발명은 반도체 집적 회로의 전원 회로에 관한 것으로, 특히, 안정된 내부전원전압을 발생하는 내부전원전압 발생회로에 관한 것이다.The present invention relates to a power supply circuit of a semiconductor integrated circuit, and more particularly, to an internal power supply voltage generation circuit for generating a stable internal power supply voltage.
반도체 집적 회로의 집적도가 증가함에 따라 모스 트랜지스터(MOS transistor)의 게이트 길이와 옥사이드 두께가 점차 감소하고 있다. 그러나 외부 전원 전압은 계속 5V를 사용하기 때문에 채널의 전계가 필요 이상으로 커져서 옥사이드의 내압 한계에 이르므로 트랜지스터의 신뢰도를 떨어뜨리는 원인이 된다. 이 때문에 반도체 메모리의 경우에는 16M 디램부터 저전압 발생기를 채택하고 있다. 저전압 발생기는 전압 강압 회로라고도 불리는데, 외부 전원전압을 강압시켜서 저전압 회로에 적합한 내부전원전압을 발생시킨다.As the degree of integration of semiconductor integrated circuits increases, gate lengths and oxide thicknesses of MOS transistors gradually decrease. However, since the external supply voltage continues to use 5V, the channel's electric field becomes larger than necessary, reaching the oxide breakdown limit, which causes the transistor to lose reliability. For this reason, in the case of semiconductor memories, low voltage generators have been adopted since 16M DRAM. The low voltage generator, also called a voltage step down circuit, steps down the external power supply voltage to generate an internal power supply voltage suitable for the low voltage circuit.
도 1은 종래의 내부전원전압 발생회로를 나타낸 회로도이다. 도 1에 나타낸 바와 같이, 비교기(102)는 기준전압(VREF)과 내부전원전압(VINT)을 비교하여 그 결과에 따라 논리 1 또는 논리 0의 비교 신호를 발생시킨다. 만약 내부전원전압(VINT)보다 기준전압(VREF)이 크면 논리 0의 비교 신호를 발생시키고, 반대로 기준전압(VREF)보다 내부전원전압(VINT)이 크면 논리 1의 비교 신호를 발생시킨다.1 is a circuit diagram showing a conventional internal power supply voltage generation circuit. As shown in FIG. 1, the comparator 102 compares the reference voltage V REF with the internal power supply voltage V INT and generates a comparison signal of logic 1 or logic 0 according to the result. If the internal supply voltage (V INT) than the reference voltage (V REF) generating a comparison signal of the larger logic 0 and, conversely, generates a comparison signal of the internal power supply voltage (V INT) is larger logical one than the reference voltage (V REF) Let's do it.
비교기(202)에서 출력되는 비교신호는 풀업 소자인 피모스 트랜지스터(104)를 제어한다. 비교신호가 논리 0(로우 레벨)이면 피모스 트랜지스터(104)가 턴온되어 내부전원전압 출력단(106)의 내부전원전압(VINT)은 상승하게 된다. 비교신호는 직렬 연결된 두 개의 인버터 체인(110)을 통해 또 다른 풀 업 소자인 피모스 트랜지스터(108)를 제어한다. 피모스 트랜지스터(108) 역시 비교 신호가 논리 0일 때 턴온되어 내부전원전압 출력단(106)의 전압을 상승시킨다. 비교 신호가 논리 0인 경우는 기준전압(VREF)보다 내부전원전압(VINT)이 작은 경우이므로, 두 개의 피모스 트랜지스터(104)(108)가 턴온되어 내부전원전압 출력단(106)의 내부전원전압(VINT)이 기준전압(VREF)의 레벨에 도달할 때까지 내부전원전압 출력단(106)의 전압 레벨을 상승시키는 것이다.The comparison signal output from the comparator 202 controls the PMOS transistor 104 which is a pull-up element. If the comparison signal is a logic 0 (low level), the PMOS transistor 104 is turned on to raise the internal power supply voltage V INT of the internal power supply voltage output terminal 106. The comparison signal controls the PMOS transistor 108 which is another pull-up element through two inverter chains 110 connected in series. The PMOS transistor 108 is also turned on when the comparison signal is logic 0 to increase the voltage of the internal power supply voltage output terminal 106. When the comparison signal is a logic zero, since the internal power supply voltage V INT is smaller than the reference voltage V REF , the two PMOS transistors 104 and 108 are turned on and the internal power supply voltage output terminal 106 is turned on. The voltage level of the internal power supply voltage output terminal 106 is increased until the power supply voltage V INT reaches the level of the reference voltage V REF .
이와 같은 종래의 내부전원전압 발생회로에 있어 풀업 트랜지스터(104)(108)는 비교기(102)에서 출력되는 차동 증폭 신호 즉, 아날로그 레벨의 신호에 의해 제어되기 때문에, 인버터(110)의 출력 신호의 논리 레벨이 불안정해져서 회로가 오동작할 수 있고, 또 회로 동작시에 피모스 트랜지스터(108)가 안정적으로 턴오프되지 않아 능동 전력 소비(Dynamic Power Consumption)에 의한 불필요한 전력 소비가 발생하는 문제가 있다.In the conventional internal power supply voltage generation circuit, since the pull-up transistors 104 and 108 are controlled by differential amplification signals output from the comparator 102, that is, analog level signals, the output signals of the inverter 110 The logic level may become unstable and the circuit may malfunction, and the PMOS transistor 108 may not be turned off stably during the operation of the circuit, causing unnecessary power consumption due to dynamic power consumption.
본 발명은 내부전원전압 출력단의 풀업 트랜지스터를 안정적으로 제어하여 안정된 내부전원전압을 발생하는 내부전원전압 발생회로를 제공하는 데 그 목적이 있다.An object of the present invention is to provide an internal power supply voltage generation circuit for stably controlling the pull-up transistor of the internal power supply voltage output stage to generate a stable internal power supply voltage.
상기 목적을 달성하기 위하여 본 발명은 기준전압과 내부전원전압을 비교하여 비교신호를 출력하는 비교기; 상기 비교신호에 구동되어 내부전원전압 출력단을 외부전원전압 레벨로 풀업시키는 제 1풀업 트랜지스터; CMOS 레벨의 구동신호에 응답하여 상기 내부전원전압 출력단을 외부전원전압 레벨로 풀업시키는 제 2풀업 트랜지스터; 제 1 및 제 2출력신호를 발생하는 정전류원; 인에이블신호와 상기 정전류원의 제 1출력신호와 상기 비교기의 비교신호에 응답하여 외부전원전압 레벨의 출력신호를 발생하는 레벨변환부; 및 상기 레벨변환부의 출력신호와 상기 정전류원의 제 2출력신호에 응답하여 상기 CMOS 레벨의 구동신호를 출력하는 구동신호 발생부를 구비하며, 상기 비교신호가 제 1논리레벨일 경우 상기 제 1 및 제 2풀업 트랜지스터를 턴온시키고, 상기 비교신호가 제 2논리레벨일 경우 상기 제 1 및 제 2풀업 트랜지스터를 턴오프시키는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a comparator for comparing a reference voltage and an internal power supply voltage and outputting a comparison signal; A first pull-up transistor driven by the comparison signal to pull up an internal power supply voltage output terminal to an external power supply voltage level; A second pull-up transistor configured to pull up the internal power supply voltage output terminal to an external power supply voltage level in response to a CMOS signal; A constant current source for generating first and second output signals; A level converter configured to generate an output signal of an external power supply voltage level in response to an enable signal, a first output signal of the constant current source, and a comparison signal of the comparator; And a driving signal generator for outputting a driving signal of the CMOS level in response to an output signal of the level converter and a second output signal of the constant current source. The second pull-up transistor is turned on, and the first and second pull-up transistors are turned off when the comparison signal is at the second logic level.
도 1은 종래의 내부전원전압 발생회로를 나타낸 회로도.1 is a circuit diagram showing a conventional internal power supply voltage generation circuit.
도 2는 본 발명에 따른 내부전원전압 발생회로를 나타낸 회로도.2 is a circuit diagram showing an internal power supply voltage generation circuit according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
102, 202 : 비교기102, 202: Comparator
104, 108, 204, 208, 222, 224, 230, 232, 236 : 피모스 트랜지스터104, 108, 204, 208, 222, 224, 230, 232, 236: PMOS transistor
110, 210 : 인버터110, 210: Inverter
114, 214 : 부하 캐패시터114, 214: load capacitor
216 : 정전류원216: constant current source
218 : 레벨변환부218: level converter
220 : 구동신호 발생부220: drive signal generator
226, 228, 234, 240 : 엔모스 트랜지스터226, 228, 234, 240: NMOS transistor
VREF: 기준전압V REF : Reference Voltage
ACT : 인에이블신호ACT: Enable Signal
VINT: 내부전원전압V INT : Internal power supply voltage
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.도 2는 본 발명에 따른 내부전원전압 발생회로를 나타낸 회로도로서, 도시된 바와 같이, 비교기(202)와, 제 1 및 제 2풀업 트랜지스터(204,208)와, 정전류원(216)과, 레벨변환부(218)와, 구동신호 발생부(220)로 구성된다.비교기(202)의 반전 입력단(-)에는 기준전압(VREF)이 입력되고, 비반전 입력단(+)에는 내부전원전압(VINT)이 입력된다. 이 비교기(202)는 내부전원전압(VINT)과 기준전압(VREF)을 비교하여, 내부전원전압(VINT)이 기준전압(VREF)보다 크면 논리 1의 비교 신호를 발생시키고, 반대로 기준전압(VREF)이 내부전원전압(VINT)보다 크면 논리 0의 비교 신호를 발생시킨다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 2 is a circuit diagram illustrating an internal power supply voltage generation circuit according to the present invention. And a first and second pull-up transistors 204 and 208, a constant current source 216, a level converter 218, and a drive signal generator 220. A reference voltage at the inverting input terminal (-) of the comparator 202. (V REF ) is input, and the internal power supply voltage V INT is input to the non-inverting input terminal (+). The comparator 202 compares the internal power supply voltage V INT and the reference voltage V REF , and generates a comparison signal of logic 1 when the internal power supply voltage V INT is greater than the reference voltage V REF , and vice versa. When the reference voltage V REF is greater than the internal power supply voltage V INT , a comparison signal of logic 0 is generated.
제 1풀업 트랜지스터(204)는 피모스 트랜지스터로서 내부전원전압 출력단(206)과 외부전원전압(VEXT) 사이에 연결되며, 비교기(202)의 비교신호에 의해 구동된다. 이 제 1풀업 트랜지스터(204)는 비교신호가 논리 0일 때 턴온되어 내부전원전압 출력단(206)의 전압을 외부전원전압(VEXT) 레벨로 풀업시킨다.The first pull-up transistor 204 is a PMOS transistor connected between the internal power supply voltage output terminal 206 and the external power supply voltage V EXT and driven by a comparison signal of the comparator 202. The first pull-up transistor 204 is turned on when the comparison signal is logic 0 to pull up the voltage of the internal power supply voltage output terminal 206 to the external power supply voltage V EXT level.
제 2풀업 트랜지스터(208)는 피모스 트랜지스터로서 내부전원전압 출력단(206)과 외부전원전압(VEXT) 사이에 연결되며, 구동신호 발생부(220)에서 제공되는 CMOS 레벨의 구동신호에 의해 구동된다. 이 제 2풀업 트랜지스터(208)는 상기 CMOS 레벨의 구동신호가 논리 1일 때 턴온되어 내부전원전압 출력단(206)의 전압을 외부전원전압(VEXT) 레벨로 풀업시킨다.The second pull-up transistor 208 is a PMOS transistor, which is connected between the internal power supply voltage output terminal 206 and the external power supply voltage V EXT , and is driven by a CMOS level drive signal provided from the drive signal generator 220. do. The second pull-up transistor 208 is turned on when the driving signal of the CMOS level is logic 1 to pull up the voltage of the internal power supply voltage output terminal 206 to the external power supply voltage V EXT level.
정전류원(216)은 일정한 크기의 정전류를 공급하기 위한 것으로, 제 1 및 제 2출력신호를 발생한다. 피모스 트랜지스터(222)에는 외부 전원전압(VEXT)이 공급된다. 이 피모스 트랜지스터(222)의 게이트는 접지에 연결되어 항상 턴온턴온이며, 일정한 크기의 전류를 흘린다. 피모스 트랜지스터(222)를 통해 흐르는 전류는 엔모스 트랜지스터(226)의 드레인과 게이트에 동시에 공급된다. 따라서 엔모스 트랜지스터(226)를 통해 흐르는 전류는 피모스 트랜지스터(222)로부터 공급되는 전류의 크기에 비례하며, 항상 일정하다. 피모스 트랜지스터(222)의 드레인 전압은 제 1출력신호로서 엔모스 트랜지스터(228)의 게이트에도 공급된다. 따라서 두 개의 엔모스 트랜지스터(226)(228)에는 동일한 크기의 전류가 흐르게 된다. 엔모스 트랜지스터(228)의 드레인은 피모스 트랜지스터(224)의 드레인과 게이트에 연결된다. 따라서 피모스 트랜지스터(224)의 드레인 전압은 엔모스 트랜지스터(228)를 통해 흐르는 전류에 비례하며, 항상 일정하다. 이 피모스 트랜지스터(224)의 드레인 전압은 제 2출력신호로서 레벨변환부(218)에 공급된다.The constant current source 216 is for supplying a constant current of a constant size, and generates the first and second output signals. The PMOS transistor 222 is supplied with an external power supply voltage VEXT. The gate of the PMOS transistor 222 is connected to ground and is always turned on and flows a constant current. The current flowing through the PMOS transistor 222 is simultaneously supplied to the drain and the gate of the NMOS transistor 226. Therefore, the current flowing through the NMOS transistor 226 is proportional to the magnitude of the current supplied from the PMOS transistor 222 and is always constant. The drain voltage of the PMOS transistor 222 is also supplied to the gate of the NMOS transistor 228 as the first output signal. Therefore, two NMOS transistors 226 and 228 have the same current. The drain of the NMOS transistor 228 is connected to the drain and the gate of the PMOS transistor 224. Therefore, the drain voltage of the PMOS transistor 224 is proportional to the current flowing through the NMOS transistor 228 and is always constant. The drain voltage of the PMOS transistor 224 is supplied to the level converter 218 as a second output signal.
레벨변환부(218)는 피모스 트랜지스터(230)(232)와 엔모스 트랜지스터(234)가 외부전원전압(VEXT)과 접지 사이에 직렬 연결되어 이루어진다. 피모스 트랜지스터(230)는 정전류원(228)으로부터 공급되는 정전류에 의해 제어되므로 항상 일정한 크기의 전류를 흘린다. 피모스 트랜지스터(232)는 비교신호에 의해 제어되며, 비교신호가 논리 0일 때 턴온된다. 엔모스 트랜지스터(234)는 인에이블신호(ACT)에 의해 제어되는데, 인에이블신호(ACT)가 논리 1일 때 턴온된다.예컨대, 인에이블신호(ACT)가 하이 레벨로 활성화된 상태에서 비교신호가 논리 0인 경우 피모스 트랜지스터(232)와 엔모스 트랜지스터(234)가 모두 턴온되어, 피모스 트랜지스터(230)의 전류가 그대로 접지로 빠져나가 노드(242)에서는 로우 레벨(논리 0)의 검출 신호가 출력된다. 그러나 인에이블신호(ACT)가 하이 레벨로 활성화되더라도 비교신호가 논리 1인 경우에는 피모스 트랜지스터(232)가 턴오프되므로, 피모스 트랜지스터(230)의 전류에 의해 노드(242)에서 하이 레벨(논리 1)의 검출 신호가 출력된다.The level converting unit 218 is formed by connecting the PMOS transistors 230 and 232 and the NMOS transistor 234 in series between an external power supply voltage V EXT and ground. Since the PMOS transistor 230 is controlled by a constant current supplied from the constant current source 228, a current having a constant magnitude always flows. PMOS transistor 232 is controlled by a comparison signal and is turned on when the comparison signal is logic zero. The NMOS transistor 234 is controlled by the enable signal ACT, which is turned on when the enable signal ACT is logic 1. For example, the comparison signal when the enable signal ACT is activated to a high level. Is 0, the PMOS transistor 232 and the NMOS transistor 234 are both turned on, so that the current of the PMOS transistor 230 flows out to the ground as it is, and the node 242 detects a low level (logic 0). The signal is output. However, even when the enable signal ACT is activated to a high level, when the comparison signal is logic 1, since the PMOS transistor 232 is turned off, the node 242 at the high level may be turned on by the current of the PMOS transistor 230. The detection signal of logic 1) is output.
구동신호 발생부(220)는 피모스 트랜지스터(236)와 엔모스 트랜지스터(238)(240)가 외부전원전압(VEXT)과 접지 사이에 직렬 연결되어 이루어진다. 피모스 트랜지스터(236)와 엔모스 트랜지스터(238)는 인버터를 형성하여 레벨변환부(218)의 출력신호의 논리 값을 반전시킨다. 엔모스 트랜지스터(240)는 정전류원(216)의 엔모스 트랜지스터(226)(228)와 동일한 전류에 의해 제어되므로, 구동신호 발생부(220)에 흐르는 전류는 정전류원(216)에 의해 결정되며, 항상 일정하다. 구동신호 발생부(220)의 노드(244)에서 출력되는 신호는 인버터(210)에 의해 다시 한번 반전되어 CMOS 레벨의 논리 신호로서 출력된다. 즉, 비교기(202)에서 출력되는 비교신호가 레벨변환부(218)와 구동신호 발생부(220)를 거치면서 안정된 논리 0과 논리 1의 상태 값을 갖는 외부전원전압(VEXT) 레벨의 CMOS논리 신호로 변환된다. 따라서, 이와 같은 CMOS 논리 신호에 의해 제 2풀업 트랜지스터(208)의 온/오프 제어가 확실하게 이루어진다.The driving signal generator 220 includes a PMOS transistor 236 and an NMOS transistor 238 and 240 connected in series between an external power supply voltage V EXT and a ground. The PMOS transistor 236 and the NMOS transistor 238 form an inverter to invert the logic value of the output signal of the level converter 218. Since the NMOS transistor 240 is controlled by the same current as the NMOS transistors 226 and 228 of the constant current source 216, the current flowing through the driving signal generator 220 is determined by the constant current source 216. , Is always constant. The signal output from the node 244 of the driving signal generator 220 is inverted once again by the inverter 210 and output as a logic signal of CMOS level. That is, the CMOS of the external power supply voltage (V EXT ) level having stable logic 0 and logic 1 state values while the comparison signal output from the comparator 202 passes through the level converter 218 and the driving signal generator 220. Is converted to a logic signal. Therefore, the on / off control of the second pull-up transistor 208 is surely performed by such a CMOS logic signal.
이상에서와 같이, 본 발명은 내부전원전압 출력단의 풀업 트랜지스터를 제어하는 구동신신호를 안정된 CMOS 논리 레벨의 신호로 변환함으로써, 회로의 오동작과 불필요한 전력 소비를 억제하는 효과를 제공한다.As described above, the present invention provides the effect of suppressing circuit malfunction and unnecessary power consumption by converting the drive new signal for controlling the pull-up transistor of the internal power supply voltage output stage into a signal having a stable CMOS logic level.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0050493A KR100403360B1 (en) | 2000-08-29 | 2000-08-29 | Internal supply voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0050493A KR100403360B1 (en) | 2000-08-29 | 2000-08-29 | Internal supply voltage generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020017280A KR20020017280A (en) | 2002-03-07 |
| KR100403360B1 true KR100403360B1 (en) | 2003-10-30 |
Family
ID=19685912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0050493A Expired - Fee Related KR100403360B1 (en) | 2000-08-29 | 2000-08-29 | Internal supply voltage generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403360B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100925326B1 (en) | 2008-03-31 | 2009-11-04 | 한양대학교 산학협력단 | DC-DC converter |
-
2000
- 2000-08-29 KR KR10-2000-0050493A patent/KR100403360B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100925326B1 (en) | 2008-03-31 | 2009-11-04 | 한양대학교 산학협력단 | DC-DC converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020017280A (en) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960009394B1 (en) | Power Circuit for Dynamic Random Access Memory | |
| KR100427204B1 (en) | Semiconductor device | |
| KR100240423B1 (en) | The level detecting circuit of semiconductor device | |
| KR100240874B1 (en) | A circuit of generating internal voltage of semiconductor device | |
| US20100182867A1 (en) | Internal voltage generating circuit of semiconductor memory device | |
| KR0127318B1 (en) | Back bias voltage generator | |
| US7482847B2 (en) | Power-on reset circuit | |
| US6025707A (en) | Internal voltage generator | |
| KR100319606B1 (en) | Voltage down circuit | |
| KR100293012B1 (en) | Semiconductor device and input and output circuit thereof | |
| JPH05114291A (en) | Generating circuit of reference voltage | |
| US20030080717A1 (en) | Semiconductor device | |
| US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
| KR19990007459A (en) | Differential amplifier circuit | |
| US20070070761A1 (en) | Internal voltage generator | |
| KR100403360B1 (en) | Internal supply voltage generating circuit | |
| KR20060104899A (en) | Temperature Change Adaptive Internal Power Generator | |
| JP3920467B2 (en) | Semiconductor device | |
| US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
| US20020079955A1 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| KR100460808B1 (en) | Internal voltage down converter in semiconductor memory device | |
| KR100282437B1 (en) | Internal voltage generator | |
| US5907257A (en) | Generation of signals from other signals that take time to develop on power-up | |
| KR0183874B1 (en) | Vint generation circuit of semiconductor memory device | |
| JP3604660B2 (en) | Circuit device with internal supply voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000829 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20020628 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030226 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20030923 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20031015 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20031016 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20060920 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070914 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081006 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090922 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100920 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |