[go: up one dir, main page]

KR100400496B1 - 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드 - Google Patents

멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드 Download PDF

Info

Publication number
KR100400496B1
KR100400496B1 KR10-2001-0078746A KR20010078746A KR100400496B1 KR 100400496 B1 KR100400496 B1 KR 100400496B1 KR 20010078746 A KR20010078746 A KR 20010078746A KR 100400496 B1 KR100400496 B1 KR 100400496B1
Authority
KR
South Korea
Prior art keywords
cavity
mold
semiconductor chip
encapsulation process
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0078746A
Other languages
English (en)
Other versions
KR20030048743A (ko
Inventor
서화일
김광선
한세진
Original Assignee
서화일
김광선
한세진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서화일, 김광선, 한세진 filed Critical 서화일
Priority to KR10-2001-0078746A priority Critical patent/KR100400496B1/ko
Priority to AU2002366673A priority patent/AU2002366673A1/en
Priority to PCT/KR2002/002307 priority patent/WO2003050865A1/en
Publication of KR20030048743A publication Critical patent/KR20030048743A/ko
Application granted granted Critical
Publication of KR100400496B1 publication Critical patent/KR100400496B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/34—Moulds having venting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

기판 상에 반도체 칩이 직접 실장된 플립칩의 언더필 인캡슐레이션 공정에 사용되는 몰드가 게시된다. 본 발명의 몰드는 기판에 대향되는 개구부가 형성되며, 인캡슐레이션 공정시에, 반도체 칩이 각각 수용되는 복수의 공동; 각 공동의 일측에 형성되어, 인캡슐레이션 공정시에 주입되는 인캡슐런트를 공동내로 안내하는 복수의 인캡슐런트 유입구; 및 각 공동의 타측에 형성되어, 인캡슐레이션 공정시, 공동내의 인캡슐런트 및 공기를 공동으로부터 배출시키기 위한 복수의 유출구를 구비한다. 그리고, 반도체 칩과 공동의 측벽면 사이의 최대 가능 이격거리는 반도체 칩의 장방향 길이, 반도체 칩의 단방향 길이 및 반도체 칩의 저면과 기판 사이의 간격에 따라 제한된다. 이에 따라. 본 발명에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드는, 동시에 복수의 플립칩을 인캡슐레이션할 수 있으므로, 인캡슐레이션 공정에 소요되는 시간을 감소시켜 생산성을 현저하게 향상시킬 수 있다. 또한, 본 발명의 몰드는, 인캡슐레이션 공정에서의 보이드 발생 및 직접 접촉에 의한 반도체 칩의 손상을 예방할 수 있는 크기의 공동을 구비하므로, 인캡슐레이션 공정에 의해 발생되는 불량률을 현저하게 감소시킬 수 있다.

Description

멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드{MOLD FOR USED IN MULTI FLIP-CHIP UNDERFILL ENCAPSULATION PROCESS}
본 발명은 몰드(Mold)에 관한 것으로서, 특히, 반도체 칩을 기판 상에 직접실장한 멀티 플립칩(Flip-chip)의 인캡슐레이션 공정에 사용되는 몰드에 관한 것이다.
일반적으로, 플립칩은 기판 상에 반도체 칩을 직접 실장한 것으로서, 반도체 칩과 기판의 입출력이 땜납 볼(Solder Ball), 전도성 접착제 등으로 상호 연결된다. 이와 같은 플립칩은 반도체 칩과 기판 사이의 연결 배선을 최소화할 수 있어, 높은 동작속도를 구현할 수 있다. 하지만, 플립칩은, 제조시에, 기판과 반도체 칩 사이의 열팽창 계수 차이로 인하여, 접점인 범퍼의 균열 등이 발생하는 단점이 있다. 이러한 이유로, 플립칩의 제조 공정에는 몰드의 공동(Cavitiy)내에 플립칩을 위치시킨 다음, 반도체 칩의 주변은 물론, 반도체 칩과 기판 사이의 공간에 인캡슐런트(Encapsulant)를 주입, 충전하여 플립칩에 기계적, 전기적 보강력을 제공하는 언더필 인캡슐레이션 공정이 필요하다.
이러한 언더필 인캡슐레이션 공정에는, 과거에, 모세관 현상을 이용하여 인캡슐런트를 주입하는 방법이 사용되었으나, 이는 사용되는 인캡슐런트의 가격이 비쌀 뿐만아니라, 공정 속도가 매우 느린 문제점을 지니고 있다.
이에 따라, 최근에는 인캡슐레이션 공정 속도를 감소시키기 위하여, M. K. Schwiebert과 W. H. Leong, 및 K. Banerji에 의해 개발된 진공을 적용하는 인캡슐레이션 방법, K. K. Wang과 본 출원발명의 발명자인 한 세진 박사에 의해 공동 개발된 압축 언더필 인캡슐레이션 방법 등이 제안된바 있다.
상기 진공을 적용하는 인캡슐레이션 방법은 종래 기술에 비하여 몰드내의 플립칩이 위치된 공동(Cavity)내에 인캡슐런트를 주입하는 시간을 현저하게 감소시킬수는 있으나, 최대 구동력이 대기압으로 제한된다. 그러므로, 상기와 같은 기존의 진공을 이용하는 인캡슐레이션 공정은 저점성(Low-Viscosity) 인캡슐런트에 대해서는 효과적으로 적용되지만, 고점성(High-Viscosity) 인캡슐런트에 대해서는 적용하기 곤란한 문제점이 있다.
또한, 상기 압축 언더필 인캡슐레이션 방법은 몰드내의 플립칩이 위치된 공동내에 고압으로 인캡슐런트를 주입하는 것으로서, 상기 공동을 인캡슐런트를 충전하는 시간을 현저하게 감소시킬 수는 있으나, 인캡슐레이션 공정을 수행한 다음에는, 다음 인캡슐레이션 공정을 수행하기 전에 몰드내에 잔류하는 인캡슐런트를 세척해야하며, 이로 인해 많은 시간이 낭비되는 문제점이 있다.
더욱이, 상기한 진공 및 압축 언더필 인캡슐레이션 공정에 이용되는 몰드는, 칩과 공동의 측벽면 사이의 거리가 임의로 설정되므로, 인캡슐레이션 공정의 완료 후에, 도1에 도시된 바와 같이, 접합 이음부들 사이의 공간에 보이드(Voids)가 발생될 가능성이 매우 크다. 구체적으로 설명하면, 도1은, 칩과 공동 측벽면 사이의 거리가 0.8㎜인 몰드를 사용하여, 장방향 길이 및 단방향 길이가 10㎜이고, 기판으로부터 0.1㎜정도 이격된 칩을 인캡슐레이션한 결과를 나타내는 도면으로서, 상측 중앙 부분에 보이드가 발생된 상태를 나타낸다.
본 발명은 전술한 종래 기술의 문제점을 효과적으로 해결할 수 있는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 제공함에 그 목적이 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도1은 종래 기술의 몰드를 이용하여 플립칩의 언더필 인캡슐레이션 공정을 수행한 결과를 나타내는 도면이다.
도2a는 본 발명의 제1실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이다.
도2b는 도2a에 도시한 몰드의 사용 상태를 나타내는 단면도이다.
도3a 및 도3b는 본 발명의 제1실시예에 따른 몰드에 형성된 공동의 측벽면과 반도체 칩 사이의 최대 가능 이격거리를 설명하기 위한 도면이다.
도4a 및 도4b는 본 발명의 제1실시예에 따른 몰드를 이용하여 멀티 플립칩의 언더필 인캡슐레이션 공정을 수행한 결과를 나타내는 도면이다.
도5a는 본 발명의 제2실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이다.
도5b는 도5a에 도시한 몰드의 사용 상태를 나타내는 단면도이다.
도6a는 본 발명의 제3실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이다.
도6b는 도6a에 도시한 몰드의 사용 상태를 나타내는 단면도이다.
도7a는 본 발명의 제4실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이다.
도7b는 도7a에 도시한 몰드의 사용 상태를 나타내는 단면도이다.
도8a는 본 발명의 제5실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이다.
도8b는 도8a에 도시한 몰드의 사용 상태를 나타내는 단면도이다.
도9a는 본 발명의 제6실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이다.
도9b는 도9a에 도시한 몰드의 사용 상태를 나타내는 단면도이다.
도10a는 본 발명의 제7실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이다.
도10b는 도10a에 도시한 몰드의 사용 상태를 나타내는 단면도이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일면은 기판 상에 반도체 칩이 직접 실장된 플립칩의 언더필 인캡슐레이션 공정에 사용되는 몰드에 관한 것이다. 본 발명의 일면에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드는 기판에 대향되는 개구부가 형성되며, 인캡슐레이션 공정시에, 상기 반도체 칩 각각이 수용되는 복수의 공동; 상기 각 공동의 일측에 형성되어, 상기 인캡슐레이션 공정시에 주입되는 인캡슐런트를 상기 공동내로 안내하는 복수의 인캡슐런트 유입구; 및 상기 각 공동의 타측에 형성되어, 상기 인캡슐레이션 공정시, 상기 공동내의 인캡슐런트 및 공기를 상기 공동으로부터 배출시키기 위한 복수의 유출구를 구비한다. 여기서, 반도체 칩과 상기 공동의 측벽면 사이의 최대 가능 이격거리(b)는 상기 반도체 칩의 장방향 길이(W), 상기 반도체 칩의 단방향 길이(D) 및 상기 반도체 칩의 저면과 상기 기판 사이의 간격(h)에 따라 제한된다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 일면은 기판 상에 반도체 칩이 직접 실장된 플립칩의 언더필 인캡슐레이션 공정에 사용되는 몰드에 관한 것이다. 본 발명의 다른 일면에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드는 기판에 대향되는 개구부가 형성되며, 인캡슐레이션 공정시에, 복수의 상기 반도체 칩이 수용되는 공동; 상기 공동의 일측에 형성되어, 상기 인캡슐레이션 공정시에 주입되는 인캡슐런트를 상기 공동내로 안내하는 인캡슐런트 유입구; 및 상기 공동의 타측에 형성되어, 상기 인캡슐레이션 공정시, 상기 공동내의 인캡슐런트 및공기를 상기 공동으로부터 배출시키기 위한 유출구를 구비한다. 여기서, 공동 내에 수용된 복수의 반도체 칩 중에서, 상기 공동의 가장자리에 위치되는 반도체 칩과 상기 공동의 측벽면 사이의 최대 가능 이격거리(b)는 반도체 칩의 장방향 길이(W), 상기 반도체 칩의 단방향 길이(D) 및 상기 반도체 칩의 저면과 상기 기판 사이의 간격(h)에 따라 제한된다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시예들을 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도2a 내지 도10b를 참조하여 본 발명에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드에 대하여 상세히 설명한다.
도2a는 본 발명의 제1실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이며, 도2b는 도2a에 도시한 몰드의 사용 상태를 나타내는 단면도이다. 도2a 및 도2b를 참조하면, 본 발명의 제1실시예에 따른 몰드는 복수의 공동(310), 복수의 인캡슐런트 유입구(320), 복수의 주입홀(330), 복수의 인캡슐런트 유출구(340) 및 복수의 배기홀(350)을 구비한다.
상기 복수의 공동(310)은 몰드의 저면에 형성된다. 이러한 공동(310) 각각은 기판(2)에 대향되는 개구부를 가지며, 인캡슐레이션 공정시, 상기 기판(2) 상에 실장된 하나의 반도체 칩(1)을 수용할 수 있는 크기로 형성된다. 이와 같은 공동(310)은 반도체 칩(1) 보다는 크게 형성되지만, 인캡슐레이션 공정시에 반도체 칩(1)과 기판(2) 사이, 즉, 접합 이음부들 사이의 공간에 보이드(Voids)가 형성되는 것을 방지하기 위하여, 상기 반도체 칩(1)의 크기에 따라 반도체 칩(1)의 주변 영역을 소정크기 이하로 제한하도록 형성된다. 도3a 및 도3b를 참조하여 구체적으로 설명하면, 상기 주변 영역의 최대 가능 폭(b)은, 즉 공동(310)의 측벽면(312)으로부터 반도체 칩(1)의 측면까지의 최대 가능 이격거리(b)는 b2에 대한 이차 방정식인 다음의 식(1)로서 정의된다.
b4- {[(W+D)2h2]/[0.1542WD]}b2- [(W+D)h3]/0.1542= 0.0 ----- 식(1)
상기 최대 가능 이격거리(b)를 계산하기 위한 b2에 대한 이차 방정식에서, W는 공동(310)에 수용되는 반도체 칩(1)의 장방향 길이이고, D는 반도체 칩(1)의 단방향 길이이며, h는 반도체 칩(1)의 저면과 기판(2) 사이의 간격을 나타낸다. 또한, 상기 0.1542는 실험에 의해 나온 상수이다. 상기 최대 가능 이격거리(b)에 대하여 예를 들어 설명하면, 반도체 칩(1)의 장방향 길이(W) 및 단방향 길이(D)가 10㎜이고, 반도체 칩(1)의 저면과 기판(2) 사이의 간격(h)이 0.1㎜인 경우, 상기 최대 가능 이격거리(b)는 약 0.71㎜이다. 그리고, 상기한 크기를 가지는 반도체 칩(1)의 인캡슐레이션 공정에 상기 구해진 최대 가능 이격거리(b)를 적용하여 제작된 몰드를 이용하는 경우, 도4a 및 도4b에 도시된 바와 같이, 반도체 칩(1)과 기판(2)의 사이에 보이드가 형성되지 않는다. 여기서, 도4a는 상기 주변 영역의 폭이 약 0.6㎜인 경우이며, 도4b는 상기 주변 영역의 폭이 약 0.7㎜인 경우이다.
또한, 상기 공동(310)은, 인캡슐레이션 공정시, 반도체 칩(1)의 상면으로부터 소정정도만큼 이격되는 높이를 가지도록 형성되어, 높이가 서로 다른 복수의 플립칩을 동시에 인캡슐레이션하더라도 상대적으로 높은 플립칩의 반도체 칩(1)이 몰드와 접촉하여 손상되는 것을 방지할 수 있다. 바람직하기로는, 상기 공동(310)은 상면(314)과 반도체 칩(1) 사이의 간격이 반도체 칩(1)의 저면과 기판(2)의 상면 사이의 간격(h) 보다는 작게 형성되는 높이를 가진다.
상기 인캡슐런트 유입구(320)는 공동(310)과 연통되게 각 공동(310)의 일측에 형성되며, 인캡슐레이션 공정시, 주입되는 인캡슐런트를 공동(310)내로 안내한다.
상기 주입홀(330) 각각은 몰드의 두께 방향으로 형성되고, 각각의 인캡슐런트 유입구(320)와 연통된다. 이러한 주입홀(330)을 통해, 상기 인캡슐레이션 장치의 인캡슐런트 주입용 플런저(도시하지 않음)는, 인캡슐레이션 공정시, 공동(310)내로 인캡슐런트를 가압하여 주입한다.
상기 인캡슐런트 유출구(340) 각각은 공동(310)과 연통되게 각 공동(310)의 타측에 형성되며, 인캡슐레이션 공정시, 공동(310)을 거쳐 나온 여분의 인캡슐런트 및 공동(310)내의 공기를 배출시킨다.
상기 배기홀(350) 각각은 몰드의 두께 방향으로 형성되어, 즉 주입홀(330)과 평행하게 형성되고, 각각의 인캡슐런트 유출구(340)와 연통된다. 이러한 배기홀(350)은 유출구(310)를 통해 배출되는 인캡슐런트 및 공기를 외부로 안내한다.
상기와 같이 구성된 본 발명의 몰드를 사용하여 플립칩의 언더필 인캡슐레이션 공정을 수행하는 경우, 주입홀(330)에 배치되는 인캡슐레이션 장치의 주입 플런저가 인캡슐런트를 가압하면, 상기 가압되는 인캡슐런트는 유입구(320)를 통해 공동(310)내로 주입되어, 반도체 칩(1)을 에워싸는 것은 물론, 반도체 칩(1)과 기판(2) 사이의 공간에 충전된다. 이때, 상기 공동(310)내의 공기 및 공동(310)을 거쳐 나온 여분의 인캡슐런트는 유출구(340)를 거쳐 배기홀(350)을 통해 외부로 배출된다.
이와 같은 본 발명의 몰드는 복수의 플립칩을 동시에 인캡슐레이션할 수 있으면서도, 인캡슐레이션될 반도체 칩(1)의 크기에 따른 최적 크기의 공동(310)을 구비하므로, 반도체 칩(1)과 기판(2) 사이에 보이드가 생성되거나, 반도체 칩(1)이 몰드와 직접 접촉되어 손상되는 것을 미연에 방지할 수 있다.
한편, 본 발명에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드는 전술한 제1실시예에 국한되는 것은 아니고, 후술되는 바와 같이 다양하게 변형된 실시예로 구현될 수 있다.
그러면, 첨부한 도5a 내지 도10b를 참조하여 본 발명에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드의 제2 내지 제7실시예에 대하여 설명한다. 설명의 편의를 위해, 후술하는 실시예들에서는 전술한 실시예와 상이한 부분를 위주로 상세히 설명하고, 전술한 실시예와 동일 또는 유사한 부분에 대한 설명을 생략한다.
도5a는 본 발명의 제2실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이며, 도5b는 도5a에 도시한 몰드의 사용 상태를 나타내는 단면도이다. 도5a 및 도5b를 참조하면, 본 발명의 제2실시예에 따른 몰드는복수의 공동(610), 복수의 인캡슐런트 유입구(620), 복수의 주입홀(630), 복수의 인캡슐런트 유출구(640), 복수의 배기홀(650) 및 복수의 탄력재 범퍼(660)를 구비한다.
상기 공동(610), 인캡슐런트 유입구(620), 주입홀(630), 인캡슐런트 유출구(640) 및 배기홀(650)은 전술한 제1실시예와 동일하게 형성되고, 동작하므로, 이에 대한 상세한 설명을 생략한다. 더욱이, 상기 공동(610)에 수용된 반도체 칩(1)의 주변 영역의 최대 가능 폭은 전술한 제1실시예에 설명된 식(1)에 의해 계산된 값으로 제한된다.
상기 탄력재 범퍼(660) 각각은 반도체 칩(1)에 대향되는 공동(610)의 상면 및 기판(2)의 상면에 대향되는 몰드의 저면에 장착되어, 인캡슐레이션 공정시, 반도체 칩(1)의 상면 및 기판(2)의 상면에 직접 접촉된다. 이와 같은 복수의 탄력재 범퍼(660)에 의해, 서로 다른 높이를 가지는 복수의 플립칩을 동시에 인캡슐레이션하더라도, 상기 반도체 칩(1) 및 기판(2)이 몰드에 의해 손상되는 것을 방지할 수 있다.
도6a는 본 발명의 제3실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이며, 도6b는 도6a에 도시한 몰드의 사용 상태를 나타내는 단면도이다. 도6a 및 도6b를 참조하면, 본 발명의 제3실시예에 따른 몰드는 복수의 공동(710), 복수의 인캡슐런트 유입구(720), 공통 주입홀(730), 복수의 인캡슐런트 유출구(740), 소정개수의 배기홀(750) 및 소정개수의 러너(760)를 구비한다.
상기 공동(710), 인캡슐런트 유입구(720) 및 인캡슐런트 유출구(740)는 전술한 제1실시예와 동일하게 형성되고 동작하므로, 이에 대한 상세한 설명은 생략한다. 더욱이, 상기 공동(710)에 수용된 반도체 칩(1)의 주변 영역의 최대 가능 폭은 전술한 제1실시예에 설명된 식(1)에 의해 계산된 값으로 제한된다.
상기 공통 주입홀(730)은 몰드의 일측에 위치되는 소정개수의 공동(710)의 일측에 형성된 인캡슐런트 유입구들(720)과 연통되어, 상기 인캡슐레이션 공정시, 상기 몰드의 일측에 위치되는 소정개수의 공동(710)으로 동시에 인캡슐런트를 주입하도록 형성된다.
상기 배기홀(750) 각각은 몰드의 타측에 위치되는 소정개수의 공동(710)의 타측에 형성된 인캡슐런트 유출구들(740)과 연통되어, 상기 인캡슐레이션 공정시, 상기 몰드의 타측에 위치되는 소정개수의 공동(710)으로 배출되는 인캡슐런트 및 공기를 외부로 안내한다.
상기 소정개수의 러너(760) 각각은 인접한 공동(710)에 형성된 인캡슐런트 유입구(730) 및 인캡슐런트 유출구(740)를 연결하여, 상기 인캡슐런트 유출구(740)로부터 배출되는 인캡슐런트 및 공기를 그에 연결된 인캡슐런트 유입구(730)로 안내한다. 다시 말해, 인접한 공동들(710)은 러너(760)에 의해 연결되며, 이러한 경우, 상기 공동들(710)의 인캡슐런트 유입구(730) 및 유출구(740)는 러너(760)의 일부분으로 형성된다.
상기와 같이 구성된 본 발명의 제3실시예에 따른 몰드를 이용한 인캡슐레이션 공정시, 공통 주입홀(730)을 통해 몰드의 일측에 위치되는 공동들(710)로 인캡슐런트가 주입되면, 상기 공동들(710)내의 공기 및 여분의 인캡슐런트는 러너(760)를 통해 인접한 공동들(710)로 공급된다. 이와 같이 인접한 공동들(710)로 공급되는 인캡슐런트 및 공기는, 러너들(760)에 의해, 결국 몰드의 타측에 위치되는 공동들(710)로 공급되고, 상기 몰드의 타측에 위치되는 공동들(710)의 인캡슐런트 유출구들(740)을 통해 배기홀(750)로 배출된다. 이러한 경우, 상기 주입홀(730) 및 배기홀(750)의 개수를 감소시킬 수 있으므로, 몰드의 제작이 용이해진다.
도7a는 본 발명의 제4실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이며, 도7b는 도7a에 도시한 몰드의 사용 상태를 나타내는 단면도이다. 도7a 및 도7b를 참조하면, 본 발명의 제4실시예에 따른 몰드는 복수의 공동(810), 복수의 인캡슐런트 유입구(820), 공통 주입홀(830), 복수의 인캡슐런트 유출구(840), 소정개수의 배기홀(850), 소정개수의 러너(860) 및 복수의 탄력재 범퍼(870)를 구비한다.
상기 공동(810), 인캡슐런트 유입구(820), 공통 주입홀(830), 복수의 인캡슐런트 유출구(840), 소정개수의 배기홀(850) 및 소정개수의 러너(860)는 전술한 제3실시예와 동일하게 형성되고 동작하므로, 이에 대한 상세한 설명은 생략한다. 더욱이, 상기 공동(810)에 수용된 반도체 칩(1)의 주변 영역의 최대 가능 폭은 전술한 제1실시예에 설명된 식(1)에 의해 계산된 값으로 제한된다. 그리고, 인접한 공동들(810)의 인캡슐런트 유입구(820) 및 유출구(840)는 러너(860)의 일부분으로 형성된다.
상기 탄력재 범퍼(870) 각각은 반도체 칩(1)에 대향되는 공동(810)의 상면및 기판(2)의 상면에 대향되는 몰드의 저면에 장착되어, 인캡슐레이션 공정시, 반도체 칩(1)의 상면 및 기판(2)의 상면에 직접 접촉된다.
이와 같은 본 발명의 제4실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드내의 동작 및 효과는 전술한 제3실시예에 따른 몰드와 유사하다. 다만, 상기한 제4실시예에 따른 몰드는, 인캡슐레이션 공정시, 복수의 탄력재 범퍼(870)에 의해, 반도체 칩(1) 및 기판(2)이 몰드와 직접 접촉되어 손상되는 것을 방지할 수 있다.
도8a는 본 발명의 제5실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이며, 도8b는 도8a에 도시한 몰드의 사용 상태를 나타내는 단면도이다. 도8a 및 도8b를 참조하면, 본 발명의 제5실시예에 따른 몰드는 복수의 공동(910), 복수의 인캡슐런트 유입구(920), 공통 주입홀(930), 복수의 인캡슐런트 유출구(940) 및 소정개수의 러너(950)를 구비한다.
상기 공동(910), 인캡슐런트 유입구(920), 공통 주입홀(930) 및 러너(950)는 전술한 제3실시예와 동일하게 형성되고 동작하므로, 이에 대한 상세한 설명은 생략한다. 더욱이, 상기 공동(910)에 수용된 반도체 칩(1)의 주변 영역의 최대 가능 폭은 전술한 제1실시예에 설명된 식(1)에 의해 계산된 값으로 제한된다. 그리고, 인접한 공동들(910)의 인캡슐런트 유입구(920) 및 유출구(940)는 러너(950)의 일부분으로 형성된다.
상기 복수의 인캡슐런트 유출구(940) 중에서, 상기 몰드의 타측에 위치되는 공동들(910)에 형성된 유출구들(940)은 몰드의 외측으로 연장되게 형성되어, 외부와 연통된다. 이와 같이 몰드의 타측에 위치되는 공동들(910)의 유출구들(940)은 공동들(910)로부터 배출되는 인캡슐런트 및 공기를 직접 외부로 안내한다. 이에 따라, 본 발명의 제5실시예에 따른 몰드에서는, 전술한 제1 내지 제4실시예에 따른 몰드의 배기홀이 불필요하게 되며, 상기 각각의 유출구(940)가 몰드의 상면 및 하면에 대해 평행하게 형성되므로, 공기 또는 여분의 인캡슐런트를 흡출시키기 위한 외부의 진공 펌프(도시하지 않음) 등을 용이하게 연결할 수 있다.
상기한 본 발명의 제1 내지 제5실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드들은 복수의 공동들 각각이 하나의 반도체 칩(1)만을 수용할 수 있는 것으로 도시되고 설명되었으나, 이에 국한되는 것은 아니고, 본 발명의 또 다른 실시예들에서는 공동이 복수의 반도체 칩(1)을 수용할 수 있도록 형성될 수도 있다.
도9a는 본 발명의 제6실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이며, 도9b는 도9a에 도시한 몰드의 사용 상태를 나타내는 단면도이다. 도9a 및 도9b를 참조하면, 본 발명의 제6실시예에 따른 몰드는 공동(1010), 인캡슐런트 유입구(1020), 주입홀(1030), 인캡슐런트 유출구(1040) 및 배기홀(1050)을 구비한다.
상기 공동(1010)은 기판(2) 상에 실장된 복수의 반도체 칩(1)을 동시에 수용할 수 있는 크기로 형성된다. 이러한 공동(1010)은 가장자리에 위치되는 반도체 칩들(1)의 주변 영역 폭이 전술한 제1실시예에서 설명된 식(1)에 의해 계산되는 값을 최대값으로 가지도록 형성된다.
그리고, 상기 인캡슐런트 유입구(1020), 주입홀(1030), 인캡슐런트 유출구(1040) 및 배기홀(1050)은 전술한 제1실시예와 동일하게 형성되고 동작하므로, 이에 대한 상세한 설명을 생략한다.
상기와 같은 본 발명의 제6실시예에 따른 몰드는, 전술한 제1 내지 제5실시예에서 보다 월등히 간단한 구성으로 복수의 반도체 칩(1)의 인캡슐레이션 공정을 수행할 수 있다.
도10a는 본 발명의 제7실시예에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드를 나타내는 저면도이며, 도10b는 도10a에 도시한 몰드의 사용 상태를 나타내는 단면도이다. 도10a 및 도10b를 참조하면, 본 발명의 제7실시예에 따른 몰드는 공동(1110), 인캡슐런트 유입구(1120), 주입홀(1130), 인캡슐런트 유출구(1140), 배기홀(1150) 및 복수의 탄력재 범퍼(1160)를 구비한다.
상기 공동(1110), 인캡슐런트 유입구(1120), 주입홀(1130), 인캡슐런트 유출구(1140) 및 배기홀(1150)은 전술한 제6실시예와 동일하므로, 이에 대한 상세한 설명을 생략한다. 그리고, 전술한 제6실시예에서와 마찬가지로, 상기 공동(1110)은 가장자리에 위치되는 반도체 칩들(1)의 주변 영역 폭이 전술한 제1실시예에서 설명된 식(1)에 의해 계산되는 값을 최대값으로 가지도록 형성된다.
상기 탄력재 범퍼(1160) 각각은 반도체 칩(1)에 대향되는 공동(1110)의 내면 및 기판(2)의 상면에 대향되는 몰드의 저면에 장착되며, 인캡슐레이션 공정시, 반도체 칩(1)의 상면 및 기판(2)의 상면에 직접 접촉되어, 반도체 칩(1) 및 기판(2)이 몰드와의 접촉으로 인해 손상되는 것을 방지한다.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
전술한 본 발명에 따른 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드는, 동시에 복수의 플립칩을 인캡슐레이션할 수 있으므로, 인캡슐레이션 공정에 소요되는 시간을 감소시켜 생산성을 현저하게 향상시킬 수 있다.
또한, 전술한 본 발명의 몰드는, 인캡슐레이션 공정에서의 보이드 발생 및 직접 접촉에 의한 반도체 칩(1)의 손상을 예방할 수 있는 크기의 공동(310, 610, 710, 810, 910, 1010 및 1110)을 구비하므로, 인캡슐레이션 공정에 의해 발생되는 불량률을 현저하게 감소시킬 수 있다.

Claims (11)

  1. 기판 상에 반도체 칩이 직접 실장된 플립칩의 언더필 인캡슐레이션 공정에 사용되는 몰드에 있어서,
    상기 기판에 대향되는 개구부가 형성되며, 상기 인캡슐레이션 공정시에, 상기 반도체 칩이 각각 수용되는 복수의 공동;
    상기 각 공동의 일측에 형성되어, 상기 인캡슐레이션 공정시에 주입되는 인캡슐런트를 상기 공동내로 안내하는 복수의 인캡슐런트 유입구; 및
    상기 각 공동의 타측에 형성되어, 상기 인캡슐레이션 공정시, 상기 공동내의 인캡슐런트 및 공기를 상기 공동으로부터 배출시키기 위한 복수의 유출구를 구비하며,
    상기 반도체 칩과 상기 공동의 벽면 사이의 최대 가능 이격거리(b)는
    상기 반도체 칩의 장방향 길이(W), 상기 반도체 칩의 단방향 길이(D) 및 상기 반도체 칩의 저면과 상기 기판 사이의 간격(h)에 따라 제한되는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  2. 제1항에 있어서,
    서로 인접한 상기 공동들의 유입구 및 상기 유출구를 연결하도록 형성되어, 상기 유출구로부터 배출되는 인캡슐런트 및 공기를 상기 유출구에 연결된 유입구로안내하는 소정개수의 러너를 더 구비하는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  3. 제2항에 있어서,
    상기 복수의 유입구 중에서 소정개수의 상기 유입구들과 연통되게 형성되며, 상기 인캡슐레이션 공정시에, 상기 소정개수의 유입구들로 주입하기 위한 적어도 하나 이상의 공통 주입홀을 더 구비하는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  4. 제1항에 있어서,
    상기 각각의 유입구와 연통되게 형성되며, 상기 인캡슐레이션 공정시에, 상기 인캡슐런트를 주입하기 위한 복수의 주입홀; 및
    상기 각각의 유출구와 연통되게 형성되어, 상기 유출구를 통해 배출되는 인캡슐런트 및 공기를 외부로 안내하는 복수의 배기홀
    을 더 구비하는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 상기 최대 가능 이격거리(b)는,
    b2에 대한 이차 방정식,
    b4- {[(W+D)2h2]/[0.1542WD]}b2- [(W+D)h3]/0.1542= 0 에 의해 구해지는 값으로 결정되는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  6. 제5항에 있어서,
    상기 반도체 칩에 대향되는 상기 공동의 내벽면 또는 상기 기판에 대향되는 상기 몰드의 일측면에 장착되어, 상기 인캡슐레이션 공정시에, 상기 반도체 칩 또는 상기 기판과 접촉되는 적어도 하나 이상의 탄력재 범퍼를 더 구비하는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  7. 제5항에 있어서, 상기 공동은
    상기 반도체 칩의 저면과 상기 기판의 상면 사이의 간격(h) 보다 작은 간격으로, 상기 반도체 칩의 상면으로부터 이격되는 높이를 가지는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  8. 기판 상에 반도체 칩이 직접 실장된 플립칩의 언더필 인캡슐레이션 공정에 사용되는 몰드에 있어서,
    상기 기판에 대향되는 개구부가 형성되며, 인캡슐레이션 공정시에, 복수의 상기 반도체 칩이 수용되는 공동;
    상기 공동의 일측에 형성되어, 상기 인캡슐레이션 공정시에 주입되는 인캡슐런트를 상기 공동내로 안내하는 인캡슐런트 유입구; 및
    상기 공동의 타측에 형성되어, 상기 인캡슐레이션 공정시, 상기 공동내의 인캡슐런트 및 공기를 상기 공동으로부터 배출시키기 위한 유출구를 구비하며,
    상기 공동 내에 수용된 복수의 반도체 칩 중에서, 상기 공동의 가장자리에 위치되는 반도체 칩과 상기 공동의 벽면 사이의 최대 가능 이격거리(b)는
    상기 반도체 칩의 장방향 길이(W), 상기 반도체 칩의 단방향 길이(D) 및 상기 반도체 칩의 저면과 상기 기판 사이의 간격(h)에 따라 제한되는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  9. 제8항에 있어서,
    상기 반도체 칩에 대향되는 상기 공동의 내벽면 또는 상기 기판에 대향되는 상기 몰드의 일측면에 장착되어, 상기 인캡슐레이션 공정시에, 상기 반도체 칩 또는 상기 기판과 접촉되는 적어도 하나 이상의 탄력재 범퍼를 더 구비하는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  10. 제8항에 있어서, 상기 공동은
    상기 반도체 칩의 저면과 상기 기판의 상면 사이의 간격(h) 보다 작은 간격으로, 상기 반도체 칩의 상면으로부터 이격되는 높이를 가지는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
  11. 제8항 내지 제10항 중 어느 하나의 항에 있어서, 상기 최대 가능 이격거리(b)는,
    b2에 대한 이차 방정식,
    b4- {[(W+D)2h2]/[0.1542WD]}b2- [(W+D)h3]/0.1542= 0 에 의해 구해지는 값으로 결정되는 것을 특징으로 하는 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드.
KR10-2001-0078746A 2001-12-13 2001-12-13 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드 Expired - Fee Related KR100400496B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0078746A KR100400496B1 (ko) 2001-12-13 2001-12-13 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드
AU2002366673A AU2002366673A1 (en) 2001-12-13 2002-12-09 Mold for used in multi flip-chip underfill encapsulation process
PCT/KR2002/002307 WO2003050865A1 (en) 2001-12-13 2002-12-09 Mold for used in multi flip-chip underfill encapsulation process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078746A KR100400496B1 (ko) 2001-12-13 2001-12-13 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드

Publications (2)

Publication Number Publication Date
KR20030048743A KR20030048743A (ko) 2003-06-25
KR100400496B1 true KR100400496B1 (ko) 2003-10-08

Family

ID=19716973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0078746A Expired - Fee Related KR100400496B1 (ko) 2001-12-13 2001-12-13 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드

Country Status (3)

Country Link
KR (1) KR100400496B1 (ko)
AU (1) AU2002366673A1 (ko)
WO (1) WO2003050865A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019005679A1 (en) * 2017-06-30 2019-01-03 Applied Materials, Inc. METHOD AND APPARATUS FOR ENCAPSULATION OF WAFER LEVEL

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294533B2 (en) * 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
NL1024248C2 (nl) * 2003-09-09 2005-03-10 Fico Bv Werkwijze en inrichting voor het met behulp van een flexibel drukelement omhullen van elektronische componenten.
KR100761387B1 (ko) 2005-07-13 2007-09-27 서울반도체 주식회사 몰딩부재를 형성하기 위한 몰드 및 그것을 사용한 몰딩부재형성방법
JP2014036119A (ja) * 2012-08-09 2014-02-24 Apic Yamada Corp 樹脂モールド装置
CN114156190A (zh) * 2021-11-30 2022-03-08 深圳市德明新微电子有限公司 一种封装用治具及电路元器件的封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122136A (ja) * 1985-11-08 1987-06-03 Hitachi Ltd レジンモールド半導体の製造方法および装置
JPH11121485A (ja) * 1997-10-08 1999-04-30 Sharp Corp 樹脂封止用モールド金型
JP2000021904A (ja) * 1998-06-30 2000-01-21 Nec Yamagata Ltd 薄型パッケージの樹脂封止方法及びリードフレーム
KR20010046877A (ko) * 1999-11-16 2001-06-15 윤종용 복수의 보조-런너를 갖는 반도체 칩 패키지용 수지 성형장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03216309A (ja) * 1990-01-22 1991-09-24 Matsushita Electric Ind Co Ltd Ｔａｂチップ樹脂封止方法
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122136A (ja) * 1985-11-08 1987-06-03 Hitachi Ltd レジンモールド半導体の製造方法および装置
JPH11121485A (ja) * 1997-10-08 1999-04-30 Sharp Corp 樹脂封止用モールド金型
JP2000021904A (ja) * 1998-06-30 2000-01-21 Nec Yamagata Ltd 薄型パッケージの樹脂封止方法及びリードフレーム
KR20010046877A (ko) * 1999-11-16 2001-06-15 윤종용 복수의 보조-런너를 갖는 반도체 칩 패키지용 수지 성형장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019005679A1 (en) * 2017-06-30 2019-01-03 Applied Materials, Inc. METHOD AND APPARATUS FOR ENCAPSULATION OF WAFER LEVEL

Also Published As

Publication number Publication date
AU2002366673A1 (en) 2003-06-23
KR20030048743A (ko) 2003-06-25
WO2003050865A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
US6177724B1 (en) Semiconductor device
US6599774B2 (en) Technique for underfilling stacked chips on a cavity MLC module
KR100234719B1 (ko) 에리어 어레이 패키지 및 그 제조방법
US6038136A (en) Chip package with molded underfill
US6495083B2 (en) Method of underfilling an integrated circuit chip
US6717279B2 (en) Semiconductor device with recessed portion in the molding resin
US7179683B2 (en) Substrate grooves to reduce underfill fillet bridging
US20020167079A1 (en) Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US6383846B1 (en) Method and apparatus for molding a flip chip semiconductor device
KR101810940B1 (ko) 관통 개구부가 형성된 반도체 칩을 포함하는 반도체 패키지
CN113276359B (zh) 注塑模具及注塑方法
US6294825B1 (en) Asymmetrical mold of multiple-part matrixes
US20130168846A1 (en) Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
US20070224729A1 (en) Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly
KR100400496B1 (ko) 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드
CN101385139A (zh) 基于引线框架的半导体封装件中或与之相关的改进及其制造方法
US6352878B1 (en) Method for molding a bumped wafer
CN115881653A (zh) 封装结构及其制作方法
KR100418428B1 (ko) 집적회로의 언더필 인캡슐레이션 장치 및 방법
KR101921156B1 (ko) 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
CN116994962B (zh) 一种芯片封装方法和封装结构
KR20000040585A (ko) 워피지 방지용 성형 금형
KR100242249B1 (ko) 패키지성형금형구조 및 반도체패키지
KR940007377B1 (ko) 반도체 패키지 몰딩방법
CN120184098A (zh) 堆叠式封装结构

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011213

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030923

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030923

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20060825

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20060825

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee