KR100396481B1 - 데이타 인에이블 신호를 이용한 그래픽 제어신호 생성장치 - Google Patents

Abstract

이 발명은 데이타 인에이블 신호(DE : Data Enable)를 이용한 그래픽 제어신호 생성장치에 관한 것으로서,

데이타 인에이블 신호 디코더(1), 블랭크 구간 카운터부(2), 가산 블록(3), 가상 데이타 인에이블 신호 발생부(4), STV 발생부(5) 및 STH 발생부(6)를 구비하여 클럭신호와 데이타 인에이블 신호만을 이용하여 화면표시를 제어할 수 있는 신호를 생성함으로써 표시 장치의 해상도와 표시신호의 데이타 포맷에 관계없이 정확한 화면 표시 제어가 가능하도록 한다.

Description

데이타 인에이블 신호를 이용한 그래픽 제어신호 생성장치

이 발명은 데이타 인에이블 신호(DE : Data Enable)를 이용한 그래픽 제어신호 생성장치에 관한 것으로서, 더욱 상세하게 말하자면 퍼스널 컴퓨터(personal computer) 또는 이와 유사한 장치의 그래픽 제어기(graphic controller)에서 제공되는 데이타 인에이블 신호와 클럭신호만을 이용하여 화면 표시 동작을 제어할 수 있는 신호를 생성하기 위한 장치에 관한 것이다.

일반적인 표시 장치에서는 화면의 표시 동작을 제어하기 위하여 데이타 인에이블 신호(DE), 수직 및 수평 동기신호(VSYNC, HSYNC), 수직 및 수평 시작신호(STV, STH)가 사용되고 있다. 도1은 일반적인 그래픽 제어신호의 파형을 도시하고 있다.

수직 동기신호(VSYNC)는 하나의 화면(frame)을 구성하는 기준신호이며, 1클럭의 수직 동기신호 구간동안 1화면에 대한 표시 동작이 이루어진다. 수평 동기신호(HSYNC)는 하나의 라인을 구성하는 기준신호이며, 1클럭의 수평 동기신호 구간동안 1라인에 대한 표시 동작이 이루어진다. 데이타 인에이블 신호(DE)는 1클럭의 수평 동기신호 구간 중 표시 데이타의 유효 구간으로서 실질적인 표시 동작이 일어나는 구간을 나타낸다. 수직 시작신호(STV)는 상기 데이타 인에이블 신호의 시작 시점을 나타내며, 수평 시작신호(STH)는 상기 데이타 인에이블 신호(DE)의 시작 시점을 나타낸다.

상기 그래픽 제어신호를 실제로 표시장치에 사용하기 위해서는 약간의 신호 정형을 필요로 한다. 도1을 참조하면, 수직 동기신호(VSYNC)의 로우 구간을 이용하여 수직 동기신호(VSYNC)의 하이구간 중 데이타 인에이블 신호(DE)의 클럭이 액티브되기 전까지의 구간에서 수평 동기신호(HSYNC)의 클럭 수로써 수직 귀선시간으로부터 첫 번째 표시 라인의 데이타 위치를 정의한다. 이때, 만일 수평 동기신호가 그래픽 제어기로부터 제공되지 않을 경우에는 데이타 인에이블 신호(DE)만을 이용하여 신호 정형을 하여야 한다. 그러나, 아직 이러한 기능을 달성하는 툴은 제공된 바 없었다.

그러므로, 이 발명은 상기한 바와 같은 종래의 기술적 과제를 해결하기 위한것으로서, 데이타 인에이블 신호와 클럭신호만을 이용하여 수직, 수평 시작 신호를 생성함으로써 화면의 해상도 및 표시신호의 포맷에 관계없이 화면의 첫 번째 표시 라인 시점을 정확히 제어할 수 있는 그래픽 제어신호 생성장치를 제공하는 데 그 목적이 있다.

도1은 일반적인 그래픽 제어신호의 파형도.

도2는 이 발명의 실시예에 따른 그래픽 제어신호 생성장치의 구성도.

도3은 상기 도2에 도시된 STH 발생부의 상세 구성도.

도4는 이 발명에 따른 가상 데이타 인에이블 신호의 생성과정을 설명하는 파형도.

도5는 이 발명에 따른 STV 신호의 생성과정을 설명하는 파형도이다.

이 발명에 따른 그래픽 제어신호 생성장치는,

데이타 인에이블 신호와 클럭신호를 입력받아, 상기 데이타 인에이블 신호의 최초 하이 구간과 마지막 하이 구간의 타이밍을 정의하기 위한 펄스 신호를 생성하는 데이타 인에이블 신호 디코더;

상기 데이타 인에이블 신호의 수직 로우 구간을 상기 클럭신호에 따라 카운트하며, 상기 카운트 값을 상기 디코더에서 생성되는 펄스 신호에 따라 래치시키는 블랭크 구간 카운터부;

상기 블랭크 구간 카운터에서 출력되는 데이타 인에이블 신호의 수직 로우 구간 카운트 값과 데이타 인에이블 신호의 하이 구간을 카운트한 값을 가산하는 가산 블록;

상기 데이타 인에이블 신호의 수직 하이구간을 클럭신호에 따라 카운트하여 상기 가산 블록에 제공하며, 상기 가산 블록에서 제공되는 데이타 인에이블 신호의 하이구간과 로우구간을 카운트한 값에 따라 데이타 인에이블 신호의 하이구간과 로우구간을 복사하여 가상 데이타 인에이블 신호를 생성하는 가상 데이타 인에이블 신호 발생부;

상기 가상 데이타 인에이블 신호 발생부에서 출력되는 가상 데이타 인에이블 신호의 하이 펄스 수를 검사하여 외부 입력에 따라 위치를 조정한 후 수직 시작신호를 생성하는 수직 시작신호 발생부; 및

상기 블랭크 구간 카운터부의 출력을 '1' 감산하고, 클럭신호를 카운트하여 두 값을 비교하여 수평 시작신호를 생성하는 수평 시작신호 발생부를 포함한다.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.

도2는 이 발명의 실시예에 따른 그래픽 제어신호 생성장치의 구성도이고,

도3은 상기 도2에 도시된 STH 발생부의 상세 구성도이고,

도4는 이 발명에 따른 가상 데이타 인에이블 신호의 생성과정을 설명하는 파형도이고,

도5는 이 발명에 따른 STV 신호의 생성과정을 설명하는 파형도이다.

먼저, 도2를 참조하여 이 발명의 실시예에 따른 그래픽 제어신호 생성장치의 구성을 설명한다.

상기 도2에 도시되어 있듯이, 이 발명의 실시예에 따른 그래픽 제어신호 생성장치는, 데이타 인에이블 신호 디코더(1), 블랭크 구간 카운터부(2), 가산블록 (3), 가상 데이타 인에이블 신호 발생부(4), STV 발생부(5) 및 STH 발생부(6)로 구성된다. 데이타 인에이블 신호(DE)와 클럭신호(MCLK)는 상기 각 블록에 공통으로 입력된다. 상기 데이타 인에이블 신호 디코더(1)의 출력은 상기 블랭크 구간 카운 터부(2)에 제공되며, 상기 블랭크 구간 카운터부(2)의 출력은 가산블록(3)과 STH발생부(6)에 제공된다. 가산블록(3)은 상기 블랭크 구간 발생부(2)의 출력과 상기 가상 데이타 인에이블 신호 발생부(4)의 출력을 입력받아 출력을 상기 가상 데이타 인에이블 신호 발생부(4)에 제공한다. 가상 데이타 인에이블 신호 발생부(4)의 출력은 STV 발생부(5)에 제공된다.

도3을 참조하면, 상기 STH 발생부(6)가 보다 상세하게 도시되어 있다.

상기 도3에 도시되어 있듯이, STH 발생부(6)는 감산기(61), 카운터(62) 및 비교기(63)로 구성된다. 감산기(61)에는 상기 블랭크 구간 카운터부(2)의 출력이 입력되며, 카운터(62)에는 클럭신호(MCLK)가 입력된다. 상기 감산기(61)과 카운터 (62)의 출력은 비교기(63)에 제공된다.

다음으로, 상기한 구성 및 도4 및 도5에 도시된 파형을 참조하여 이 발명의 실시예에 따른 그래픽 제어신호 생성장치의 동작을 설명한다.

동작이 시작되면, 데이타 인에이블 신호 디코더(1)는 데이타 인에이블 신호 (DE)의 로우 구간에서 리셋되는 카운터를 클럭신호(MCLK)로 카운트함으로써 데이타 인에이블 신호(DE)의 최초 하이구간과 마지막 하이구간을 정의하는 DE 디코딩 신호를 생성한다. 상기 디코딩 신호는 도4에 도시되어 있다. 상기 디코더(1)에서 생성된 DE 디코딩 신호는 블랭크 구간 카운터부(2)에 제공되어 DE 로우 구간의 카운트값을 래치(latch)시키는 신호로 사용된다.

상기 블랭크 구간 카운터부(2)는 데이타 인에이블 신호(DE)의 로우 구간을 클럭신호(MCLK)에 따라 카운트하며, 상기 카운트 값을 상기 DE 디코딩 신호에 의해 래치시킨다. 상기 블랭크 구간 카운터부(2)의 내부 동작을 보다 상세하게 설명하면, 상기 데이타 인에이블 신호(DE)는 토글(toggle)되어 n번째 펄스 구간과 n+1번째 구간이 분리된다. 이렇게 분리된 신호는 각각 1 화면 표시 라인만큼 카운트된다. 상기 두 개의 카운트 값은 서로 비교되며, 이것이 일치할 경우에만 카운트 값으로서 출력된다. 이 값은 데이타 인에이블 신호의 로우 구간에 포함되는 클럭신호 (MCLK)의 펄스 수이다.

가산 블록(3)은 상기 블랭크 구간 카운터부(2)에서 출력되는 데이타 인에이블 신호(DE)의 로우 구간 카운트 값과 가상 데이타 인에이블 신호 발생부(4)에서 출력되는 데이타 인에이블 신호(DE)의 하이 구간 카운트 값을 가산한다.

가상 데이타 인에이블 신호 발생부(4)는 도4에 도시된 수직 로우 구간 감지신호 및 블랭크 신호를 이용하여 데이타 인에이블 신호(DE)의 수직 로우 구간을 정의하는 기능을 한다. 그리고, 이 구간에 가상적인 데이타 인에이블 신호의 하이구간과 로우구간을 복사하여 도4에 도시된 바와 같은 가상 데이타 인에이블 신호를 생성한다.

상기 STV 발생부(5)는 상기 가상 데이타 인에이블 신호 발생부(4)에서 정의되는 도5에 도시된 바와 같은 신호를 입력받으며, 가상 데이타 인에이블 신호의 하이 펄스 수를 검사하여 카운터하고 상기 카운트 값과 외부 입력과의 차이에 의해 결정되는 지점에서 수직 시작신호(STV)의 하이구간 펄스가 생성되도록 한다. 도5에서 n은 상기 카운트 값이며, x는 외부 입력이다.

도3에 도시된 바와 같이, STH 발생부(6)의 감산기(61)에는 상기 블랭크 구간 카운터부(2)의 출력이 입력되며, 감산기(61)는 상기 입력에서 소정 수를 감산한다.카운터(62)는 데이타 인에이블 신호(DE)의 반전신호(도시하지 않음)에 의해 리셋되며, 클럭신호(MCLK)를 카운트한다. 상기 감산기(61)의 출력과 카운터(62)의 출력은 비교기(63)에 입력되며, 상기 비교기(63)는 두 입력을 비교하여 수평 시작신호를 생성한다.

이상에서 설명된 바와 같이, 이 발명에 따른 그래픽 제어신호 생성장치는 클럭신호와 데이타 인에이블 신호만을 이용하여 화면표시를 제어할 수 있는 신호를 생성함으로써 표시 장치의 해상도와 표시신호의 데이타 포맷에 관계없이 정확한 화면 표시 제어가 가능하도록 한다.

Claims (2)

1. 데이타 인에이블 신호와 클럭신호를 입력받아, 상기 데이타 인에이블 신호의 최초 하이 구간과 마지막 하이 구간의 타이밍을 정의하기 위한 펄스 신호를 생성하는 데이타 인에이블 신호 디코더;

   상기 데이타 인에이블 신호의 수직 로우 구간을 상기 클럭신호에 따라 카운트하며, 상기 카운트 값을 상기 디코더에서 생성되는 펄스 신호에 따라 래치시키는 블랭크 구간 카운터부;

   상기 블랭크 구간 카운터에서 출력되는 데이타 인에이블 신호의 수직 로우 구간 카운트 값과 데이타 인에이블 신호의 하이 구간을 카운트한 값을 가산하는 가산 블록;

   상기 데이타 인에이블 신호의 수직 하이구간을 클럭신호에 따라 카운트하여 상기 가산 블록에 제공하며, 상기 가산 블록에서 제공되는 데이타 인에이블 신호의 하이구간과 로우구간을 카운트한 값에 따라 데이타 인에이블 신호의 하이구간과 로우구간을 복사하여 가상 데이타 인에이블 신호를 생성하는 가상 데이타 인에이블 신호 발생부;

   상기 가상 데이타 인에이블 신호 발생부에서 출력되는 가상 데이타 인에이블 신호의 하이 펄스 수를 검사하여 외부 입력에 따라 위치를 조정한 후 수직 시작신호를 생성하는 수직 시작신호 발생부; 및

   상기 블랭크 구간 카운터부의 출력을 '1' 감산하고, 클럭신호를 카운트하여두 값을 비교하여 수평 시작신호를 생성하는 수평 시작신호 발생부를 포함하는,

   그래픽 제어신호 생성장치.
2. 제1항에 있어서, 상기한 수평 시작신호 발생부는,

   상기 블랭크 구간 카운터부의 출력을 소정 수만큼 감산하기 위한 감산기;

   클럭신호를 카운트하며, 데이타 인에이블 신호의 반전신호에 의해 리셋되는 카운터; 및

   상기 감산기와 카운터의 출력을 입력받아, 두 출력을 비교하여 수평 시작신호를 생성하는 비교기로 구성되는,

   그래픽 제어신호 생성장치.