KR100395213B1 - 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법 - Google Patents
직교 신호 발생기 및 직교 신호 위상 오류 보정 방법 Download PDFInfo
- Publication number
- KR100395213B1 KR100395213B1 KR10-2001-0014783A KR20010014783A KR100395213B1 KR 100395213 B1 KR100395213 B1 KR 100395213B1 KR 20010014783 A KR20010014783 A KR 20010014783A KR 100395213 B1 KR100395213 B1 KR 100395213B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- signals
- variable capacitive
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H2007/0192—Complex filters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 주파수 직변환 송수신기(Direct Conversion Transceiver)의 믹서(Mixer)를 통한 주파수 상향 및/또는 하향 직변환 시, 필요로 하는 최적의 직교 신호를 만들어 제공하기 위한 직교 신호 발생기 및 그 직교 신호 발생기의 직교 신호 위상 오류 보정 방법에 관한 것으로서, 4개의 제 1 내지 제 4 저항(R1-R4))와 4개의 제 1 내지 제 4 버랙터(VD1-VD4)가 교번하여 상호 직렬 연결되어 루프를 형성하고 있는 다상 필터(200); 및 상기 다상 필터(200)의 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력되는 4개의 직교 신호의 위상에 근거하여 상기 제 1 내지 제 4 버랙터(VD1-VD4)의 정전용량을 가변 제어하는 위상 보정 장치(300,700)를 포함하여 구성되되, 상기 위상 보정 장치(300,700)는 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력된 4개의 직교 신호를 하나씩 순차적으로 일정 시간 지속하여 선택하는 제 1 단계; 상기 선택된 신호에 이웃하여 직교하는 두 개의 신호를 상기 제 1 단계의 선택 유지 시간 동안 복수회 상호 교번하여 선택하는 제 2 단계; 상기 제 1 단계에서 선택된 신호와 상기 제 2 단계에서 교번하여 선택된 두 개의 신호 간의 위상차를 교번하여 검출하는 제 3 단계; 및 상기 교번하여 검출된 두 개의 위상차 간의 차이값의 평균값에 의거하여 상기 제 1 단계에서 선택된 신호의 위상이 보정되도록 해당 버랙터(VD1-VD4)의 정전 용량을 가변 제어하여, 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력된 4개의 직교 신호 간의 위상 오류를 보정한다.
Description
본 발명은 다상 필터(Polyphase Filter)를 이용한 직교 신호 발생기(Quadrature Signal Generator) 및 그 직교 신호 발생기의 직교 신호 위상 오류 보정 방법에 관한 것으로서, 보다 상세하게는 주파수 직변환 송수신기(Direct Conversion Transceiver)의 믹서(Mixer)를 통한 주파수 상향 및/또는 하향 직변환 시, 필요로 하는 최적의 직교 신호를 만들어 제공하기 위한 다상 필터를 이용한 직교 신호 발생기 및 그 직교 신호 발생기의 직교 신호 위상 오류 보정 방법에 관한 것이다.
일반적으로, 고주파(RF) 무선 송수신단의 믹서(Mixer)를 통해 RF 신호를 직접 기저대역(baseband) 신호로 변환하기 위해서는 발진기의 신호를 받아 상호 90도의 차이를 가지는 직교 신호들을 만들어 상기 믹서에 제공해야 하는 바, 이와 같은 직교 신호들을 만들기 위해 도 1과 같이 저항(R)과 캐패시터(C)를 이용한 다상 필터(Polyphase Filter) 회로(10)가 최근에 제안된 바 있다.
도 1의 다상 필터(10)를 보면, 4개의 저항(R1,R2,R3,R4)과 4개의 캐패시터(C1,C2,C3,C4)가 교번하여 상호 직렬 연결되어 루프를 형성하고 있고, 제 1 저항(R1)과 제 1 캐패시터(C1)의 공통 연결 점에 제 1 출력단(OUT1)이, 제 2 저항(R2)과 제 2 캐패시터(C2)의 공통 연결 점에 제 2 출력단(OUT2)이, 제 3저항(R3)과 제 3 캐패시터(C3)의 공통 연결 점에 제 3 출력단(OUT3)이, 그리고 제 4 저항(R4)과 제 4 캐패시터(C4)의 공통 연결 점에 제 4 출력단(OUT4)이 각각 형성되어 있으며, 상기 제 1 캐패시터(C1)와 상기 제 2 저항(R2)의 공통 연결점 및 상기 제 4 캐패시터(C4)와 상기 제 1 저항(R1)의 공통 연결점에 발진기(미도시)의 제 1 클럭(CLK)이 각각 입력되고, 상기 제 2 캐패시터(C2)와 상기 제 3 저항(R3)의 공통 연결점 및 상기 제 3 캐패시터(C3)와 상기 제 4 저항(R4)의 공통 연결점에 상기 발진기의 제 1 클럭(CLK)에 대하여 위상 반전된 제 2 클럭(CLK_b)이 각각 입력되도록 구성되어 있다.
이와 같이 구성된 기존의 다상 필터(10)의 동작에 대하여 간단히 설명하면, 발진기로부터 출력된 예컨대 0도 위상의 제 1 클럭(CLK)과 이에 대하여 위상 반전된 180도 위상의 제 2 클럭(CLK_b) 2개의 신호를 입력 신호로하여 상기 제 1 내지 제 4 출력단(OUT1,OUT2,OUT3,OUT4)을 통해 각각 0도, 90도, 180도 및 270도의 상호 직교 위상을 갖는 4개 신호를 출력하게 된다.
그러나, 상기와 같이 구성되어 동작하는 기존의 다상 필터(10)를 5GHz 이상의 고주파 대역을 사용하는 RF 무선 송수신단의 주파수 직변환 송수신기에 적용할 경우, 상기 각 출력 신호들(OUT1,OUT2,OUT3,OUT4)이 상호 정확히 90도의 차이를 갖지 못하게 되어 변조된 신호를 올바로 복조하기 어렵고 변조 또한 어렵게 되는 데, 그 위상 오류의 원인으로는 대역 주파수의 변화, 상기 다상 필터의 제조시 칩 공정 변이, 상기 다상 필터의 저항과 캐패시터간의 임피던스 미스매치(mismatch), 및/또는 전압에의 다른 의존성 등을 들 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 그 목적은 전압 제어 발진기(Voltage Control Osillator : VCO)의 출력 신호를 받아 상호 90도 차이가 나는 직교 신호들을 발생시켜서 직변환 송수신기의 믹서의 입력으로서의 국부발진(Local Oscillation : LO) 신호로 사용되도록 하되, 전력 소모를 최소화하면서 상기 직교 신호들간의 위상 오차를 보정하여 최적의 직교 신호를 만들어 내는, 다상 필터를 이용한 직교 신호 발생기 및 그 직교 신호 발생기의 직교 신호 위상 오류 보정 방법을 제공하고자 하는 것이다.
도 1은 종래의 다상 필터의 회로도이고,
도 2는 본 발명의 제 1 실시예에 따른 다상 필터의 회로 구성도이고,
도 3은 본 발명의 제 1 실시예에 따른 직교 신호 발생기의 블록 구성도이고,
도 4는 도 3의 제어 신호 발생부에서 발생되어 출력되는 각종 제어 신호의 클럭 타이밍 다이어그램이고,
도 5는 도 3의 실시예에서 각 모드의 순차적 수행에 따른 다상 필터의 출력 파형의 위상 변화를 나타낸 도면이고,
도 6은 도 3의 실시예에서 각 모드의 순차적 수행에 따른 다상 필터의 출력 파형의 위상 변화를 수학식으로 나타낸 것이고,
도 7은 본 발명의 제 2 실시예에 따른 직교 신호 발생기의 블록 구성도이고,
도 8은 도 7의 신호 선택부의 세부 구성도이고,
도 9는 도 7의 제어부에서 발생되어 출력되는 각종 제어 신호의 클럭 타이밍 다이어그램이고,
도 10은 도 7의 실시예에서 각 모드의 순차적 수행에 따른 다상 필터의 출력파형의 위상 변화를 나타낸 도면이고,
도 11은 도 7의 충전 펌프의 동작 원리를 설명하기 위한 도면이고,
도 12는 본 발명의 제 2 실시예에 따른 다상 필터의 회로도이고,
도 13은 본 발명의 제 3 실시예에 따른 직교 신호 발생기의 블록 구성도이고,
도 14는 도 13의 위상보정신호 발생부의 세부 구성도이고,
도 15는 도 13의 경로 단속부의 세부 구성도이고,
도 16은 도 13의 제어부에서 발생되어 출력되는 각종 제어 신호의 클럭 타이밍 다이어그램이고,
도 17은 도 3의 실시예에서 각 모드의 순차적 수행에 따른 다상 필터의 출력 파형의 위상 변화를 나타낸 도면이고,
도 18은 도 14의 위상보정신호 발생부의 동작 타이밍다이어그램이고,
도 19는 도 14의 충전 펌프의 동작에 따른 전압 제어 신호 발생 원리를 설명하기 위한 도면이다.
※ 도면의 주요부분에 대한 부호의 설명
200 : 다상 필터 300,700 : 위상 보정 장치
311-314,711-714 : 드라이버 321-324,720 : 분주기
331-334,740 : 위상 검출기 341-344,750 ; 충전 펌프
351-354 : 루프 필터 361-364 : 비교기
370 : 다중화기 380 : 적분기
381,760 : 경로 선택부 382,770 : 신호 유지부
390,780 : 제어 신호 발생부(또는 제어부)
730 : 신호 선택부
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 다상 필터는, 4개의 제 1 내지 제 4 저항 소자와 4개의 제 1 내지 제 4 가변 용량성 소자가 교번하여 상호 직렬 연결되어 루프를 형성하되, 상기 제 1 저항 소자와 상기 제 1 가변 용량성 소자의 공통 연결 점에 제 1 출력단이, 상기 제 2 저항 소자와 상기 제 2 가변 용량성 소자의 공통 연결 점에 제 2 출력단이, 상기 제 3 저항 소자와 상기 제 3 가변 용량성 소자의 공통 연결 점에 제 3 출력단이, 그리고 상기 제 4 저항 소자와 상기 제 4 가변 용량성 소자의 공통 연결 점에 제 4 출력단이 각각 연결되어 있으며, 상기 제 1 가변 용량성 소자와 상기 제 2 저항 소자의 공통 연결점 및 상기 제 4 가변 용량성 소자와 상기 제 1 저항 소자의 공통 연결점이 각각 제 1 입력단에 연결되고, 상기 제 2 가변 용량성 소자와 상기 제 3 저항 소자의 공통 연결점 및 상기 제 3 가변 용량성 소자와 상기 제 4 저항 소자의 공통 연결점이 각각 제 2 입력단에 연결되어 구성된다.
상기 가변 용량성 소자는 버랙터로 구성되고, 상기 가변 용량성 소자는 2개의 제 1 및 제 2 피모스(PMOS) 트랜지스터로 구성되되, 상기 제 1 및 제 2 PMOS 트랜지스터의 게이트가 상호 연결되고, 상기 각 PMOS 트랜지스터의 소오스와 드레인이 연결되어 이웃하는 상기 해당 저항소자에 연결되어 있으며, 상기 게이트간 공통 연결점에 정정용량 가변을 위한 가변 단자가 형성되며, 상기 게이트간 공통 연결점과 상기 가변 단자 간의 연결선 상에 접지된 용량성 소자가 추가 구성된 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 직교 신호 발생기는, 4개의 제 1 내지 제 4 저항 소자와 4개의 제 1 내지 제 4 가변 용량성 소자가 교번하여 상호 직렬 연결되어 루프를 형성하고 있는 다상 필터; 및 상기 제 1 내지 제 4 가변 용량성 소자의 정전용량을 가변 제어하는 제어수단을 포함하여 구성되되, 상기 제 1 저항 소자와 상기 제 1 가변 용량성 소자의 공통 연결 점에 제 1 출력단이, 상기 제 2 저항 소자와 상기 제 2 가변 용량성 소자의 공통 연결 점에 제 2 출력단이, 상기 제 3 저항 소자와 상기 제 3 가변 용량성 소자의 공통 연결 점에 제 3 출력단이, 그리고 상기 제 4 저항 소자와 상기 제 4 가변 용량성 소자의 공통 연결 점에 제 4 출력단이 각각 연결되어 있으며, 상기 제 1 가변 용량성 소자와 상기제 2 저항 소자의 공통 연결점 및 상기 제 4 가변 용량성 소자와 상기 제 1 저항 소자의 공통 연결점이 각각 제 1 입력단에 연결되고, 상기 제 2 가변 용량성 소자와 상기 제 3 저항 소자의 공통 연결점 및 상기 제 3 가변 용량성 소자와 상기 제 4 저항 소자의 공통 연결점이 각각 제 2 입력단에 연결되어 있으며, 상기 제어수단은 상기 제 1 내지 제 4 출력단과 상기 제 1 내지 제 4 가변 용량성 소자 사이에 연결되고, 상기 제 1 내지 제 4 출력단을 통해 출력되는 신호에 근거하여 상기 제 1 내지 제 4 가변 용량성 소자의 정전용량을 가변 제어하는 것을 특징으로 한다.
상기 제어수단은 일 예로, 상기 제 1 내지 제 4 출력단을 통해 출력되는 신호를 각각 분주하는 제 1 내지 제 4 분주기; 상기 제 1 내지 제 4 분주기로부터 출력된 4개의 출력 신호를 2개씩 순차적인 쌍으로 입력하여 각 쌍의 위상차를 검출하고 그 검출된 위상차에 대응하는 전류 신호를 출력하는 제 1 내지 제 4 위상 검출기; 상기 제 1 내지 제 4 위상 검출기로부터 츨력된 전류 신호에 대응하여 충방전하는 제 1 내지 제 4 충전 펌프; 상기 제 1 내지 제 4 충전 펌프의 충방전에 따른 각 전압 출력을 필터링(filtering)하는 제 1 내지 제 4 루프 필터; 상기 제 1 내지 제 4 루프 필터를 통해 필터링되어 출력된 4개의 전압 신호를 2개씩 순차적인 쌍으로 입력하여 각 쌍의 크기를 비교하고, 그 비교 결과에 따른 클럭 신호를 출력하는 제 1 내지 제 4 비교기; 상기 제 1 내지 제 4 비교기로부터 출력된 클럭 신호를 다중화하되, 선택된 하나의 신호를 출력하는 다중화기; 상기 선택 출력된 하나의 신호를 적분하여 출력하는 적분기; 상기 적분기의 출력 신호를 정정용량 가변을 위한 전압 (제어) 신호로 상기 제 1 내지 제 4 가변 용량성 소자 중 하나 이상의 소자에게 선택적으로 제공되도록 경로 선택하는 경로 선택부; 기준 클럭 신호를 근거로하여 제어 신호를 발생하되, 제 1 내지 제 4의 4개씩 각각 구성된 상기 분주기, 상기 위상 검출기, 상기 충전 펌프, 상기 루프 필터 및 상기 비교기 중 각기 하나 이상의 구성을 동작토록 하는 제 1 클럭 신호(루프 인에이블 신호)와, 상기 다중화기의 상기 출력 신호 선택 및 그 출력 지속 시간을 제어하는 제 2 클럭 신호(선택 지속 신호)와, 상기 전압 제어 신호 선택 제공부의 상기 선택 제공 동작을 제어하는 제 3 클럭 신호(경로 선택 신호)로 이루어진 상기 제어 신호를 발생하여 해당 구성으로 출력하는 제어 신호 발생부; 및 상기 경로 선택부로부터 출력된 상기 전압 제어 신호를 일정 시간 유지하는 전압 제어 신호 유지부를 포함하여 구성된다.
상기 제어수단은 다른 예로, 상기 제 1 내지 제 4 출력단을 통해 출력되는 신호를 병렬 입력하여 분주한 후 병렬 출력하는 분주기; 상기 분주되어 병렬 출력된 4개의 신호에서 이웃하는 2개의 신호를 한 쌍으로 선택하여 출력하는 신호 선택부; 상기 선택부로부터 출력된 한 쌍의 신호 간의 위상차를 검출하여 이에 대응하는 전류 신호를 출력하는 위상 검출기; 상기 출력된 전류 신호에 대응하여 충방전하는 충전 펌프; 상기 충방전에 따른 전압 신호를 상기 제 1 내지 제 4 가변 용량성 소자 중 하나 이상의 소자에게 선택적으로 제공되도록 경로 선택하는 경로 선택부; 상기 경로 선택부를 통해 상기 선택된 해당 가변 용량성 소자로 제공되는 상기 전압 신호를 일정 시간 유지(출력)하는 신호 유지부; 및 기준 클럭 신호를 근거로하여, 상기 신호 선택부의 신호 선택 및 상기 경로 선택부의 경로 선택을 제어하는 제어부를 포함하여 구성된다.
상기 제어부는, 상기 신호 선택을 위한 제어 신호로서 상기 분주 출력된 4개의 신호 중 하나의 신호를 순차 선택하는 제 1 클럭 신호와, 상기 제 1 클럭 신호에 따라 선택된 신호에 이웃하는 두 개의 신호를 그 제 1 클럭 신호의 유지 기간 동안 교번하여 선택하는 제 2 및 제 3 클럭 신호를 발생하되, 상기 제 1 내지 제 3 클럭 신호는 상기 기준 클럭 신호에 동기하여 발생하고, 상기 제 3 및 제 4 클럭 신호는 상기 제 1 클럭 신호의 클럭 유지 시간 동안 상호 교번하여 복수회 발생하도록 하며, 상기 경로 선택을 위한 제어 신호를 상기 신호 선택을 위한 제어 신호에 대응하여 발생한다.
상기 제어수단은 또 다른 예로, 상기 다상필터의 제 1 내지 제 4 출력단을 통해 출력되는 4개의 직교 신호를, 3개씩 1조로 순차 조합하여 각기 입력하고, 입력된 3개의 직교 신호에서 상호 이웃하는 두 신호간의 위상차를 비교한 후 그 비교결과에 따른 전압 제어 신호를 출력하는 제 1 내지 제 4 위상보정신호 발생부; 상기 제 1 내지 제 4 위상보정신호 발생부로부터 각기 출력된 상기 전압 제어 신호의 출력 경로를 단속하여 상기 다상 필터의 상기 제 1 내지 제 4 가변 용량성 소자의 각 정전용량 가변 단자에게 선택적으로 제공되도록 하기 위한 경로 단속부; 및 기준 클럭 신호를 근거로하여, 상기 제 1 내지 제 4 위상보정신호 발생부의 온/오프(on/off) 동작 및 상기 경로 단속부의 단속 동작을 제어하는 제어부로 구성된다.
상기 위상보정신호 발생부는, 입력된 3개의 신호를 두 개씩 쌍으로 각기 입력하여 논리합하고 반전하여 출력하는 제 1 및 제 2 노아 게이트; 일정한 전류를제공하기 위한 전류원; 상기 제 1 노아게이트의 출력 신호에 따라 상기 전류원으로부터 제공된 전류를 단속하는 제 1 스위치; 상기 제 1 스위치에 일단이 연결되고 타단이 접지되어 상기 제 2 노아게이트의 출력 신호에 따라 단속동작하는 제 2 스위치; 및 상기 제 1 스위치와 상기 제 2 스위치의 공통 연결점에 출력단이 형성되고. 그 공통 연결점과 접지간에 연결된 충전펌프(charge pump)로서의 캐패시터로 구성된다.
상기 경로 단속부는, 상기 제 1 내지 제 4 위상보정신호 발생부로부터 출력된 신호를 상기 제어부의 제어신호에 따라 각기 단속하는 제 1 내지 제 4 스위치; 상기 제 1 내지 제 4 스위치의 출력단에 입력단이 공통 연결되고 출력단은 각각 형성되어 상기 제어부의 제어 신호에 따라 단속되는 제 5 내지 제 8 스위치; 및 상기 제 5 내지 제 8 스위치의 출력단과 접지사이에 각기 연결된 신호유지부로서의 캐패시터(C)로 구성되어 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 직교 신호 발생기의 직교 신호 위상 오류 보정 방법은, 4개의 제 1 내지 제 4 저항 소자와 4개의 제 1 내지 제 4 가변 용량성 소자가 교번하여 상호 직렬 연결되어 루프를 형성하되, 상기 제 1 저항 소자와 상기 제 1 가변 용량성 소자의 공통 연결 점에 제 1 출력단이, 상기 제 2 저항 소자와 상기 제 2 가변 용량성 소자의 공통 연결 점에 제 2 출력단이, 상기 제 3 저항 소자와 상기 제 3 가변 용량성 소자의 공통 연결 점에 제 3 출력단이, 그리고 상기 제 4 저항 소자와 상기 제 4 가변 용량성 소자의 공통 연결점에 제 4 출력단이 각각 연결되어 있으며, 상기 제 1 가변 용량성 소자와 상기 제 2 저항 소자의 공통 연결점 및 상기 제 4 가변 용량성 소자와 상기 제 1 저항 소자의 공통 연결점이 각각 제 1 입력단에 연결되고, 상기 제 2 가변 용량성 소자와 상기 제 3 저항 소자의 공통 연결점 및 상기 제 3 가변 용량성 소자와 상기 제 4 저항 소자의 공통 연결점이 각각 제 2 입력단에 연결된 다상 필터에서, 통해 발진기로부터 제공된 0도 및 180도의 클럭 신호를 상기 제 1 및 제 2 입력단의 입력 신호로하여 상기 제 1 내지 제 4 출력단을 통해 각각 0도, 90도, 180도 및 270도의 상호 직교 위상을 갖는 4개 신호를 출력함에 있어서, 상기 제 1 내지 제 4 출력단을 통해 출력된 4개의 직교 신호 중 임의 신호를 선택하되 하나씩 순차 선택하는 제 1 단계; 상기 선택된 신호에 이웃하여 직교하는 두 개의 신호를 상기 제 1 단계의 선택 유지 기간 동안 복수회 상호 교번하여 선택하는 제 2 단계; 상기 제 1 단계 및 제 2 단계에서 동시 선택된 두 개의 신호 간의 위상차를 검출하는 제 3 단계; 상기 검출된 위상차에 비례하도록 충전 펌프의 충방전을 수행하는 제 4 단계; 상기 충방전에 따른 전압 신호를, 상기 제 1 단계에서 선택된 단일 신호의 해당 출력단과 상기 제 2 단계에서 선택된 두 개 신호의 해당 출력단 간에 구비된 상기 해당 가변 용량성 소자의 정전 용량의 가변을 위한 신호로 제공하는 제 5 단계를 포함하여 구성되며, 특히 상기 제 5 단계에서 해당하는 가변 용량성 소자에 제공되는 전압 신호는 일정 시간 동안 일정 값을 유지토록 함을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 상호 동일 위상차를 가지는 복수개의 주파수 신호 발생기의 위상 오류 보정 방법은, 상호 동일한 위상차를 가지는 3개 이상 복수개의 신호를 발생함에 있어서, 상기 발생된 복수개의 신호를 하나씩 순차적으로 일정 시간 지속하여 선택하는 제 1 단계; 상기 선택된 신호에 이웃하여 직교하는 두 개의 신호를 상기 제 1 단계의 선택 유지 시간 동안 복수회 상호 교번하여 선택하는 제 2 단계; 상기 제 1 단계에서 선택된 신호와 상기 제 2 단계에서 교번하여 선택된 두 개의 신호 간의 위상차를 교번하여 검출하는 제 3 단계; 및 상기 교번하여 검출된 두 개의 위상차 간의 차이값의 평균값에 의거하여 상기 제 1 단계에서 선택된 신호의 위상을 상기 평균값이 영(zero)으로 되도록 보정하는 제 4 단계를 포함하여 구성된다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 다상 필터와 그를 이용한 직교 신호 발생기 및 그 직교 신호 발생기의 직교 신호 위상 오류 보정 방법에 대하여 상세히 설명하기로 한다.
도 2는 본 발명의 제 1 실시예에 따른 다상 필터(200)의 회로도로서, 동 도면에 도시된 바와 같이, 저항 소자로서 4개의 제 1 내지 제 4 저항(R1,R2,R3,R4)과 가변 용량성 소자로서 4개의 제 1 내지 제 4 버랙터(Varactor)(VD1,VD2,VD3,VD4)가 상호 교번하여 직렬 연결되어 루프를 형성하고 있다.
상기 제 1 저항(R1)과 상기 제 1 버랙터(VD1)의 공통 연결 점에 제 1 출력단(OUT1)이 연결되어 있고, 상기 제 2 저항(R2)과 상기 제 2 버랙터(VD2)의 공통 연결 점에 제 2 출력단(OUT2)이 연결되어 있으며, 상기 제 3 저항(R3)과 상기제 3 버랙터(VD3)의 공통 연결 점에 제 3 출력단(OUT3)이 연결되어 있고, 상기 제 4 저항(R4)과 상기 제 4 버랙터(VD4)의 공통 연결 점에 제 4 출력단(OUT4)이 연결되어 있다.
상기 제 1 버랙터(VD1)와 상기 제 2 저항(R2) 간의 공통 연결점 및 상기 제 4 버랙터(VD4)와 상기 제 1 저항(R1) 간의 공통 연결점에 각각 제 1 입력단(CLK)이 연결되어 있고, 상기 제 2 버랙터(VD2)와 상기 제 3 저항(R3) 간의 공통 연결점 및 상기 제 3 버랙터(VD3)와 상기 제 4 저항(R4) 간의 공통 연결점에 각각 제 2 입력단(CLK_b)이 연결되어 있다.
상기 가변 용량성 소자로서의 상기 각 버랙터(VD1,VD2,VD3,VD4)는 2개의 제 1 및 제 2 피모스 트랜지스터(PMOS1,PMOS2)로 구성되되, 상기 PMOS1 과 PMOS2의 게이트가 상호 연결되어 있고, 상기 PMOS1 과 PMOS2는 각기 자신의 소오스와 드레인이 연결되어 이웃하는 상기 저항(R1,R2,R3 또는 R4)에 연결되어 있으며, 상기 각 버랙터(VD1,VD2,VD3,VD4)의 해당 PMOS1 과 PMOS2의 게이트간 공통 연결점에 해당 버랙터(VD1-VD4)의 정전 용량 가변을 위한 가변 단자가 형성되어 있다.
또한, 상기 각 버랙터(VD1-VD4)의 가변 단자와 상기 제 1 내지 제 2 출력단(OUT1-OUT4) 사이에는 위상 보정 장치(300,700)가 추가 구성되어 있는 바, 상기 위상 보정 장치(300,700)는 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력되는 신호에 근거하여 상기 제 1 내지 제 4 버랙터(VD1-VD4)의 정전용량을 가변 제어하여 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력되는 신호 즉, 직교 신호의 위상 오류를 보정하기 위한 것이며, 상기 위상 보정 장치(300,700)의 출력단과 상기 각 버랙터(VD1-VD4)의 가변 단자 간의 연결 선상에는 일단이 접지된 4개의 캐패시터(C)가 각각 연결되어 있다.
도 3은 본 발명의 제 1 실시예에 따른 직교 신호 발생기의 블록 구성도로서, 도 2의 상기 다상 필터(200)와 상기 위상 보정 장치(300)의 결합으로 구성되어 있다.
도 3을 보면, 예컨대 전압 제어 발진기(미도시)로부터 제공되는 0도 위상의 제 1 클럭(CLK)과 이에 대하여 반전된 180도 위상의 제 2 클럭(CLK_b)을 상기 제 1 및 제 2 입력단(CLK,CLK_b)을 통해 입력하여 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 상호 직교 위상을 갖는 4개 신호(I,Q,I_b,Q_b)를 출력하는 상기 다상 필터(200); 및 상기 위상 보정 장치(300)로 구성되어 있다.
상기 위상 보정 장치(300)는, 상기 다상 필터(200)의 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력되는 4개의 직교 신호(I,Q,I_b,Q_b)를 각각 입력하여 드라이빙(driving)한 후 출력하는 제 1 내지 제 4 드라이버(Driver)(311,312,313,314); 제 1 내지 제 4 드라이버(311-314)로부터 출력된 4개의 직교 신호(I,Q,I_b,Q_b)를 각각 궤환 입력하여 분주한 후 출력하는 제 1 내지 제 4 분주기(Divider)(321,322,323,324); 상기 제 1 내지 제 4 분주기(321-324)로부터 출력된 4개의 신호를 2개씩 순차적인 쌍으로 입력하여 각 쌍 신호의 위상차를 검출하고 그 검출된 위상차에 대응하는 전류 신호를 출력하는 제 1 내지 제 4 위상 검출기(Phase Frequency Detector : PFD)(331,332,333,334); 상기 제 1 내지 제 4 위상 검출기(331-334)로부터 출력된 4개의 전류 신호에 각기 대응하여 충방전하는 제 1 내지 제 4 충전 펌프(Charge Pump)(341,342,343,344); 상기 제 1 내지 제 4 충전 펌프(341-344)의 충방전에 따른 각 전압 출력을 필터링(filtering)하는 제 1 내지 제 4 루프 필터(Loop Filter)(351,352,353,354); 상기 제 1 내지 제 4 루프 필터(351-354)를 통해 필터링되어 출력된 4개의 전압 신호를 2개씩 순차적인 쌍으로 입력하여 각 쌍 신호의 크기를 비교하고, 그 비교 결과에 따른 디지털 클럭 신호를 출력하는 제 1 내지 제 4 비교기(Comp)(361,362,363,364); 상기 제 1 내지 제 4 비교기(361-364)로부터 출력된 클럭 신호를 다중화하되, 선택된 하나의 신호를 출력하는 다중화기(MUX)(370); 상기 선택 출력된 하나의 클럭 신호를 적분하여 출력하는 적분기(380); 상기 적분기의 출력 신호를 정전용량 가변을 위한 전압 (제어) 신호(Vcon1∼Vcon4)로 상기 다상 필터(200)의 상기 제 1 내지 제 4 버랙터(VD1-VD4)의 각 가변 단자에게 선택적으로 제공되도록 경로 선택하는 경로 선택부(381); 외부로부터 입력되거나 또는 자체적으로 발진되는 기준 클럭 신호(CLK_in)(a)를 근거로하여 도 4와 같은 각종 제어 신호(b∼m)를 발생하되, 상술된 바와 같이 각각 4개씩 구성된 상기 드라이버(311-314), 상기 분주기(321-324), 상기 위상 검출기(331-334), 상기 충전 펌프(341-344), 상기 루프 필터(351-354) 및 상기 비교기(361-364)의 동작 여부를 제어하여 기 설정된 약속에 따라 각기 하나 이상의 구성이 동작토록 함으로서 신호 루프를 형성하는 제 1 클럭 신호(또는 루프 인에이블 신호라 함)(Loop_en1∼Loop_en4)(b∼e)와, 상기 다중화기(370)의 상기 출력 신호 선택 및 그 출력 지속 시간을 제어하는 제 2 클럭 신호(또는 신호 선택 지속 신호라 함)(S1∼S4)(f∼i)와, 상기 경로 선택부(381)의 상기 경로 선택을 제어하는 제 3 클럭 신호(또는 경로 선택 신호라 함)(VS∼VS4)(j∼m)를 기 설정된 약속에 따라 유기적으로 발생하는 제어 신호 발생부(390); 및 상기 경로 선택부(381)로부터 경로 선택되어 출력된 상기 전압 (제어) 신호(Vcon1∼Vcon4)를 해당하는 각 경로 상에서 일정 시간 유지하는 신호 유지부(382)로 구성되어 있다.
상기 신호 유지부(382)는 도 2에 도시된 상기 4개의 캐패시터(C)와 동일 구성으로서, 상기 다중 필터(200)의 제조시 그 다중 필터(200)의 구성에 포함하거나, 또는 상기 위상 보정 장치(300)의 제조시 그 위상 보정 장치(300)의 구성에 포함하여 제조할 수 있을 것이다.
이어, 상술된 도 3과 같이 본 발명의 제 1 실시예에 따른 직교 신호 발생기의 동작에 대하여 설명토록 한다.
도 4는 도 3의 상기 제어 신호 발생부(390)에서 발생되어 출력되는 각종 제어 신호의 클럭 타이밍 다이어그램이다.
도 4의 (a)는 외부로부터 입력되거나 또는 자체 발진되는 상기 기준 클럭 신호(CLK_in)로서 그 클럭의 주기는 10ms 이고, 그 기준 클럭 신호(CLK_in)에 의거하여 도 4의 (b)∼(m)과 같은 각종 제어 신호를 발생한다.
도 4의 (b)∼(e)는 순차적인 루프 인에이블 신호로서 충분한 신호 루프를 보장하기 위해 200㎲ 동안 하이 클럭을 유지하여 인에이블되는 바, (b)는 상기 제 1 내지 제 4 분주기(321-324) 중 제1,2,4 분주기(321,322,324)만을 인에블시키고, 이와 연계하여 상기 제1,4 위상 검출기(331,334), 상기 제 1,4 충전 펌프(341,344), 상기 제 1,4 루프 필터(351,354), 및 상기 제 4 비교기(364)를 인에이블시켜 신호 루프를 형성하는 제 1 루프 인에이블 신호(Loop_en1)의 클럭 타이밍도이다.
도 4의 (c)는 제1,2,3 분주기(321,322,323)만을 인에블시키고, 이와 연계하여 상기 제1,2 위상 검출기(331,332), 상기 제 1,2 충전 펌프(341,342), 상기 제 1,2 루프 필터(351,352), 및 상기 제 1 비교기(361)를 인에이블시켜 신호 루프를 형성하는 제 2 루프 인에이블 신호(Loop_en2)의 클럭 타이밍도이다.
도 4의 (d)는 제2,3,4 분주기(322,323,324)만을 인에블시키고, 이와 연계하여 상기 제2,3 위상 검출기(332,333), 상기 제 2,3 충전 펌프(342,343), 상기 제 2,3 루프 필터(352,353), 및 상기 제 2 비교기(362)를 인에이블시켜 신호 루프를 형성하는 제 3 루프 인에이블 신호(Loop_en3)의 클럭 타이밍도이다.
도 4의 (e)는 제3,4,1 분주기(323,324,321)만을 인에블시키고, 이와 연계하여 상기 제3,4 위상 검출기(333,334), 상기 제 3,4 충전 펌프(343,344), 상기 제 3,4 루프 필터(353,354), 및 상기 제 3 비교기(361)를 인에이블시켜 신호 루프를 형성하는 제 4 루프 인에이블 신호(Loop_en4)의 클럭 타이밍도이다.
여기서, 상기 다중화기(370), 상기 적분기(380), 상기 경로 선택부(381) 및 상기 신호 유지부(382)는 단일 구성이므로 본 발명의 동작 중에는 항상 인에이블 상태로 있게한다.
상술된 내용을 토대로 각 루프 인에이블 신호 및 이에 대응하는 순차적인 모드(MODE)에 따른 제어표를 만들면 다음의 [표 1]과 같다.
[표 1]
| 모드 | Loop_en | 분주기 | 위상검출기 | 충전펌프 | 루프필터 | 비교기 | 다중화기 | 경로선택부 |
| I | Loop_en1 | 제4,1,2 | 제1,4 | 제1,4 | 제1,4 | 제 4 | S1 | VS1,VS4 |
| II | Loop_en2 | 제1,2,3 | 제1,2 | 제1,2 | 제1,2 | 제 1 | S2 | VS1.VS2 |
| III | Loop_en3 | 제2,3,4 | 제2,3 | 제2,3 | 제2,3 | 제 2 | S3 | VS2,VS3 |
| IV | Loop_en4 | 제3,4,1 | 제3,4 | 제3,4 | 제3,4 | 제 3 | S4 | VS3,VS4 |
상기 [표 1]을 참조하여 도 3과 같이 구성된 본 발명의 일 실시예에 대한 동작을 설명하되 설명의 편의상 상기 제 1 루프 인에이블 신호(Loop_en1)의 발생시인 모드 I을 초기 상태로 간주하고, 그 초기 상태에서 상기 다상 필터(200)의 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 각각 출력된 I 신호, Q 신호, I_b 신호, 및 Q_b 신호 간의 위상 간격을 도 5의 (I)과 같이 θ1, θ2, θ3, θ4라 전제하고서 설명토록 한다.
상기와 같은 초기 상태에서, 상기 제어 신호 발생부(390)는 상기 제 2 루프 인에이블 신호(Loop_en2)를 발생하여 상기 제1,2,3 분주기(321,322,323), 상기 제1,2 위상 검출기(331,332), 상기 제 1,2 충전 펌프(341,342), 상기 제 1,2 루프 필터(351,352), 및 상기 제 1 비교기(361)를 인에이블시킴으로써 상기 모드 II로 진입한다.
이 때, 상기 I 신호, Q 신호 및 I_b 신호는 각각 상기 인에이블된 제1,2,3 분주기(321,322,323)에 입력되어 분주되고, 상기 인에이블된 제 1 위상 검출기(331)는 상기 제 1 및 제 2 분주기(321,322)의 출력을 입력하여 그 두 신호간의 위상차 즉 θ1 을 검출하고, 상기 인에이블된 제 2 위상 검출기(332)는 상기제 2 및 제 3 분주기(322,323)의 출력을 입력하여 그 두 신호간의 위상차 즉 θ2 를 검출하고 각각 이에 대응하는 전류 신호를 출력한다.
상기 인에이블된 제 1 충전 펌프(341) 및 제 2 충전 펌프(342)는 각각 상기 검출된 위상차에 비례하여 충방전하며, 상기 인에이블된 제 1 및 제 2 루프 필터(351,352)는 각각 상기 제 1 및 제 2 충전 펌프(341,342)의 충방전에 따른 전압 신호를 필터링한 후 출력한다.
상기 제 1 및 제 2 루프 필터(351,352)로부터 출력된 2개의 신호는 상기 인에이블된 제 1 비교기(361)에 입력되어 그 크기가 비교된 후 그 비교 결과(즉, θ1<θ2 또는θ1>θ2)에 따라 하이(high) 또는 로우(low)의 디지털 펄스를 출력하여, 상기 다중화기(370)의 입력으로 제공한다.
상기 다중화기(370)는 상기 제어 신호 발생부(390)로부터 인가된 도 4의 (g)와 같은 제 2 신호 선택 지속 신호(S2)에 의거하여 상기 입력된 디지털 펄스 신호를 선택하고 그 출력을 100㎲ 동안 유지한다.
상기 다중화기(370)로부터 출력된 디지털 펄스 신호는 상기 적분기(380)에 입력되어 적분된 후 상기 경로 선택부(381)의 입력으로 제공되는 바, 상기 경로 선택부(381)는 상기 제어 신호 발생부(390)로부터 인가된 도 4의 (j)(k)와 같은 제 1 및 제 2 경로 선택 신호(VS1,VS2)에 의거하여, 상기 입력된 신호를 상기 다상 필터(200)의 상기 제 1 내지 제 4 버랙터(VD1-VD4) 중 제 1 및 제 2 버랙터(VD1,VD2)의 정정 용량 가변을 위한 전압 (제어) 신호(Vcon1,Vcon2)로 제공되도록 그 출력 경로를 선택한다.
상술된 모드 II 에서의 루프 동작에 따른 결과는, 상기 모드 I에서 도 5의 (I)과 같이 ∠I,Q 와 ∠Q,I_b 가 각각 θ1,θ2 였던 것이 도 5의 (II)와 같이 (θ1+θ2)/2 와 (θ1+θ2)/2 로 서로 동일하게 된다.
이어, 모드 III에서 도 4의 (d)와 같은 제 3 루프 인에이블 신호(Loop_en3), (h)와 같은 신호 선택 유지 신호(S3), 및 (K)(l)과 같은 경로 선택 신호(VS2,VS3)를 상호 유기적으로 각 해당 구성에 인가하면, 상기 모드 II의 결과로 상기 제 2 내지 제 4 출력단(OUT2-OUT4)을 통해 출력되는 Q 신호, I_b 신호, 및 Q_b 신호(여기서 각 신호간 위상차 즉, ∠Q,I_b 와 ∠I_b,Q_b 는 각각 (θ1+θ2)/2 와 θ3 임)를 궤환하여 현재의 모드 III의 해당 루프 결과로 만들어진 전압 제어 신호(Vcon2,Vcon3)가 상기 제 2 및 제 3 버랙터(VD2,VD3)의 가변 단자에 인가되어 해당 버랙터의 정전 용량이 가변되면, 그 결과는 상기 모드 II에서 도 5의 (II)과 같이 ∠Q,I_b 와 ∠I_b,Q_b 가 각각 (θ1+θ2)/2 와 θ3 였던 것이 도 5의 (III)와 같이 (θ1+θ2+2θ3)/4 와 (θ1+θ2+2θ3)/4 로 서로 동일하게 된다.
연속하여, 모드 IV에서 도 4의 (e)와 같은 제 4 루프 인에이블 신호(Loop_en4), (i)와 같은 신호 선택 유지 신호(S4), 및 (l)(m)과 같은 경로 선택 신호(VS3,VS4)를 상호 유기적으로 각 해당 구성에 인가하면, 상기 모드 III의 결과로 상기 제 3.4.1 출력단(OUT3,OUT4,OUT1)을 통해 출력되는 I_b 신호, 및 Q_b 신호 및 I 신호(여기서 각 신호간 위상차 즉, ∠I_b,Q_b 와 ∠Q_b,I 는 각각 (θ1+θ2+2θ3)/4 와 θ4 임)를 궤환하여 현재의 모드 IV의 해당 루프 결과로 만들어진 전압 제어 신호(Vcon3,Vcon4)가 상기 제 3 및 제 4 버랙터(VD3,VD4)의 가변 단자에인가되어 해당 버랙터의 정전 용량이 가변되면, 그 결과는 모드 III에서 도 5의 (III)과 같이 ∠I_b,Q_b 와 ∠Q_b,I 가 각각 (θ1+θ2+2θ3)/4 와 θ4 였던 것이 도 5의 (IV)와 같이 (θ1+θ2+2θ3+4θ4)/8 와 (θ1+θ2+2θ3+4θ4)/8 로 서로 동일하게 된다.
상기와 같은 동작 과정에서, 하나의 모드 동작 시 선택된 전압 제어 신호(Vcon) 외의 다른 전압 제어 신호(Vcon)는 상기 이전 수행된 해당 모드에서의 선택으로 상기 해당하는 신호 유지부(382 또는 C)에 저장되어 일정시간 동안 일정 값을 유지하고, 이 시간 간격은 상기 신호 유지부(382)를 구성하는 캐패시터(C)의 누설 특성에 의존한다. 예컨대, 모드 IV의 동작으로 상기 전압 제어 신호(Vcon3,Vcon4)가 선택되어 상기 제 3 및 제 4 버랙터(VD3,VD4)의 가변 단자에 인가될 시, 선택되지 않은 전압 제어 신호(Vcon1,Vcon2)는 이전 모드 I,II,III에서 해당하는 신호 유지부(382 또는 C)에 저장되어 일정시간 동안(예컨대, 다음 선택 시 까지) 일정 값을 유지하면서 해당 버랙터에 인가되므로, 모든 블록 구성을 구동하지 않고 상기 루프 인에이블 신호(Loop_en)에 따라 해당하는 루프만 순차적으로 구동하여도 되어 전력 소모를 현저히 줄일 수 있다, 즉, I, Q, I_b, Q_b 신호 간의 위상 간격을 하나씩 순차적으로 보정하고 나머지 3개의 위상은 앞서 보정한 값을 그대로 유지시킴으로써 소비전력을 최소화 한다.
상술된 바와 같이 모드 I, II, III 및 IV를 순차적으로 반복하여 무한히 수행하게 되면, 그 결과 도 5의 (∞)과 같이 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 각각 출력된 I 신호, Q 신호, I_b 신호, 및 Q_b 신호 간의 위상 간격이 모두 (θ1+θ2+θ3+θ4)/4 로 동일하게 되어 상대적으로 모두 90도의 차이를 갖게된다. 따라서, 반복 횟수가 많을 수록 각 신호간의 위상 오차 범위는 줄어들게 되는 것이다.
이를 수식으로 나타내면 도 6과 같은 바, 도 6은 초기 상태 n = 0 에서 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 각각 출력된 I 신호, Q 신호, I_b 신호, 및 Q_b 신호 간의 위상 간격을θ1, θ2, θ3, θ4 라고 하고, n 을 도 4의 상기 기준 클럭 신호(CLK_in)에서 하이 클럭의 순차적인 수라고 하면, 상기 각 모드의 순차적인 수행 결과로 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 각각 출력된 I 신호, Q 신호, I_b 신호, 및 Q_b 신호 간의 위상 간격을 수식으로 나타낸 것이다. 여기서 n=M 일 때는 H+J+K+L = 2M, H+J+K+L = 2M-2, H+J+K+L = 2M-1,의 관계가 성립한다. n이 무한대가 되면, 각 계수는 모두 무한히 큰 값을 가지게 되어 결국 4개의 위상차가 서로 같아지게 된다.
도 7은 본 발명의 제 2 실시예에 따른 직교 신호 발생기의 블록 구성도로서, 도 3의 본 발명의 일 실시예와 비교하여 상기 위상 보정 장치(300) 대신 새로운 위상 보정 장치(700)가 도 2의 다상 필터(200)와 유기적으로 결합 구성되어 있다.
도 7을 보면, 예컨대 전압 제어 발진기(미도시)로부터 제공되는 0도 위상의 제 1 클럭(CLK)과 이에 대하여 반전된 180도 위상의 제 2 클럭(CLK_b)을 상기 제 1 및 제 2 입력단(CLK,CLK_b)을 통해 입력하여 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 (각각 0도, 90도, 180도 및 270도 위상의) 상호 직교 위상을 갖는 4개 신호(I,Q,I_b,Q_b)를 출력하는 상기 다상 필터(200); 및 상기 위상 보정 장치(700)로 구성되어 있다.
상기 위상 보정 장치(700)는, 상기 다상 필터(200)의 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력되는 4개의 직교 신호(I,Q,I_b,Q_b)를 각각 입력하여 드라이빙(driving)한 후 출력하는 제 1 내지 제 4 드라이버(Driver)(710 : 711,712,713,714); 제 1 내지 제 4 드라이버(711-714)로부터 출력된 4개의 직교 신호(I,Q,I_b,Q_b)를 병렬 입력하여 분주한 후 병렬 출력하는 분주기(Divider)(720); 상기 분주되어 병렬 출력된 4개의 신호에서 이웃하는 2개의 신호를 한 쌍으로 선택하여 출력하는 신호 선택부(730); 상기 신호 선택부(730)로부터 출력된 한 쌍의 신호 간의 위상차를 검출하여 이에 대응하는 전류 신호를 출력하는 위상 검출기(740); 상기 출력된 전류 신호에 대응하여 충방전하는 충전 펌프(750); 상기 충방전에 따른 전압 신호(Vcon1∼Vcon4 중 하나)를 상기 다상 필터(200)의 상기 제 1 내지 제 4 버랙터(VD1∼VD4) 중 하나 이상에게 선택적으로 제공되도록 경로 선택하는 경로 선택부(760); 상기 경로 선택부(760)를 통해 상기 선택된 해당 버랙터(VD1∼VD4 중 하나 이상)의 가변 단자로 제공되는 상기 전압 신호(Vcon1∼Vcon4 중 하나)를 일정 시간 유지(출력)하는 신호 유지부(770); 및 기준 클럭 신호를 근거로하여, 상기 신호 선택부(730)에서의 신호 선택 및 상기 경로 선택부(760)에서의 경로 선택을 제어하는 제어부(780)로 구성되어 있다.
도 8은 도 7의 상기 신호 선택부(730)의 세부 구성도로서, 동 도면에 도시된바와 같이, 상기 분주기(720)로부터 병렬 출력된 I 신호, Q 신호, I_b 신호 및 Q_b 신호를 각각 단속하여 그 중 하나를 출력(pfdin_1)하는 제 1 내지 제 4 스위치(81,82,83,84)와, 상기 I 신호, Q 신호, I_b 신호 및 Q_b 신호를 분기하여 각각 단속하여 그 중 하나를 출력(pfdin_2)하는 제 5 내지 제 8 스위치(85,86,87,88)로 구성되어 있다.
도 9는 도 7의 상기 제어부(780)에서 발생되어 출력되는 각종 제어 신호의 클럭 타이밍 다이어그램으로서, 동 도면에서 도 9의 (a)는 외부로부터 입력되거나 또는 자체 발진되는 기준 클럭 신호(CLK_in)로서 그 클럭의 주기는 10ms 이고, 그 기준 클럭 신호(CLK_in)에 의거하여 도 9의 (b)∼(i)와 같은 각종 제어 신호를 발생하는 바, (b)∼(i)는 각각 도 8의 상기 제 1 내지 제 8 스위치(81-88)를 단속하여 해당하는 신호를 선택하기 위한 제 1 내지 제 8 클럭 신호(a1-4en, b1-4en)이다.
도 9를 보면, 상기 제어부(780)는 상기 신호 선택부(730)에서의 제 1 내지 제 8 스위치(81-88)를 스위칭하여 해당 신호를 선택하기 위한 제어 신호로서, 상기 분주기(720)에 의해 분주 출력된 4개의 신호 중 하나의 신호를 순차 선택하는 (b)∼(e)의 제 1 내지 제 4 클럭 신호(a1-4en)와, 상기 제 1 내지 제 4 클럭 신호(a1-4en)에 따라 선택된 신호에 이웃하는 두 개의 신호를 그 제 1 내지 제 4 클럭 신호(a1-4en)의 유지 기간 동안 교번하여 선택하는 제 5 내지 제 8 클럭 신호(b1-4en)를 발생하여, 상기 제 1 내지 제 8 스위치(81-88)에 인가하여 해당 스위치를 스위칭 제어한다.
상기 기준 클럭 신호(CLK_in)의 주기는 10ms 이고, 상기 제 1 내지 제 8 클럭 신호(a1-4en, b1-4en)는 상기 기준 클럭 신호(CLK_in)를 기준으로 동기하여 발생하되, 바람직하게 상기 제 1 내지 제 4 클럭 신호(a1-4en)의 클럭 유지 시간은 5ms 이며, 상기 제 5 내지 제 8 클럭 신호(b1-4en)는 상기 제 1,2,3 또는 4 클럭 신호의 클럭 유지 시간 동안 상호 교번하여 복수회 발생하며, 또한 상기 제어부(780)는 상기 경로 선택부(760)에서의 경로 선택을 위한 제어 신호를 상기 도 9의 (b)∼(i)의 신호에 대응하여 발생함으로써 상기 제 1 내지 제 4 버랙터(VD1∼VD4) 중 해당 버랙터에게 상기 해당 전압 신호(Vcon1∼Vcon4 중 하나)가 제공되도록 한다.
또한, 상기 신호 유지부(770)는 도 2에 도시된 상기 4개의 캐패시터(C)와 동일 구성으로서, 상기 다중 필터(200)의 제조시 그 다중 필터(200)의 구성에 포함하거나, 또는 상기 위상 보정 장치(700)의 제조시 그 위상 보정 장치(300)의 구성에 포함하여 제조할 수 있다.
이어, 상술된 도 7과 같이 본 발명의 제 2 실시예에 따른 직교 신호 발생기의 동작에 대하여 설명토록 한다.
먼저, 도 9의 모드 I을 초기 상태로 간주하고, 그 초기 상태에서 상기 다상 필터(200)의 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 각각 출력된 I 신호, Q 신호, I_b 신호, 및 Q_b 신호 간의 위상 간격을 도 10의 (I)과 같이 θ1, θ2, θ3, θ4라 전제하고서 이후 순차적인 모드 II, III 및 IV에 대하여 설명토록 한다.
상기 모드 I의 초기 상태에서 모드 II의 상태로 진입하여, 상기 제어부(780)는 상기 기준 클럭 신호(CLK_in)를 기준으로 상기 신호 선택부(730)의 상기 제 2 스위치(82)에 도 9 (c)의 제 2 클럭 신호(a2en)를 인가하여 그 제 2 스위치(82)를 통전시킴으로써 상기 모드 I에서 출력된 Q 신호가 선택되어 출력되도록 함과 동시에, 상기 제 2 클럭 신호(a2en)의 하이 클럭 유지 기간 동안 도 9 (f)의 제 5 클럭 신호(b1en) 및 (h)의 제 7 클럭 신호(b3en)를 ①②③④⑤⑥⑦의 순서대로 상호 교번하여 상기 제 5 스위치(85) 및 상기 제 7 스위치(87)에 인가하여 해당 스위치(85 또는 87)를 교번하여 통전시킴으로써 상기 모드 I에서 출력된 I_b 신호가 ①③⑤⑦의 홀수 번째로 그리고 I 신호가 ②④⑥의 짝수 번째로 서로 교번하여 출력되도록 한다.
상기 신호 선택부(730)에서 선택되어 병렬 출력된 Q와 I 신호 및 Q와 I_b 신호는 상기 위상 검출기(740)에 교번 입력되어 상호 위상차가 검출되며, 상기 위상 검출기(740)는 그 검출된 위상차에 비례하는 전류 신호를 상기 충전 펌프(750)의 입력으로 제공한다.
상기 충전 펌프(750)는 도 11에 도시된 바와 같이 동작하는 바, 도 11을 보면 먼저 I 신호와 Q 신호 간의 위상차(즉, θ1)에 비례하는 시간 동안은 상기 위상 검출기(740)로부터 상승 전류(pull up current)가 입력되어 그 충전 펌프(750)의 캐패시터에 전하가 쌓이게 되고, Q 신호와 I_b 신호 간의 위상차(즉, θ2)에 비례하는 시간 동안은 상기 위상 검출기(740)로부터 하강 전류(pull down current)가 입력되어 그 충전 펌프(750)의 캐패시터로부터 전하가 빠져나가게 되어, 도 11의(a)와 같이 시간에 따른 상기 충전 펌프(750)의 충방전이 이루어지게 되며 이에 대응하여 (b)와 같은 전압 신호(Vcon)가 출력된다, 여기서 θ2가 θ1보다 크다고 가정하면 그 차이에 따라 방전 시간이 층전 시간보다 도 11에 도시된 TD 시간만큼 길게되며, 그 결과로 (b)의 전압 신호(Vcon)가 시간에 따라 점차 감소(decreasing)하게 된다. 이와 같은 동작 원리는 전술된 본 발명의 일 실시예로서 도 3의 각 충전 펌프(341-344)도 동일하다.
상기 도 11의 (b)와 같은 전압 신호(Vcon)는 상기 경로 선택부(760)의 입력으로 제공되고, 상기 경로 선택부(760)는 상기 제어부(780)의 경로 선택 신호에 따라 상기 전압 신호(Vcon)를 상기 다상 필터(200)의 상기 제 1 내지 제 4 버랙터(VD1-VD4) 중 제 1 및 제 2 버랙터(VD1,VD2)의 정정 용량 가변을 위한 전압 (제어) 신호(Vcon1,Vcon2)로 제공한다.
상술된 모드 II 에서의 동작에 따른 결과는, 상기 모드 I에서 도 10의 (I)과 같이 ∠I,Q 와 ∠Q,I_b 가 각각 θ1,θ2 이고 θ1<θ2 였던 것이 그 θ2를 작아지게 하여 도 10의 (II)와 같이 (θ1+θ2)/2 와 (θ1+θ2)/2 로 서로 동일하게 된다.
연속하여 상술된 모드 II의 동작과 대응하는 방식으로 모드 III를 수행하면, 상기 모드 II에서 도 10의 (II)과 같이 ∠Q,I_b 와 ∠I_b,Q_b 가 각각 (θ1+θ2)/2 와 θ3 였던 것이 도 10의 (III)와 같이 (θ1+θ2+2θ3)/4 와 (θ1+θ2+2θ3)/4 로 서로 동일하게 되며, 모드 IV를 수행하면, 상기 모드 III에서 도 10의 (III)과 같이 ∠I_b,Q_b 와 ∠Q_b,I 가 각각 (θ1+θ2+2θ3)/4 와 θ4 였던 것이 도 10의 (IV)와 같이 (θ1+θ2+2θ3+4θ4)/8 와 (θ1+θ2+2θ3+4θ4)/8 로 서로 동일하게된다.
상기와 같은 모드 I,II,III, 및 IV의 순차 동작 과정에서, 하나의 모드 동작 시 선택된 해당 전압 제어 신호(Vcon) 외의 다른 전압 제어 신호(Vcon)는 이전 수행된 해당 모드에서의 선택으로 상기 해당하는 신호 유지부(770)(또는 C)에 저장되어 일정시간 동안 일정 값을 유지하고, 이 시간 간격은 상기 신호 유지부(770)를 구성하는 캐패시터(C)의 누설 특성에 의존한다.
상술된 바와 같이 모드 I, II, III 및 IV를 순차적으로 반복하여 무한히 수행하게 되면, 그 결과 도 10의 (∞)과 같이 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 각각 출력된 I 신호, Q 신호, I_b 신호, 및 Q_b 신호 간의 위상 간격이 모두 (θ1+θ2+θ3+θ4)/4 로 동일하게 되어 상대적으로 모두 90도의 차이를 갖게되며, 이를 수식을 나타내면 본 발명의 제 1 실시예에서 전술된 도 6과 같이 나타낼 수 있다. 따라서, 반복 횟수가 많을 수록 각 신호간의 위상 오차 범위는 줄어들게 되는 것이다.
도 12는 본 발명의 제 2 실시예에 따른 다상 필터(210)의 회로도로서, 동 도면에 도시된 바와 같이, 저항 소자로서 4개의 제 1 내지 제 4 저항(R1,R2,R3,R4)과 가변 용량성 소자로서 4개의 제 1 내지 제 4 버랙터(Varactor)(VD1,VD2,VD3,VD4)가 상호 교번하여 직렬 연결되어 루프를 형성하고 있다.
상기 제 1 저항(R1)과 상기 제 1 버랙터(VD1)의 공통 연결 점에 제 1 출력단(OUT1)이 연결되어 있고, 상기 제 2 저항(R2)과 상기 제 2 버랙터(VD2)의 공통 연결 점에 제 2 출력단(OUT2)이 연결되어 있으며, 상기 제 3 저항(R3)과 상기 제 3 버랙터(VD3)의 공통 연결 점에 제 3 출력단(OUT3)이 연결되어 있고, 상기 제 4 저항(R4)과 상기 제 4 버랙터(VD4)의 공통 연결 점에 제 4 출력단(OUT4)이 연결되어 있다.
또한, 상기 제 1 버랙터(VD1)와 상기 제 2 저항(R2) 간의 공통 연결점 및 상기 제 4 버랙터(VD4)와 상기 제 1 저항(R1) 간의 공통 연결점에 각각 제 1 입력단(CLK)이 연결되어 있고, 상기 제 2 버랙터(VD2)와 상기 제 3 저항(R3) 간의 공통 연결점 및 상기 제 3 버랙터(VD3)와 상기 제 4 저항(R4) 간의 공통 연결점에 각각 제 2 입력단(CLK_b)이 연결되어 있다.
상기 가변 용량성 소자로서의 상기 각 버랙터(VD1,VD2,VD3,VD4)는 2개의 제 1 및 제 2 피모스 트랜지스터(PMOS1,PMOS2)로 구성되되, 상기 PMOS1 과 PMOS2의 해당 소오스와 드레인이 접지되어 있고, 각 게이트는 상기 4개의 저항(R1-R4) 중 이웃하는 해당 저항(R1,R2,R3 또는 R4)에 연결되어 있으며, 상기 PMOS1과 PMOS2의 각 바디(body)가 상호 연결되어 그 바디간 공통 연결점에 저항(R)을 매개로 해당 버랙터(VD1-VD4)의 정전 용량 가변을 위한 가변 단자가 형성되어 있다.
또한, 상기 각 버랙터(VD1-VD4)의 해당 가변 단자와 상기 제 1 내지 제 2 출력단(OUT1-OUT4) 사이에는 위상 보정 장치(800)가 추가 구성되어 있는 바, 상기 위상 보정 장치(800)는 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력되어 궤환된 신호에 근거하여 상기 제 1 내지 제 4 버랙터(VD1-VD4)의 정전용량을 가변 제어하여 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력되는 신호 즉, 직교 신호의 위상 오류를 보정하기 위한 것이며, 상기 위상 보정 장치(800)의 출력단과 상기 각 버랙터(VD1-VD4)의 해당 가변 단자 간의 연결 선상에는 일단이 접지된 4개의 캐패시터(C)가 각각 연결되어 있다.
도 13은 본 발명의 제 3 실시예에 따른 직교 신호 발생기의 블록 구성도로서, 도 2의 상기 다상 필터(210)와 상기 위상 보정 장치(800)의 결합으로 구성되어 있다.
도 13을 보면, 예컨대 전압 제어 발진기(미도시)로부터 제공되는 0도 위상의 제 1 클럭 신호(Vosc)와 이에 대하여 반전된 180도 위상의 제 2 클럭 신호(Vosc_b)를 상기 제 1 및 제 2 입력단(CLK,CLK_b)을 통해 입력하여 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 상호 직교 위상을 갖는 4개 신호(I,Q,I_b,Q_b)를 출력하는 상기 다상 필터(210); 및 상기 위상 보정 장치(800)로 구성되어 있다.
상기 위상 보정 장치(800)는, 상기 다상 필터(210)의 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 출력되는 4개의 직교 신호(I,Q,I_b,Q_b)를 각각 입력하여 드라이빙(driving)한 후 출력하는 제 1 내지 제 4 드라이버(Driver)(810 : 811,812,813,814); 상기 제 1 내지 제 4 드라이버(811-814)로부터 출력된 4개의 직교 신호(I,Q,I_b,Q_b)를, 3개씩 1조로 순차 조합하여 각기 입력하고, 입력된 3개의 직교 신호(즉 I,Q,I_b; Q,I_b,Q_b; I_b,Q_b,I; 또는 Q_b,I,Q)에서 상호 이웃하는 두 신호간의 위상차를 비교한 후 그 비교결과에 따른 전압 제어신호(Vcon1,Vcon2,Vcon3 또는 Vcon4)를 출력하는 제 1 내지 제 4 위상보정신호 발생부(820 : 821,822,823,824); 상기 제 1 내지 제 4 위상보정신호 발생부(821-824)로부터 각기 출력된 상기 전압 제어 신호(Vcon1,Vcon2,Vcon3,Vcon4)의 출력 경로를 단속하여 상기 다상 필터(210)의 상기 제 1 내지 제 4 버랙터(VD11-VD14)의 각 정전용량 가변 단자에게 선택적으로 제공되도록 하기 위한 경로 단속부(830); 및 기준 클럭 신호를 근거로하여, 상기 제 1 내지 제 4 위상보정신호 발생부(821-824)의 온/오프(on/off) 동작 및 상기 경로 단속부(830)의 단속 동작을 제어하는 제어부(840)로 구성되어 있다.
도 14는 도 13의 상기 위상보정신호 발생부(821,822,823 또는 824)의 세부 구성도로서, 상기 제 1 위상보정신호 발생부(821)를 대표로 설명하면, 상기 제 1 내지 제 4 드라이버(811-814)로부터 출력된 4개의 직교 신호(I,Q,I_b,Q_b) 중, I 신호(out1)와 Q 신호(out2)를 입력하여 논리합하고 반전하여 출력(net12)하는 제 1 노아 게이트(821a); 상기 Q 신호(out2)와 I_b 신호(out3)를 입력하여 논리합하고 반전하여 출력(net23)하는 제 2 노아 게이트(821b); 일정한 전류를 제공하기 위한 전류원(821c); 상기 제 1 노아게이트(821a)의 출력 신호(net12)에 따라 상기 전류원(821c)으로부터 제공된 전류를 단속하는 제 1 스위치(821d); 상기 제 1 스위치(821d)에 일단이 연결되고 타단이 접지되어 상기 제 2 노아게이트(821b)의 출력 신호(net23)에 따라 단속동작하는 제 2 스위치(821e); 및 상기 제 1 스위치(821d)와 상기 제 2 스위치(821e)의 공통 연결점에 출력단이 형성되고. 그 공통 연결점과 접지간에 연결된 충전펌프(charge pump)로서의 캐패시터(C)로 구성되어 있다.
도 15는 도 13의 상기 경로 단속부(830)의 세부 구성도로서, 동 도면에 도시된 바와 같이, 상기 제 1 내지 제 4 위상보정신호 발생부(821-824)로부터 출력된 신호를 상기 제어부(840)의 제어신호에 따라 각기 단속하는 제 1 내지 제 4 스위치(830a,830b,830c,830d); 상기 제 1 내지 제 4 스위치(830a,830b,830c,830d)의 출력단에 입력단이 공통 연결되고 출력단은 각각 형성되어 상기 제어부(840)의 제어 신호에 따라 단속되는 제 5 내지 제 8 스위치(830e,830f,830g,830h); 및 상기 제 5 내지 제 8 스위치(830e,830f,830g,830h)의 출력단과 접지사이에 각기 연결된 신호유지부로서의 캐패시터(C)로 구성되어 있다.
이어, 상술된 도 13과 같이 본 발명의 제 3 실시예에 따른 직교 신호 발생기의 동작에 대하여 설명토록 한다.
도 16은 도 13의 상기 제어부(840)에서 발생되어 출력되는 각종 제어 신호의 클럭 타이밍 다이어그램으로서, 동 도면에서 도 16의 (a)는 외부로부터 입력되거나 또는 자체 발진되는 기준 클럭 신호(CLK_in)로서 그 클럭의 주기는 바람직하게 1ms 이고, 그 기준 클럭 신호(CLK_in)에 의거하여 도 16의 (b)∼(m)과 같은 각종 제어 신호를 발생하는 바, (b)∼(e)는 제 1 모드(I) 내지 제 4 모드(IV)를 순차 반복적으로 수행하기 위한 클럭 신호(sigB1-sigB4)로서 그 클럭 유지 시간은 바람직하게 2㎲이고, (f)∼(i)는 상기 경로 단속부(830)의 상기 제1 내지 제 4 스위치(830a,830b,830c,830d)를 각각 단속하기 위한 클럭 신호로서 그 클럭 유지 시간은 바람직하게 1.5㎲이며, (i)∼(m)은 상기 경로 단속부(830)의 상기 제 5 내지 제 8 스위치(830a,830b,830c,830d)를 각각 단속하기 위한 클럭 신호로서 그 클럭 유지 시간은 바람직하게 1.5㎲이다.
먼저, 도 16의 모드 I을 초기 상태로 간주하고, 그 초기 상태에서 상기 다상 필터(210)의 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 각각 출력된 I 신호, Q 신호, I_b 신호, 및 Q_b 신호 간의 위상 간격을 도 17의 (I)과 같이 θ1, θ2, θ3, θ4라 전제하고서 이후 순차적인 모드 II, III 및 IV에 대하여 설명토록 한다.
상기 모드 I의 초기 상태에서 모드 II의 상태로 진입하여, 상기 제어부(840)는 상기 기준 클럭 신호(CLK_in)를 기준으로 상기 도 16 (c)의 sigB2 신호를 출력하여 상기 제 1 위상보정신호 발생부(821)를 동작시키면, 상기 제 1 내지 제 4 드라이버(811-814)로부터 출력된 4개의 직교 신호(I,Q,I_b,Q_b) 중, I, Q 및 I_b 신호가 상기 제 1 위상보정신호 발생부(821)에 입력되고, 상기 제 1 위상보정신호 발생부(821)의 상기 제 1 노아게이트(821a)는 상기 I 신호(out1)와 상기 Q 신호(out2)를 입력하여 논리합하고 반전한 후 출력하고, 상기 제 2 노아게이트(821b)는 상기 Q 신호(out2)와 상기 I_b 신호(out3)를 입력하여 논리합하고 반전한 후 출력하는 바, 상기 제1 및 제 2 노아게이트(821a,821b)의 출력 신호(net12,net23)는 도 18a 및 도 18b와 같이 입력되는 두 신호가 모드 로우(low)일 때만 하이(high) 신호를 출력한다.
상기 제 1 및 제 2 스위치(821d,821e)는 상기 제1 및 제 2 노아게이트(821a,821b)의 출력 신호(net12,net23)에 따라 온/오프(on/off)되는 데, 상기 제 1 스위치(821d)가 온되고 상기 제 2 스위치(821e)가 오프된 기간동안 상기전류원(821c)으로부터 상기 충전펌프(C)로 전류가 제공되어 그 충전펌프(C)가 풀 업(pull up)되고, 반대로 상기 제 1 스위치(821d)가 오프되고 상기 제 2 스위치(821e)가 온된 기간동안 상기 전류원(821c)으로부터 상기 충전펌프(C)로 제공되는 전류가 차단되어 그 충전펌프(C)가 풀 다운(pull down)되며, 이와 같은 상기 충전펌프(C)의 풀업 및 풀다운에 따른 위상 보정 신호로서의 전압 제어 신호(VC2)가 생성되어 출력된다. 따라서, 도 18a와 같이 예컨대 ∠I,Q 와 ∠Q,I_b 간의 위상차가 90도일 경우에는 상기 충전펌프(C)의 풀업 시간과 풀다운 시간이 동일하게되어 상기 전압 제어 신호(Vcon1)의 크기가 일정 크기를 유지하게 되며, 도 18a와 같이 예컨대 ∠I,Q 와 ∠Q,I_b 간의 위상차가 90도를 벗어나게 되면 즉, ∠I,Q 가 ∠Q,I_b 보다 작을 경우 상기 출력신호 net12의 하이펄스 유지시간이 출력신호 net23의 하이펄스 유지시간 보다 상대적으로 작게되고 이에 따라 도 19와 같이 상기 충전펌프(C)의 풀업 시간이 풀다운시간보다 상대적으로 작게되고 그 차이에 따른 결과로 상기 전압 제어신호(VC2)가 점차 감소하게 된다.
이와 같이 상기 제 1 내지 제 4 위상보정신호 발생부(821-824)에서 각각 제 1 내지 제 4 전압 제어 신호(VC1-VC4)를 발생한 후, 그 발생된 각 신호는 상기 경로 단속부(830)에 입력되는 데, 상기 제 2 전압 제어신호(Vcon2)의 발생 입력시 상기 제어부(840)는 상기 경로 단속부(830)의 상기 제 2 스위치(830b)와 상기 제 5 스위치(830e) 및 상기 제 6스위치(830f)에 도 16 (g)의 클럭 신호(sigC2)와 (j)의 클럭 신호(sigD1) 및 (K)의 클럭신호(sigD2)를 각각 인가하여 헤당 스위치를 온시키면, 상기 입력된 전압제어신호(VC2)는 상기 다상필터(210)의 상기 제 1 내지 제4 버랙터(VD11-VD14) 중 제 1 및 제 2 버랙터(VD11,VD12)의 정정 용량 가변을 위한 전압 제어 신호(Vcon1,Vcon2)로 제공된다.
상술된 모드 II 에서의 동작에 따른 결과는, 상기 모드 I에서 도 17의 (I)과 같이 ∠I,Q 와 ∠Q,I_b 가 각각 θ1,θ2 이고 θ1<θ2 였던 것이 그 θ2가 작아지도록 Q 신호의 위상을 보정하여 도 17의 (II)와 같이 (θ1+θ2)/2 와 (θ1+θ2)/2 로 서로 동일하게 된다.
연속하여 상술된 모드 II의 동작과 대응하는 방식으로 모드 III를 수행하면, 상기 모드 II에서 도 17의 (II)과 같이 ∠Q,I_b 와 ∠I_b,Q_b 가 각각 (θ1+θ2)/2 와 θ3 였던 것이 도 17의 (III)와 같이 (θ1+θ2+2θ3)/4 와 (θ1+θ2+2θ3)/4 로 서로 동일하게 되며, 모드 IV를 수행하면, 상기 모드 III에서 도 17의 (III)과 같이 ∠I_b,Q_b 와 ∠Q_b,I 가 각각 (θ1+θ2+2θ3)/4 와 θ4 였던 것이 도 17의 (IV)와 같이 (θ1+θ2+2θ3+4θ4)/8 와 (θ1+θ2+2θ3+4θ4)/8 로 서로 동일하게 된다.
상기와 같은 모드 I,II,III, 및 IV의 순차 동작 과정에서, 하나의 모드 동작 시 선택된 해당 전압 제어 신호(Vcon) 외의 다른 전압 제어 신호(Vcon)는 이전 수행된 해당 모드에서의 선택으로 상기 해당하는 신호 유지부(770)(또는 C)에 저장되어 일정시간 동안 일정 값을 유지하고, 이 시간 간격은 상기 신호 유지부로서의 캐패시터(C)의 누설 특성에 의존한다.
상술된 바와 같이 모드 I, II, III 및 IV를 순차적으로 반복하여 무한히 수행하게 되면, 그 결과 도 17의 (∞)과 같이 상기 제 1 내지 제 4 출력단(OUT1-OUT4)을 통해 각각 출력된 I 신호, Q 신호, I_b 신호, 및 Q_b 신호 간의 위상 간격이 모두 (θ1+θ2+θ3+θ4)/4 로 동일하게 되어 상대적으로 모두 90도의 차이를 갖게되며, 이를 수식을 나타내면 본 발명의 제 1 실시예에서 전술된 도 6과 같이 나타낼 수 있다. 따라서, 반복 횟수가 많을 수록 각 신호간의 위상 오차 범위는 줄어들게 되는 것이다.
이상 상세히 설명한 바와 같이 본 발명에 따른 다상 필터와 그를 이용한 직교 신호 발생기 및 그 직교 신호 발생기의 직교 신호 위상 오류 보정 방법에 의하면, 다상 필터로부터 출력되는 직교 신호를 궤환하여 상호 상대적인 비교를 행하고 그 비교 결과에 따라 계속적으로 위상을 보정함으로써 위상 오차를 최소화하여 최적의 직교 신호를 만들며, 또한 이와 같이 동작함에 있어 한 개씩 순차적으로 위상을 보정하고 나머지 3개의 위상은 직전 보정한 값을 그대로 유지시키도록 하여 모든 구성 블록을 동작시키지 않아도 되므로 소비 전력을 최소화하는 효과가 있다.
Claims (20)
- 삭제
- 4개의 제 1 내지 제 4 저항 소자와 4개의 제 1 내지 제 4 가변 용량성 소자가 교번하여 상호 직렬 연결되어 루프를 형성하고 있는 다상 필터; 및 상기 제 1 내지 제 4 가변 용량성 소자의 정전용량을 가변 제어하는 위상 보정 수단을 포함하여 구성되되,상기 제 1 저항 소자와 상기 제 1 가변 용량성 소자의 공통 연결 점에 제 1 출력단이, 상기 제 2 저항 소자와 상기 제 2 가변 용량성 소자의 공통 연결 점에 제 2 출력단이, 상기 제 3 저항 소자와 상기 제 3 가변 용량성 소자의 공통 연결 점에 제 3 출력단이, 그리고 상기 제 4 저항 소자와 상기 제 4 가변 용량성 소자의 공통 연결 점에 제 4 출력단이 각각 연결되어 있으며, 상기 제 1 가변 용량성 소자와 상기 제 2 저항 소자의 공통 연결점 및 상기 제 4 가변 용량성 소자와 상기 제 1 저항 소자의 공통 연결점이 각각 제 1 입력단에 연결되고, 상기 제 2 가변 용량성 소자와 상기 제 3 저항 소자의 공통 연결점 및 상기 제 3 가변 용량성 소자와 상기 제 4 저항 소자의 공통 연결점이 각각 제 2 입력단에 연결되어 있으며, 상기 위상 보정 수단은 상기 제 1 내지 제 4 출력단과 상기 제 1 내지 제 4 가변 용량성 소자 사이에 연결되고, 상기 제 1 내지 제 4 출력단을 통해 출력되는 신호에 근거하여 상기 제 1 내지 제 4 가변 용량성 소자의 정전용량을 가변 제어하며,상기 위상 보정 수단은, 상기 제 1 내지 제 4 출력단을 통해 출력되는 신호를 각각 분주하는 제 1 내지 제 4 분주기; 상기 제 1 내지 제 4 분주기로부터 출력된 4개의 출력 신호를 2개씩 순차적인 쌍으로 입력하여 각 쌍의 위상차를 검출하고 그 검출된 위상차에 대응하는 전류 신호를 출력하는 제 1 내지 제 4 위상 검출기; 상기 제 1 내지 제 4 위상 검출기로부터 츨력된 전류 신호에 대응하여 충방전하는 제 1 내지 제 4 충전 펌프; 상기 제 1 내지 제 4 충전 펌프의 충방전에 따른 각 전압 출력을 필터링(filtering)하는 제 1 내지 제 4 루프 필터; 상기 제 1 내지 제 4 루프 필터를 통해 필터링되어 출력된 4개의 전압 신호를 2개씩 순차적인 쌍으로 입력하여 각 쌍의 크기를 비교하고, 그 비교 결과에 따른 클럭 신호를 출력하는 제 1 내지 제 4 비교기; 상기 제 1 내지 제 4 비교기로부터 출력된 클럭 신호를 다중화하되, 선택된 하나의 신호를 출력하는 다중화기; 상기 선택 출력된 하나의 신호를 적분하여 출력하는 적분기; 상기 적분기의 출력 신호를 정정용량 가변을 위한 전압 신호로 상기 제 1 내지 제 4 가변 용량성 소자 중 하나 이상의 소자에게 선택적으로 제공되도록 경로 선택하는 경로 선택부; 기준 클럭 신호를 근거로하여 제어 신호를 발생하되, 제 1 내지 제 4의 4개씩 각각 구성된 상기 분주기, 상기 위상 검출기, 상기 충전 펌프, 상기 루프 필터 및 상기 비교기 중 각기 하나 이상의 구성을 동작토록 하는 제 1 클럭 신호와, 상기 다중화기의 상기 출력 신호 선택 및 그 출력 지속 시간을 제어하는 제 2 클럭 신호와, 상기 경로 선택부의 상기 경로 선택을 제어하는 제 3 클럭 신호로 이루어진 상기 제어 신호를 발생하여 해당 구성으로 출력하는 제어 신호 발생부; 및 상기 전압 제어 신호 선택 제공부로부터 출력된 상기 전압 제어 신호를 일정 시간 유지하는 전압 제어 신호 유지부를 포함하여 구성된 것을 특징으로 하는 직교 신호 발생기.
- 제 2 항에 있어서,상기 제 1 클럭 신호의 클럭 유지 시간은 상기 기준 클럭 신호의 클럭 유지 시간보다 상대적으로 작고, 상기 제 2 클럭 신호의 클럭 유지 시간은 상기 제 1 클럭 신호의 클럭 유지 시간보다 상대적으로 작으며 상기 제 3 클럭 신호의 클럭 유지 시간과 동일하도록 상기 제어 신호를 설정하는 것을 특징으로 하는 직교 신호 발생기.
- 제 3 항에 있어서,상기 기준 클럭 신호의 주기는 10ms이고, 상기 제 1 클럭 신호의 클럭 유지 시간은 200㎲이고, 상기 제 2 및 제 3 클럭 신호의 클럭 유지 시간은 100㎲로 설정된 것을 특징으로 하는 직교 신호 발생기.
- 제 2 항에 있어서,상기 가변 용량성 소자는 버랙터로 구성된 것을 특징으로 하는 직교 신호 발생기.
- 제 2 항 또는 제 5 항에 있어서,상기 가변 용량성 소자는 2개의 제 1 및 제 2 피모스(PMOS) 트랜지스터로 구성되되, 제 1 및 제 2 PMOS 트랜지스터의 게이트가 상호 연결되고, 각 PMOS 트랜지스터의 소오스와 드레인이 연결되어 이웃하는 상기 해당 저항소자에 연결되어 있으며, 상기 게이트간 공통 연결점에 상기 전압 제어 신호 선택 제공부의 출력단이 연결된 것을 특징으로 하는 직교 신호 발생기.
- 제 6 항에 있어서,상기 신호 유지부는 상기 게이트간 공통 연결점과, 상기 경로 선택부 간의 연결선 상에 일측이 연결되고 타측은 접지된 캐패시터로 구성된 것을 특징으로 하는 직교 신호 발생기.
- 제 2 항에 있어서,상기 위상 보정 수단은,상기 제 1 내지 제 4 출력단을 통해 출력되는 신호를 병렬 입력하여 분주한 후 병렬 출력하는 분주기;상기 분주되어 병렬 출력된 4개의 신호에서 이웃하는 2개의 신호를 한 쌍으로 선택하여 출력하는 신호 선택부;상기 선택부로부터 출력된 한 쌍의 신호 간의 위상차를 검출하여 이에 대응하는 전류 신호를 출력하는 위상 검출기;상기 출력된 전류 신호에 대응하여 충방전하는 충전 펌프;상기 충방전에 따른 전압 신호를 상기 제 1 내지 제 4 가변 용량성 소자 중 하나 이상의 소자에게 선택적으로 제공되도록 경로 선택하는 경로 선택부;상기 경로 선택부를 통해 상기 선택된 해당 가변 용량성 소자로 제공되는 상기 전압 신호를 일정 시간 유지 출력하는 신호 유지부; 및기준 클럭 신호를 근거로하여, 상기 신호 선택부의 신호 선택 및 상기 경로 선택부의 경로 선택을 제어하는 제어부를 포함하여 구성된 것을 특징으로 하는 직교 신호 발생기.
- 제 8 항에 있어서,상기 제어부는, 상기 신호 선택을 위한 제어 신호로서 상기 분주 출력된 4개의 신호 중 하나의 신호를 순차 선택하는 제 1 클럭 신호와, 상기 제 1 클럭 신호에 따라 선택된 신호에 이웃하는 두 개의 신호를 그 제 1 클럭 신호의 유지 기간 동안 교번하여 선택하는 제 2 및 제 3 클럭 신호를 발생하는 것을 특징으로 하는직교 신호 발생기.
- 제 9 항에 있어서,상기 기준 클럭 신호의 주기는 10ms 이고, 상기 제 1 내지 제 3 클럭 신호는 상기 기준 클럭 신호에 동기하여 발생하되, 상기 제 1 클럭 신호의 클럭 유지 시간은 5ms 이며, 상기 제 3 및 제 4 클럭 신호는 상기 제 1 클럭 신호의 클럭 유지 시간 동안 상호 교번하여 복수회 발생하는 것을 특징으로 하는 직교 신호 발생기.
- 제 8 항 내지 제 10항 중 한 항에 있어서,상기 제어부는, 상기 경로 선택을 위한 제어 신호를 상기 신호 선택을 위한 제어 신호에 근거하여 발생하는 것을 특징으로 하는 직교 신호 발생기.
- 제 8 항에 있어서,상기 신호 유지부는 상기 게이트간 공통 연결점과, 상기 경로 선택부의 출력단 간의 연결선 상에 일측이 연결되고 타측은 접지된 캐패시터로 구성된 것을 특징으로 하는 직교 신호 발생기.
- 제 8 항에 있어서,상기 선호 선택부는 상기 분주기로부터 병렬 출력되어 입력된 4개의 신호를 각각 단속하여 그 중 하나를 출력하는 제 1 내지 제 4 스위치; 및상기 입력된 4개의 신호를 분기하여 각각 단속하여 그 중 하나를 출력하는 제 5 내지 제 8 스위치로 구성된 것을 특징으로 하는 직교 신호 발생기.
- 4개의 제 1 내지 제 4 저항 소자와 4개의 제 1 내지 제 4 가변 용량성 소자가 교번하여 상호 직렬 연결되어 루프를 형성하고 있는 다상 필터; 및 상기 제 1 내지 제 4 가변 용량성 소자의 정전용량을 가변 제어하는 위상 보정 수단을 포함하여 구성되되,상기 제 1 저항 소자와 상기 제 1 가변 용량성 소자의 공통 연결 점에 제 1 출력단이, 상기 제 2 저항 소자와 상기 제 2 가변 용량성 소자의 공통 연결 점에 제 2 출력단이, 상기 제 3 저항 소자와 상기 제 3 가변 용량성 소자의 공통 연결 점에 제 3 출력단이, 그리고 상기 제 4 저항 소자와 상기 제 4 가변 용량성 소자의 공통 연결 점에 제 4 출력단이 각각 연결되어 있으며, 상기 제 1 가변 용량성 소자와 상기 제 2 저항 소자의 공통 연결점 및 상기 제 4 가변 용량성 소자와 상기 제 1 저항 소자의 공통 연결점이 각각 제 1 입력단에 연결되고, 상기 제 2 가변 용량성 소자와 상기 제 3 저항 소자의 공통 연결점 및 상기 제 3 가변 용량성 소자와 상기 제 4 저항 소자의 공통 연결점이 각각 제 2 입력단에 연결되어 있으며,상기 위상 보정 수단은, 상기 다상필터의 제 1 내지 제 4 출력단을 통해 출력되는 4개의 직교 신호를, 3개씩 1조로 순차 조합하여 각기 입력하고, 입력된 3개의 직교 신호에서 상호 이웃하는 두 신호간의 위상차를 비교한 후 그 비교결과에 따른 전압 제어 신호를 출력하는 제 1 내지 제 4 위상보정신호 발생부; 상기 제 1내지 제 4 위상보정신호 발생부로부터 각기 출력된 상기 전압 제어 신호의 출력 경로를 단속하여 상기 다상 필터의 상기 제 1 내지 제 4 가변 용량성 소자의 각 정전용량 가변 단자에게 선택적으로 제공되도록 하기 위한 경로 단속부; 및 기준 클럭 신호를 근거로하여, 상기 제 1 내지 제 4 위상보정신호 발생부의 온/오프(on/off) 동작 및 상기 경로 단속부의 단속 동작을 제어하는 제어부로 구성된 것을 특징으로 하는 직교 신호 발생기.
- 제 14 항에 있어서,상기 위상보정신호 발생부는,입력된 3개의 신호를 두 개씩 쌍으로 각기 입력하여 논리합하고 반전하여 출력하는 제 1 및 제 2 노아 게이트;일정한 전류를 제공하기 위한 전류원;상기 제 1 노아게이트의 출력 신호에 따라 상기 전류원으로부터 제공된 전류를 단속하는 제 1 스위치;상기 제 1 스위치에 일단이 연결되고 타단이 접지되어 상기 제 2 노아게이트의 출력 신호에 따라 단속동작하는 제 2 스위치; 및상기 제 1 스위치와 상기 제 2 스위치의 공통 연결점에 출력단이 형성되고. 그 공통 연결점과 접지간에 연결된 충전펌프(charge pump)로서의 캐패시터로 구성된 것을 특징으로 하는 직교 신호 발생기.
- 제 14 항에 있어서,상기 경로 단속부는,상기 제 1 내지 제 4 위상보정신호 발생부로부터 출력된 신호를 상기 제어부의 제어신호에 따라 각기 단속하는 제 1 내지 제 4 스위치;상기 제 1 내지 제 4 스위치의 출력단에 입력단이 공통 연결되고 출력단은 각각 형성되어 상기 제어부의 제어 신호에 따라 단속되는 제 5 내지 제 8 스위치; 및상기 제 5 내지 제 8 스위치의 출력단과 접지사이에 각기 연결된 신호유지부로서의 캐패시터(C)로 구성된 것을 특징으로 하는 직교 신호 발생기.
- 제 14 항에 있어서,상기 가변 용량성 소자는 2개의 제 1 및 제 2 피모스(PMOS1,PMOS2) 트랜지스터로 구성되되, 그 PMOS1 과 PMOS2의 해당 소오스와 드레인이 접지되어 있고, 각 게이트는 상기 다상 필터의 4개의 저항 중 이웃하는 해당 저항에 연결되어 있으며, 상기 PMOS1과 PMOS2의 각 바디(body)가 상호 연결되어 그 바디간 공통 연결점에 저항을 매개로 상기 경로 단속부의 출력단이 연결된 것을 특징으로 하는 직교 신호 발생기.
- 4개의 제 1 내지 제 4 저항 소자와 4개의 제 1 내지 제 4 가변 용량성 소자가 교번하여 상호 직렬 연결되어 루프를 형성하되, 상기 제 1 저항 소자와 상기 제1 가변 용량성 소자의 공통 연결 점에 제 1 출력단이, 상기 제 2 저항 소자와 상기 제 2 가변 용량성 소자의 공통 연결 점에 제 2 출력단이, 상기 제 3 저항 소자와 상기 제 3 가변 용량성 소자의 공통 연결 점에 제 3 출력단이, 그리고 상기 제 4 저항 소자와 상기 제 4 가변 용량성 소자의 공통 연결 점에 제 4 출력단이 각각 연결되어 있으며, 상기 제 1 가변 용량성 소자와 상기 제 2 저항 소자의 공통 연결점 및 상기 제 4 가변 용량성 소자와 상기 제 1 저항 소자의 공통 연결점이 각각 제 1 입력단에 연결되고, 상기 제 2 가변 용량성 소자와 상기 제 3 저항 소자의 공통 연결점 및 상기 제 3 가변 용량성 소자와 상기 제 4 저항 소자의 공통 연결점이 각각 제 2 입력단에 연결된 다상 필터에서, 통해 발진기로부터 제공된 0도 및 180도의 클럭 신호를 상기 제 1 및 제 2 입력단의 입력 신호로하여 상기 제 1 내지 제 4 출력단을 통해 각각 0도, 90도, 180도 및 270도의 상호 직교 위상을 갖는 4개 신호를 출력함에 있어서,상기 제 1 내지 제 4 출력단을 통해 출력된 4개의 직교 신호 중 임의 신호를 선택하되 하나씩 순차 선택하는 제 1 단계;상기 선택된 신호에 이웃하여 직교하는 두 개의 신호를 상기 제 1 단계의 선택 유지 기간 동안 복수회 상호 교번하여 선택하는 제 2 단계;상기 제 1 단계 및 제 2 단계에서 동시 선택된 두 개의 신호 간의 위상차를 검출하는 제 3 단계;상기 검출된 위상차에 비례하도록 충전 펌프의 충방전을 수행하는 제 4 단계; 및상기 충방전에 따른 전압 신호를, 상기 제 1 단계에서 선택된 단일 신호의 해당 출력단과 상기 제 2 단계에서 선택된 두 개 신호의 해당 출력단 간에 구비된 상기 해당 가변 용량성 소자의 정전 용량의 가변을 위한 신호로 제공하는 제 5 단계를 포함하여 구성된 것을 특징으로 하는 직교 신호 발생기의 직교 신호 위상 오류 보정 방법.
- 제 18 항에 있어서,상기 제 5 단계에서 해당 가변 용량성 소자에 제공되는 전압 신호는 일정 시간 동안 일정 값을 유지토록 함을 특징으로 하는 직교 신호 발생기의 직교 신호 위상 오류 보정 방법.
- 상호 동일한 위상차를 가지는 3개 이상 복수개의 신호를 발생함에 있어서,상기 발생된 복수개의 신호를 하나씩 순차적으로 일정 시간 지속하여 선택하는 제 1 단계;상기 선택된 신호에 이웃하여 직교하는 두 개의 신호를 상기 제 1 단계의 선택 유지 시간 동안 복수회 상호 교번하여 선택하는 제 2 단계;상기 제 1 단계에서 선택된 신호와 상기 제 2 단계에서 교번하여 선택된 두 개의 신호 간의 위상차를 교번하여 검출하는 제 3 단계; 및상기 교번하여 검출된 두 개의 위상차 간의 차이값의 평균값에 의거하여 상기 제 1 단계에서 선택된 신호의 위상을 상기 평균값이 영(zero)으로 되도록 보정하는 제 4 단계를 포함하여 구성된 것을 특징으로 하는 상호 동일 위상차를 가지는 복수개의 주파수 신호 발생기의 위상 오류 보정 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0014783A KR100395213B1 (ko) | 2001-03-22 | 2001-03-22 | 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법 |
| US10/245,823 US6768364B2 (en) | 2001-03-22 | 2002-09-16 | Quadrature signal generation with phase error correction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0014783A KR100395213B1 (ko) | 2001-03-22 | 2001-03-22 | 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020074783A KR20020074783A (ko) | 2002-10-04 |
| KR100395213B1 true KR100395213B1 (ko) | 2003-08-21 |
Family
ID=27698229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0014783A Expired - Fee Related KR100395213B1 (ko) | 2001-03-22 | 2001-03-22 | 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6768364B2 (ko) |
| KR (1) | KR100395213B1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7450659B2 (en) * | 2004-03-29 | 2008-11-11 | Agilent Technologies, Inc. | Digital modulator employing a polyphase up-converter structure |
| DE102004047683B4 (de) * | 2004-09-30 | 2007-05-10 | Advanced Micro Devices, Inc., Sunnyvale | Niedrig-IF-Mehrfachmodus-Sender-Front-End und entsprechendes Verfahren |
| US7106655B2 (en) * | 2004-12-29 | 2006-09-12 | Micron Technology, Inc. | Multi-phase clock signal generator and method having inherently unlimited frequency capability |
| KR100677557B1 (ko) | 2005-01-19 | 2007-02-02 | 삼성전자주식회사 | 캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션방법 |
| KR100618347B1 (ko) * | 2005-02-01 | 2006-08-31 | 삼성전자주식회사 | 생성하는 4개의 쿼드러쳐신호 모두에 대해 위상조정이가능한 쿼드러쳐신호 생성장치 |
| US20090315611A1 (en) * | 2008-06-24 | 2009-12-24 | Ralink Technology Corporation | Quadrature mixer circuit |
| JP5438440B2 (ja) * | 2009-09-08 | 2014-03-12 | 株式会社豊田中央研究所 | アクティブポリフェーズフィルタ |
| US8554267B2 (en) * | 2009-12-26 | 2013-10-08 | Motorola Solutions, Inc. | Broadband input frequency adaptive technique for filter tuning and quadrature generation |
| US8649811B2 (en) * | 2010-07-13 | 2014-02-11 | Shiquan Wu | Embryo frequency leakage for personalized wireless communication system |
| US9252743B2 (en) * | 2012-09-28 | 2016-02-02 | Intel Corporation | Distributed polyphase filter |
| US9106202B2 (en) | 2013-04-17 | 2015-08-11 | Linear Technology Corporation | Poly-phase filter with phase tuning |
| JP6479155B2 (ja) * | 2015-02-19 | 2019-03-06 | 三菱電機株式会社 | Ｆｍ−ｃｗレーダおよびｆｍ−ｃｗ信号の生成方法 |
| EP3460510B1 (en) | 2016-05-16 | 2021-03-17 | Mitsubishi Electric Corporation | Fm-cw radar and method for generating fm-cw signal |
| US10444785B2 (en) * | 2018-03-15 | 2019-10-15 | Samsung Display Co., Ltd. | Compact and accurate quadrature clock generation circuits |
| EP3761507B1 (en) * | 2018-04-18 | 2022-01-19 | Mitsubishi Electric Corporation | Polyphase filter |
| US11183993B2 (en) * | 2019-12-23 | 2021-11-23 | Intel Corporation | Apparatus for generating a plurality of phase-shifted clock signals, electronic system, base station and mobile device |
| US11550354B2 (en) * | 2020-02-18 | 2023-01-10 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for multi-phase clock generation |
| US10963002B1 (en) * | 2020-06-02 | 2021-03-30 | Qualcomm Incorporated | Clock generation architecture using a poly-phase filter with self-correction capability |
| US11271710B1 (en) * | 2020-11-30 | 2022-03-08 | Renesas Electronics Corporation | Wideband quadrature phase generation using tunable polyphase filter |
| US11258436B1 (en) * | 2021-04-09 | 2022-02-22 | Realtek Semiconductor Corp. | Self-calibrating quadrature clock generator and method thereof |
| US11811413B2 (en) * | 2021-10-13 | 2023-11-07 | Mediatek Inc. | Poly phase filter with phase error enhance technique |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0344852A1 (en) * | 1988-06-02 | 1989-12-06 | Koninklijke Philips Electronics N.V. | Asymmetric polyphase filter |
| US5715529A (en) * | 1992-06-26 | 1998-02-03 | U.S. Philips Corporation | FM receiver including a phase-quadrature polyphase if filter |
| JPH1070482A (ja) * | 1996-03-19 | 1998-03-10 | Philips Electron Nv | 受信機 |
| KR20000016380A (ko) * | 1997-04-07 | 2000-03-25 | 요트.게.아. 롤페즈 | 다위상 필터를 포함하는 수신기 및 필터 장치 |
| JP2001045080A (ja) * | 1999-07-26 | 2001-02-16 | Nippon Telegr & Teleph Corp <Ntt> | 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2196195B (en) * | 1986-09-16 | 1990-12-19 | Plessey Co Plc | Quadrature signal generator |
| JP3948533B2 (ja) * | 1997-04-07 | 2007-07-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多相フィルタからなる受信機及びフィルタ配置 |
| US6560449B1 (en) * | 2000-06-12 | 2003-05-06 | Broadcom Corporation | Image-rejection I/Q demodulators |
| US6417712B1 (en) * | 2000-09-27 | 2002-07-09 | Nortel Networks Limited | Phase shifter using sine and cosine weighting functions |
-
2001
- 2001-03-22 KR KR10-2001-0014783A patent/KR100395213B1/ko not_active Expired - Fee Related
-
2002
- 2002-09-16 US US10/245,823 patent/US6768364B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0344852A1 (en) * | 1988-06-02 | 1989-12-06 | Koninklijke Philips Electronics N.V. | Asymmetric polyphase filter |
| US5715529A (en) * | 1992-06-26 | 1998-02-03 | U.S. Philips Corporation | FM receiver including a phase-quadrature polyphase if filter |
| JPH1070482A (ja) * | 1996-03-19 | 1998-03-10 | Philips Electron Nv | 受信機 |
| KR20000016380A (ko) * | 1997-04-07 | 2000-03-25 | 요트.게.아. 롤페즈 | 다위상 필터를 포함하는 수신기 및 필터 장치 |
| JP2001045080A (ja) * | 1999-07-26 | 2001-02-16 | Nippon Telegr & Teleph Corp <Ntt> | 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6768364B2 (en) | 2004-07-27 |
| US20030117201A1 (en) | 2003-06-26 |
| KR20020074783A (ko) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100395213B1 (ko) | 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법 | |
| US7705689B2 (en) | Synchronously stackable double-edge modulated pulse width modulation generators | |
| JP3264811B2 (ja) | 電圧制御可変同調回路 | |
| JP4089938B2 (ja) | 電圧制御発振器 | |
| US5781056A (en) | Variable delay circuit | |
| US6967538B2 (en) | PLL having VCO for dividing frequency | |
| CN101174825B (zh) | 延迟级、环形振荡器、pll电路和方法 | |
| JP5174055B2 (ja) | 広帯域発振回路 | |
| KR950704850A (ko) | 공진 시스템 및 기능 회로를 포함하는 저전력 전자 회로(low power electronic circuit comprising a resonant system and a function circuitry) | |
| US6072372A (en) | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit | |
| US8710929B1 (en) | System and method for combined I/Q generation and selective phase interpolation | |
| JP2006311561A (ja) | 回路、発振器、リング発振器および複数の発振信号を生成する方法 | |
| US20060208818A1 (en) | Variable degeneration impedance supply circuit using switch and electronic circuits using the same | |
| US9673790B2 (en) | Circuits and methods of synchronizing differential ring-type oscillators | |
| US6529084B1 (en) | Interleaved feedforward VCO and PLL | |
| US20060139067A1 (en) | Method and system for synchronizing phase of triangular signal | |
| JP2005333308A (ja) | 可変容量機能のオンオフスイッチ付き可変容量回路、及びこの可変容量回路を用いた電圧制御発振器 | |
| US6979990B2 (en) | Reference voltage generator for frequency divider and method thereof | |
| KR101901706B1 (ko) | 스퓨리어스 저감 기능을 갖는 파워 증폭 장치 | |
| CN101103521A (zh) | 可调环形振荡器 | |
| US20020041214A1 (en) | PLL circuit | |
| CA2417021A1 (en) | Method and apparatus for a digital clock multiplication circuit | |
| JP2004247828A (ja) | 発振回路 | |
| JP2009071822A (ja) | 位相クロック発生器 | |
| JP4653000B2 (ja) | プリスケーラ及びバッファ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010322 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030129 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20030611 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20030806 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20030807 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20060807 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070710 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080704 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090709 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20100729 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100729 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |