[go: up one dir, main page]

KR100393198B1 - E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치 - Google Patents

E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치 Download PDF

Info

Publication number
KR100393198B1
KR100393198B1 KR1019960065514A KR19960065514A KR100393198B1 KR 100393198 B1 KR100393198 B1 KR 100393198B1 KR 1019960065514 A KR1019960065514 A KR 1019960065514A KR 19960065514 A KR19960065514 A KR 19960065514A KR 100393198 B1 KR100393198 B1 KR 100393198B1
Authority
KR
South Korea
Prior art keywords
signal
output
binary data
data
output signal
Prior art date
Application number
KR1019960065514A
Other languages
English (en)
Other versions
KR19980047072A (ko
Inventor
전지용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960065514A priority Critical patent/KR100393198B1/ko
Priority to US08/990,983 priority patent/US6072828A/en
Publication of KR19980047072A publication Critical patent/KR19980047072A/ko
Application granted granted Critical
Publication of KR100393198B1 publication Critical patent/KR100393198B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명에 따른 E2PR4ML 방식의 등화기를 이용한 타이밍 복원장치, 그에 따른 타이밍 복원 방법 및 최종 데이터 판정장치가 개시된다.
본 발명에 따른 타이밍 복원장치는, 소정의 이진 데이터를 입력으로 하는 궤환필터 수단;, 상기 궤환필터 수단의 출력신호와 상기 등화 수단의 출력신호를 가산하여 새로운 목표신호를 출력하는 가산 수단;, 상기 가산 수단으로부터 출력된 새로운 목표신호를 기반으로 이진 데이터를 검출하고, 검출된 이진 데이터로부터 4진 데이터를 발생하는 데이터 판정 수단; 및 상기 데이터 판정수단의 출력신호를 이용하여 샘플링 클럭의 타이밍 오차를 계산하여 타이밍을 복원하는 타이밍 복원 수단을 포함한다.
따라서, 상술한 바와 같이 본 발명에 의하면, 정확한 타이밍 오차를 추출하여 샘플링 클럭을 발생시켜 시스템의 성능을 향상시키고, 이를 이용한 최종 데이터를 판정함에 있어, 등화기로부터 출력되는 목표신호를 단순화시킴으로써 회로가 간단해지고 이에 따라 처리 속도가 빨라지는 효과를 갖는다.

Description

E2PR4ML 방식의 등화기를 이용한 타이밍 복원장치, 그에 따른 타이밍 복원방법 및 최종 데이터 판정장치{Timing recovery apparatus for E2PR4ML and method therefor and apparatus for judqing last data}
본 발명은 E2PR4ML 방식의 등화기를 이용한 타이밍 복원장치, 그에 따른 복원 방법 및 최종 데이터 판정장치에 관한 것으로서, 더욱 상세하게는 자기 기록용 등화기의 목표신호인 E2PR4ML 신호를 사용하여 효율적이고 안정된 타이밍을 샘플링 수단에 제공하기 위한 타이밍 복원장치와, 그에 따른 타이밍 복원방법 및 타이밍 복원 장치에 의해 생성된 새로운 목표신호를 이용하여 최종 데이터를 판정하는 최종 데이터 판정장치에 관한 것이다.
현재, 자기 기록 채널방식에서 사용되고 있는 PR4ML 방식은 고밀도 기록에 대처하기 위해 채용된 등화기 방식이다. 그러나 기록밀도가 점점 초고밀도 기록화 추세에 따라 PR4ML 방식으로 얻을 수 있는 시스템의 성능에 한계가 있기 때문에 초고밀도 기록시의 기록 채널에 적합한 E2PR4ML 방식의 채용이 사용되고 있다. E2PR4ML 등화방식은 기존의 PR4ML 방식에 비해 초고밀도 기록시의 채널 특성과 유사한 주파수 특성을 갖고 있기 때문에, 등화기 출력에서의 잡음 증폭이 상대적으로 작게 되어, 이에 따라 더욱 우수한 성능의 시스템을 얻을 수 있다. 그러나. 실제적인 구현을 하려면, 샘플링 클럭을 복원하기 위한 타이밍 복원부의 동작이 상대적으로 PR4ML 방식에 비하여 매우 불안정하다는 문제점을 안고 있다. 왜냐하면, PRML 계열의 타이밍 복원부에서는 등화기의 출력값과 이 값에 대한 임계 검출값을 이용하는 방식을 채택하고 있기 때문이다. 즉, PR4ML 방식의 경우는 등화기의 출력에서의 데이터 레벨수가 3인 반면에, E2PR4ML 방식의 경우에는 등화기 출력에서의 데이티 레벨수가 7이 된다. 따라서, 임계 검출값의 오차확률이 PR4ML 방식의 경우보다E2PR4ML 방식의 경우에 훨씬 좋지 않게 되고, 이 값을 이용하는 타이밍 복원부의 동작도 불안정하게 된다.
도 1은 E2PR4ML 방식을 이용하는 종래의 타이밍 복원장치 및 타이밍 복원장치에 의해 생성되는 목표신호를 이용한 최종 데이터 판정장치를 설명하기 위한 도면으로서, 참조부호 10은 최종 데이터 판정장치를, 참조부호 12는 타이밍 복원장치를 각각 나타낸 도면이다. 참조부호 100은 저역통과필터(1002)와 아날로그/디지털 변환부(1004)를 포함하여 재생된 아날로그 신호를 샘플링하는 수단을 나타낸다. 참조부호 102는 샘플링 수단(100)으로부터 출력된 신호를 입력하여 E2PR4ML인 목표신호를 출력하도록 필터링하는 등화기를, 참조부호 104는 등화기(104)의 목표신호를 이용하여 데이터를 판정하는 제1 비터비 복호기를, 참조부호 106은 제1 비터비 복호기(104)로부터 출력된 판정데이터를 이용하여 목표신호의 타이밍 오차를 검출하여 검출된 오차신호 만큼의 위상을 동기시켜 샘플링 수단의 클럭신호로 제공하는 타이밍 복원부를, 참조부호 110은 등화기(104)의 목표신호를 이용하여 최종 데이터를 판정하는 제2 비터비 복호기를 각각 나타낸다.
이어서, 도 1에 도시된 타이밍 복원장치(12)와 최종 데이터 판단장치(10)의 동작을 설명하면 다음과 같다.
먼저, 등화기(102)의 목표신호인 E2PR4ML 신호는, 입력되는 재생신호가 저역통과필터(1002)를 통해 대역이 제한되고 아날로그/디지털 변환부(1004)를 통해 디지털 신호로 변환되어 등화기(102)에 입력되며, 등화기(102)를 통해 입력된 신호를 필터링함으로써 발생된다.
이와 같이 발생된 등화기(102)의 목표신호, E2PR4ML 을 이용하는 타이밍 복원장치(12)의 동작을 살펴보면, 타이밍 복원부(106)에서는 등화기(102)의 출력신호와 제1 비터비 복호기(104)의 출력신호를 각각 수신하여 샘플링 클럭의 타이밍 오차를 검출하고, 검출된 타이밍 오차 만큼을 위상동기시켜 샘플링 수단(100)의 클럭신호로 공급한다.
또한, 이와 같이 구성된 타이밍 복원장치의 등화기(102)로부터 출력된 E2PR4ML 신호를 이용하여 최종 데이터를 판정하는 최종 데이터 판정장치(10)의 동작을 살펴보면, 등화기(102)의 목표신호인 E2PR4ML를 수신한 제2 비터비 복호기(110)에서 최종 데이터를 판정하여 출력하게 된다.
그러나, 종래의 E2PR4ML 방식에서의 타이밍 복원장치는 안정하게 동작할 수 있는 범위가 매우 작아서 타이밍 오차가 어느 정도 이상일 경우는 타이밍 복원 장치가 불안정하게 동작하여 제대로 타이밍 오차를 제거하지 못한다. 따라서, PR4ML 방식에 비해 타이밍 복원장치의 성능이 열화하는 문제가 있다. 그래서 고밀도 자기기록 채널에서, 혹은 심볼간의 간섭이 심한 통신 채널에서, 기존의 PR4ML 방식의 한계를 느끼고, 그 보다 훨씬 잡음 증폭이 적은 E2PR4ML 방식을 등화기로서 채용였음에도 불구하고, 상술한 바와 같이 E2PR4ML을 이용하는 타이밍 복원장치의 성능이 PR4ML 에 비하여 상대적으로 매우 열화되기 때문에 E2PR4ML을 실제적으로 시스템 차원에서 안정하게 채용하기가 어려운 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 자기 기록용 재생장치에서, 등화기의 목표신호인 E2PR4ML 을 새로운 목표신호로 변환하여 이 신호를 사용하여 타이밍을 복원함으로써, 보다 안정된 타이밍 복원 동작이 가능한 타이밍 복원 장치를 제공하는 것을 그 목적으로 하고, 그에 따른 타이밍 복원 방법을 제공하는 것을 다른 목적으로 하며, 이와 같이 구성된 타이밍 복원 장치의 새로운 목표신호를 이용하여 최종 데이터를 판정하는 최종 데이터 판정 장치를 제공하는 것을 또 다른 목적으로한다.
도 1은 E2PR4ML 방식의 등화기를 이용하는 종래의 타이밍 복원장치와 타이밍 복원장치에 의해 생성되는 목표신호를 이용한 최종 데이터 판정장치를 설명하기 위한 도면이다.
도 2는 E2PR4ML을 이용한 본 발명에 의한 타이밍 복원장치와 최종 데이터 판정장치를 설명하기 위한 도면이다.
도 3은 도 2에 도시된 데이터 판정부(202)의 상세한 구성을 나타낸 도면이다.
도 4는 도 2에 도시된 궤한필터의 상세한 구성을 나타낸 도면이다.
도 5는 본 발명에 따른 타이밍 복원 방식과 종래의 타이밍 복원 방식의 성능을 비교하기 위한 도면이다.
도 6은 본 발명에 따른 타이밍 복원 방식과 종래의 타이밍 복원 방식의 성능을 비교하기 위한 다른 도면이다.
상기의 목적을 달성하기 위한 본 발명에 따른, 자기 기록용 재생신호 처리장치에 있어, 재생되는 신호를 샘플링하는 샘플링 수단, 상기 샘플링 수단에 의해 샘플링된 신호를 E2PR4ML의 목표신호로 출력하도록 필터링하는 등화 수단을 포함하여, 상기 등화 수단으로부터 출력된 목표신호를 이용하여 타이밍 오차 신호를 검출하고, 검출된 타이밍 오차 신호 만큼을 위상동기 시켜 상기 샘플링 수단의 클럭신호로 제공하는 타이밍 복원장치는 소정의 이진 데이터를 입력으로 하는 궤환필터 수단; 상기 궤환필터 수단의 출력신호와 상기 등화 수단의 출력신호를 가산하여 새로운 목표신호를 출력하는 가산 수단; 상기 가산 수단으로부터 출력된 새로운 목표신호를 기반으로 이진 데이터를 검출하고, 검출된 이진 데이터로부터 4진 데이터를 발생하는 데이터 판정 수단; 및 상기 데이터 판정수단의 출력신호를 이용하여 샘플링 클럭의 타이밍 오차를 계산하여 타이밍을 복원하는 타이밍 복원 수단을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 가산 수단으로부터 출력되는 새로운 목표신호는H'(D)= 1 + 2D 형태로 표현됨을 특징으로 한다.
본 발명에 있어서, 상기 데이터 판정부는 상기 가산 수단의 출력신호를 소정 시간만큼 지연시키는 지연부; 상기 지연부를 포함하고, 상기 가산 수단의 출력신호를 입력하여 이진 데이터를 검출하는 이진 데이터 검출부; 및 상기 이진 데이터 검출부로부터 출력된 신호에 의해 4진 데이터를 발생시키는 4진 데이터 발생부를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 이진 데이터 검출부는 상기 가산 수단의 출력신호를 1 클럭 주기만큼 지연시키는 제1 지연기; 상기 제1 지연기의 출력신호를 1클럭 주기만큼 지연시키는 제2 지연기; 상기 가산 수단의 출력신호와 상기 제1 지연기의 출력신호를 각각 입력으로하여 가산하는 제1 가산기; 상기 제2 지연기의 출력신호와 상기 제1 가산기의 출력신호를 각각 입력으로하여 가산하는 제2 가산기; 및
상기 제2 가산기의 출력신호를 입력하여 복호화 한 후, 상기 궤한 필터에 출력하는 임계 복호기를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 임계 복호기는 입력된 신호가 0보다 크면 +1를, 0보다 작으면 -1를 출력신호로 출력함을 특징으로 한다.
본 발명에 있어서, 상기 4 진 데이터 발생부는 상기 이진 데이터 검출부의 출력신호를 입력하여 쉬프트하는 쉬프트 레지스터; 상기 쉬프트 레지스터의 출력신호를 1 클럭 주기 만큼 지연시키는 제3 지연기; 및 상기 이진 데이터 검출부의 출력신호와 상기 제3 지연기의 출력신호를 입력으로하여 두 신호를 가산하여 상기 타이밍 복원부로 출력하는 제3 가산기를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 궤한 필터 수단은 상기 이진 데이터 발생부로부터 출력되는 이진 데이터를 1 클럭 주기 만큼 지연시키는 제4 지연기; 상기 제4 지연기의 출력신호를 입력하여 쉬프트시키는 쉬프트 레지스터; 상기 제4 지연기의 출력신호를 1 클럭 주기 만큼 지연시키는 제5 지연기; 및 상기 쉬프트 레지스터의 출력신호와 상기 제5 지연기의 출력신호를 입력으로 하여 가산하여 상기 가산 수단에 출력하는 제4 가산기를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 쉬프트 레지스터는 2를 곱하는 기능을 수행하기 위한 것으로서, 상기 이진 데이터 발생부로부터 출력되는 신호를 1 비트 좌로 쉬프트시킴을 특징으로 한다.
상기의 다른 목적을 달성하기 위한 본 발명에 따른, 자기 기록용 재생신호 처리장치에 있어, E2PR4ML를 목표신호로 하는 시스템의 타이밍 복원 방법은 재생되는 신호를 샘플링하는 샘플링 단계; 상기 샘플링 단계에 의해 샘플링된 신호를 상기 E2PR4ML의 목표신호로 출력하도록 필터링하는 등화단계; 상기 등화 단계로부터 출력되는 E2PR4ML의 목표신호를 H(D) = 1 + 2D로 표현되는 새로운 목표신호로 변환하는 단계; 상기 변환단계에 의해 출력된 새로운 목표신호를 입력하여 소정의 시간만큼 지연시키고, 상기 지연된 새로운 목표신호와 목표신호를 이용하여 이진 데이터를 검출하고, 검출된 이진 데이터로부터 4진 데이터를 발생하는 데이터 판정 단계; 및 상기 데이터 판정 단계로부터 출력되는 지연된 새로운 목표신호와 상기 이진 데이터를 이용하여 타이밍 오차를 계산하여 타이밍을 복원한 후, 상기 샘플링 수단의 클럭으로 제공하는 타이밍 복원 단계를 포함하는 것을 특징으로 한다.
상기의 또 다른 목적을 달성하기 위한 본 발명에 따른, 자기 기록용 재생신호 처리장치에 있어, 재생되는 신호를 샘플링하는 샘플링 수단, 상기 샘플링 수단에 의해 샘플링된 신호를 E2PR4ML의 목표신호로 출력하도록 필터링하는 등화 수단 및 상기 등화수단으로부터 출력된 신호를 입력하여 최종 데이터를 판정하는 제1 비터비 복호기를 포함하는 최종 데이터 판정장치는 소정의 이진 데이터를 입력으로 하는 궤환필터 수단; 상기 궤환필터 수단의 출력신호와 상기 등화 수단의 출력신호를 가산하여 새로운 목표신호를 출력하는 가산 수단; 상기 가산 수단으로부터 출력된 새로운 목표신호를 소정의 시간만큼 지연시키고, 상기 지연된 새로운 목표신호와 상기 새로운 목표신호를 기반으로 이진 데이터를 검출하고, 검출된 이진 데이터를 이용하여 4진 데이터를 발샐하는 데이터 판정 수단; 및 상기 데이터 판정수단으로부터 출력되는 상기 지연된 새로운 목표신호를 이용하여 최종 데이터를 판정하는 제2 비터비 복호기를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 비터비 복호기와 상기 제2 비터비 복호기는 사용자의 동작모드 선택장치에 따라 선택됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 2는 E2PR4ML을 이용한 본 발명에 의한 타이밍 복원장치와 최종 데이터 판정장치를 설명하기 위한 도면으로서, 참조부호 22는 본 발명에 의한 타이밍 복원장치를, 참조부호 20은 본 발명에 의한 최종 데이터 판정장치를 각각 나타낸다. 여기서, 타이밍 복원장치(22)와 최종 데이터 판정장치(20)는 종래의 기술과 같이, 재생된 아날로그 신호를 샘플링하는 샘플링 수단(100)으로부터 출력된 신호를 입력하여필터링함으로써 얻어진 등화기(102)의 목표신호인 E2PR4ML를 새로운 목표신호로 변환한 후에 새로운 목표신호를 이용하여 타이밍을 복원시키고, 최종데이터를 판정하게 된다.
본 발명에 의한 타이밍 복원장치(22)의 구성을 살펴보면, 소정의 이진데이터를 입력으로 하는 궤한필터(204), 등화기(102)의 출력신호와 귀한필터(204)의 출력신호를 각각 입력으로 하는 가산기(200), 가산기(200)의 출력신호를 입력으로하여 이진데이터(a)와 4진 데이터(b) 및 가산기(200)의 출력신호를 소정 클럭만큼 지연시킨 신호(c)를 출력하는 데이터 판정부(202) 및 데이터 판정부(202)로부터 출력된 신호들(b,c)을 입력으로하여 샘플링 클럭의 타이밍 오차를 계산하여 계산된 오차만큼의 타이밍을 위상동기 시켜 샘플링 수단의 클럭으로 제공하는 타이밍 복원부(206)를 포함한다.
또한, 본 발명에 의한 타이밍 복원 장치(22)로부터 출력되는 새로운 목표신호를 이용하여 최종 데이터를 판정하는 최종 데이터 판정 장치(20)의 구성을 살펴보면, 새로운 목표신호를 입력하는 데이터 판정부(202)로부터 출력되는 신호(c)를 입력하는 제3 비터비 복호기(208)를 포함한다.
도 3은 도 2에 도시된 데이터 판정부(202)의 상세한 구성을 나타낸 도면으로서, 크게, 가산기(200)의 신호를 소정시간만큼 지연시킨 신호(c)를 출력하는 지연부(34), 지연부(34)를 포함하고 가산기(200)의 출력신호를 입력하여 이진 데이터(a)를 검출하는 이진 데이터 검출부(30), 이진 데이터 검출부(30)로부터 출력된 이진 데이터(a)를 이용하여 4진 데이터(b)를 발생하는 4진 데이터 발생부(32)로 이루어진다. 여기서, 지연부(34)는 제1 지연기(340)와 제2 지연기(342)로 이루어지며, 제2 지연기(342)의 출력신호(c)는 제3 비터비 복호기(208)와 타이밍 복원부(206)에 각각 입력된다. 지연부(34)는 가산기(200)의 출력신호를 1 클럭 주기만큼 지연시키는 제1 지연기(340), 제1 지연기(340)의 출력를 1클럭 주기만큼 지연시키는 제2 지연기(342)로 이루어진다. 이진 데이터 검출부(30)는 가산기(200)의 출력신호(H(D))와 제1 지연기(340)의 출력신호를 각각 입력으로 하는 제1 가산기(300), 제2 지연기(342)의 출력신호와 제1 가산기(300)의 출력신호를 각각 입력으로 하는 제2 가산기(302) 및 제2 가산기(302)의 출력신호를 입력으로 하는 임계 복호기(304)로 이루어지며, 임계 복호기(304)의 출력신호(a)는 궤한 필터(204)에 입력된다. 4 진 데이터 발생부(32)는 이진 데이터 검출부(30)의 출력신호(a)를 입력하는 쉬프트 레지스터(320), 쉬프트 레지스터(320)의 출력신호를 1 클럭 주기만큼 지연시키는 제3 지연기(324) 및 이진 데이터 검출부(30)의 출력신호와 제3 지연기(324)의 출력신호를 입력으로 하는 제3 가산기(326)으로 이루어지고, 제3 가산기(326)의 출력신호(b)는 타이밍 복원부(206)에 입력된다.
도 4는 도 2에 도시된 궤한필터의 상세한 구성을 나타낸 도면으로서, 이진 데이터 발생부(30)로부터 출력되는 이진 데이터(a)를 입력으로하여 1 클럭 주기 만큼 지연시키는 제4 지연기(40), 제4 지연기(40)의 출력신호를 입력으로 하는 쉬프트 레지스터(42), 제4 지연기(40)의 출력신호를 1 클럭 주기 만큼 지연시키는 제5 지연기(44) 및 쉬프트 레지스터(42)의 출력신호와 제5 지연기(44)의 출력신호를 입력으로 하는 제4 가산기(46)으로 이루어지며, 제4 가산기(46)의 출력신호는가산기(200)에 입력된다.
이어서, 본 발명에 따른 타이밍 복원장치와 최종 데이터 판정장치의 동작을 살펴보면 다음과 같다.
본 발명에서는 E2PR4ML를 목표신호로 등화기(102)의 동작을 수행한 후, 이 출력값을 새로운 목표신호로 변환시키기 위해, 귀환필터(204)와 가산기(200) 및 데이터 판정부(202)를 부가함으로써, 데이터의 레벨수를 줄여 검출 데이터의 오차확률을 종래의 E2PR4ML 의 경우보다 훨씬 감소시켜, 안정된 타이밍 복원 동작을 수행한다.
도 1에 도시된 바와 같이, 아날로그 입력신호는 저역통과 필터(1002)를 거쳐 대역이 제한되고, 아날로그/디지털 변환부(1004)에서 아날로그 신호가 디지털 신호로 변환되어 등화기(102)에 입력된다. 등화기(102)에서는 입력 디지털 신호를 E2PR4ML 의 목표신호가 출력되도록 필터링한다. 여기서, E2PR4ML 인 목표신호를 디지털 변환형태로 표현하면 다음의 수학식 1과 같다.
여기서, D는 1샘플 지연기를 의미한다.
수학식 1과 같이 표현되는 등화기(102)의 출력신호는 종래의 E2PR4ML 에서와 같이, 최종 데이터의 판정을 위해 제2 비터비 복호기(110)에 입력되어 최종 데이터를 판정하고, 동시에 가산기(200)로 입력된다. 여기서, 제2 비터비 복호기(110)의목표값은 수학식 1과 동일한 E2PR4ML를 목표로 한다.
가산기(200)의 다른 입력은 궤한 필터(204)의 출력신호이며, 가산기(100)에서는 이 두 신호를 가산하여 데이터 판정부(202)로 출력한다. 데이터 판정부(202)에서는 내부적으로 이진 데이터(a)를 검출하여 궤한필터(204)로 출력하고, 4진 데이터(b)를 발생하여 타이밍 복원부(206)로 출력하고, 동시에 가산기(200)의 출력신호를 지연시킨 신호(c)를 제3 비터비 복호기(208)와 타이밍 복원부(206)으로 출력하다. 여기서, 이진 데이터(a)의 값은 {+1, -1}이다. 궤한 필터(204)에서는 이진 데이터(a)를 입력으로하여 필터링한 후의 출력신호를 가산기(200)로 출력한다. 타이밍 복원부(206)에서는 이진 데이터(a)와 데이터 판정부의 출력신호(c)를 이용하여 타이밍 오차를 검출하여, 추출된 타이밍 오차 만큼을 위상 동기시켜 샘플링 수단의 클럭으로 제공한다. 제3 비터비 복호기(208)에서는 데이터 판정부(202)의 출력신호(c)를 입력으로하여 최종 데이터를 판정한다. 여기서, 제3 비터비 복호기(208)의 목표값은 제2 비터비 복호기(110)와는 다르게 다음의 수학식 2와 같은 새로운 목표신호의 출력을 목표로 한다.
수학식 2와 같은 새로운 목표신호의 장점은 수학식 1과 같이 표현되는 목표신호에 비해 훨씬 간단한 비터비 복호기가 되기 때문에 고속으로 구현할 수 있다는 장점이 있다. 그러나 제3 비터비 복호기(208)는 제2 비터비 복호기(110)에 비해서성능상의 약간의 열화가 있다. 따라서, 이 두가지 비터비 복호기 중에서, 처리 속도는 느리더라도 좋은 성능을 추구하는 경우는 제2 비터비 복호기(110)를 사용할 수 있고, 성능은 조금 열화되더라도 고속으로 구현할 필요가 있는 경우는 제3 비터비 복호기(208)를 사용할 수 있기 때문에 사용자가 원하는 동작 모드로 설정할 수 있다. 데이터 판정부(202)에서는 이진 데이터(a)를 판정하기 위하여 가산기(200)의 현재 출력 QK와, 이전 출력 QK-1및 2개 이전 출력 QK-2를 이용하며, 이 때 출력되는 이진 데이터(a)는α K-2이다. 이상적인 QK와 이진 데이터(a)α K-2와의 관계는 다음의 수학식 3 , 4 , 5와 같다.
상술한 수학식 3, 4, 5와 같은 관계에서, RLL(1,7) 코드를 사용하였을 경우에 간단히α K-2를 검출할 수 있다. 즉, QK+QK-1+QK-2값 만을 구하여 이것이0 보다 큰가 작은가 만을 판정함에 따라α K-2를 검출할 수 있다. 이 결과는 다음의 표1 를 통하여 확인할 수 있다. 여기서, RK는 QK+QK-1+QK-2를 의미하며, RK와α K-2와의 관계는다음의 수학식 6과 같다.
상기 표 1에서 순서 3, 5, 6, 11, 12, 14는 RLL(1,7) 코드 조건에 어긋나는 조합이므로 제거하고 나면, RK가 0 보다 크면α K-2는 +1로 판정하고, RK가 0 보다 작으면α K-2는 -1로 판정한다.
이어서, 상기에서 설명한 RLL(1,7) 코드를 사용할 경우의 도 3에 도시된 데이터 판정부(202)의 상세한 구성도의 동작을 살펴보면, 지연기(340, 342, 324)는 1 클럭 주기 만큼 지연시키는 기능을 한다. 입력신호는 도 2에 도시된 가산기(200)의출력신호로서, 이상적인 경우 신호의 전달함수는 수학식 2와 같다. 이 신호는 지연기(340)로 입력되고 동시에 제1가산기(300)로 입력된다. 가산기(300)는 입력신호와 지연기(340)의 출력신호를 더하여 제2 가산기(302)의 입력단자로 출력한다. 제2 지연기(342)의 출력신호는 제2 가산기(302)의 다른 입력단자로 출력된다. 제2 가산기(302)는 입력된 두 신호를 더하여 임계 복호기(304)로 출력한다. 임계 복호기(304)는 입력된 신호가 0보다 크면 +1를, 0 보다 작으면 -1를 출력신호로 출력하고, 동시에 제3 가산기(326)와 쉬프트 레지스터(320)에 출력한다. 쉬프트 레지스터(320)는 2를 곱하는 기능을 수행하기 위한 것으로서, 입력되는 신호(a)를 1 비트 좌로 쉬프트시킨다. 쉬프트 레지스터(320)의 출력은 제3 지연기(324)를 거쳐서 제3 가산기(326)의 다른 입력이 된다. 제3 가산기(326)에서는 입력되는 두 신호를 가산하여 4진 데이터(b)로 출력한다. 4진 데이터(b)는 수학식 2의 신호를 임계 판정했을 때에 해당되는 신호로서, 이진 데이터(a)와 4진 데이터(b)와의 관계는 다음의 표 2와 같다. 여기서,α K는 이진 데이터를, XK는 4진 데이터를 각각 의미한다.
여기서, 4진 데이터(b)는 {-3, -1, +1, +3} 중의 한 값만을 갖는다.
이어서, 도 4에 도시된 궤한 필터(204)의 상세한 구성도의 동작을 설명하면, 입력신호(a)는 도 1에 도시된 데이터 판정부(202)에서 검출한 이진 데이터로서, {+1, -1}값 만을 갖게 되며 제 4지연기(40)에 입력된다. 제4 지연기(40)의 출력신호는 제 5지연기(44)로 입력됨과 동시에 쉬프트 레지스터(42)로 입력된다. 쉬프트 레지스터(42)에서는 제 4지연기(40)의 출력신호에 대해서 2를 곱하는 기능을 수행하는 것으로서, 실제로 승산기를 사용하지 않고 1 비트 왼쪽으로 쉬프트함에 의해 2를 곰하는 기능을 수행한다. 제4 가산기(46)에서는 쉬프트 레지스터(42)의 출력신호와 제5 지연기(44)의 출력신호를 더하여 그 결과를 출력신호로 발생한다. 입력신호인 이진 데이터(a)와 궤한 필터 출력신호(BK)의 관계는 다음의 수학식 7과 같이 표현된다.
따라서, 도 2에 도시된 가산기(200)를 통해 , 수학식 1의 E2PR4ML 로 등화된 신호와 궤한 필터 출력신호(BK)를 가산함에 의해 수학식 2의 형태인 새로운 목표신호를 얻게 된다.
도 1에 도시된 본 발명에 의한 타이밍 복원부(206)와 도 1에 도시된 종래의 타이밍 복원부(106)는 동일한 구조를 갖어도 무방하며, 동일한 구조를 갖는다고 하더라고 각 타이밍 복원부로 입력되는 신호의 특성이 다르기 때문에 그로 인해 본 발명에서 제안한 방식을 통하여 이점을 얻을 수 있다.
도 5는 본 발명에 따른 타이밍 복원 방식과 종래의 타이밍 복원 방식의 성능을 비교하기 위한 도면으로서, 각 위상 오프셋에 대해서 타이밍 복원부에서 위상 비교 출력의 평균을 비교한 것이다. 여기서, 넓은 위상 오프셋에 대해서 평균값의 특성이 선형적이면 좋은 것으로 평가할 수 있다.
도 5에서 파선으로 나타낸 부분은 E2PR4ML 목표신호로 필터링한 출력신호와 그 신호에 대해 판정한 데이터를 이용한 종래의 타이밍 복원 방식에 대한 결과 파형이고, 실선으로 나타낸 부분은 본 발명에서 제안한 방식을 이용한 타이밍 복원 방식에 대한 결과 파형이다. 도 5에 도시된 바와 같이, 파선으로 나타낸 부분은 약 +/- 10% 정도의 위상 오프셋에 대해서만 선형적인 특성을 보이는 반면에, 본 발명에서 제안한 방식의 결과인 실선으로 나타낸 부분은 약 +/- 20 % 정도의 위상 오프셋에 대해서 선형적인 특성을 보이는 것을 알 수 있다. 따라서, 종래의 방식에 비해서 상당히 우수한 성능을 얻는 것을 알 수 있다.
도 6는 본 발명에 따른 타이밍 복원 방식과 종래의 타이밍 복원 방식의 성능을 비교하기 위한 다른 도면으로서, 각 위상 오프셋에 대해서 타이밍 복원부에서 위상 비교 출력의 분산값을 비교한 것이다. 여기서, 넓은 위상 오프셋에 대해서 분산값이 작을수록 좋은 방식으로 평가할 수 있다.
도 6에 도시된 바와 같이 파선으로 나타낸 부분은 E2PR4ML 목표신호로 필터링한 출력신호와 그 신호에 대해 판정한 데이터를 이용한 종래의 타이밍 복원방식에 대한 결과 파형이고, 실선으로 나타낸 부분은 본 발명에서 제안한 방식을 이용한 타이밍 복원 방식에 대한 결과 파형이다. 도 6에 도시된 바와 같이 악 +/- 20%의 위상 오프셋 범위에서 본 발명에서 제안한 방식을 이용한 결과인 실선으로 나타낸 부분이 종래의 결과인 파선으로 나타낸 부분에 비해서 작은 분산값을 갖는 것을 알 수 있다.
따라서 도 5와 도 6을 통해서 살펴본 바와 같이 본 발명에서 제안한 타이밍 복원방식이 종래의 타이밍 복원방식에 비해서 상당히 우수하고 안정된 동작을 하는 것을 알 수 있다.
이상 살펴본 바와 같은 본 발명은 타이밍 지터를 작게 할 수 있기 때문에 E2PR4ML 방식의 등화기가 적합한 고밀도 자기 기록 장치에 사용할 수 있며, 또한, 다른 통신 채널에서도 E2PR4ML을 등화기로 사용하는 모든 시스템에 그대로 적용할 수 있다.
상술한 바와 같이 본 발명에 따른 E2PR4ML 방식의 등화기를 이용한 타이밍 복원장치, 그에 따른 복원 방법 및 최종 데이터 판정장치에 의하면, 샘플링 클럭에 포함되는 타이밍 잡음을 줄여 정확한 타이밍 오차를 추출하여 샘플링 클럭을 발생시켜 시스템의 성능을 향상시키고, 이를 이용한 최종 데이터를 판정함에 있어, 등화기로부터 출력되는 목표신호를 궤한 필터와 가산기를 통해 단순화시킴으로써 회로가 간단해지고 이에 따라 처리 속도가 빨라지는 효과를 갖는다.

Claims (10)

  1. 자기 기록용 재생신호를 처리하는 타이밍 복원 장치에 있어서,
    자기 기록용 재생 신호를 샘플링하는 샘플링 수단;
    상기 샘플링 수단에 의해 샘플링된 신호를 필터링하여 자기 기록용 등화기의 목표신호 E2PR4ML 출력하는 등화 수단;
    소정의 이진 데이터를 입력받아 지연 및 가산을 수행하여 출력하는 궤환필터 수단;
    상기 궤환필터 수단의 출력신호와 상기 등화 수단의 출력신호를 가산하여 새로운 목표신호 H(D)를 1+2D 의 형태로 출력하는 가산 수단;
    상기 가산 수단으로부터 출력된 새로운 목표신호를 이용하여 소정의 이진 데이터를 검출하고, 검출된 이진 데이터로부터 소정의 4진 데이터를 발생하며, 상기 새로운 목표신호를 지연시킨 지연신호를 발생하는 데이터 판정 수단; 및
    상기 데이터 판정 수단으로부터의 상기 4진 데이터와 상기 지연신호를 이용하여 샘플링 클럭의 타이밍 오차를 계산하여, 계산된 타이밍 오차 신호만큼을 위상 동기시킨 클럭을 상기 샘플링 수단으로 전달하여 타이밍을 복원하는 타이밍 복원 수단을 포함하는 타이밍 복원장치.
  2. 제1항에 있어서, 상기 데이터 판정 수단은
    상기 가산 수단의 출력신호를 소정 시간만큼 지연시키는 지연부;
    상기 지연부의 지연신호와, 상기 가산 수단의 출력신호를 입력받아 이진 데이터를 검출하는 이진 데이터 검출부; 및
    상기 이진 데이터 검출부로부터 출력된 신호에 의해 4진 데이터를 발생시키는 4진 데이터 발생부를 포함하는 것을 특징으로 하는 타이밍 복원장치.
  3. 제2항에 있어서, 상기 이진 데이터 검출부는
    상기 가산 수단의 출력신호를 1 클럭 주기만큼 지연시키는 제1 지연기;
    상기 제1 지연기의 출력신호를 1클럭 주기만큼 지연시키는 제2 지연기;
    상기 가산 수단의 출력신호와 상기 제1 지연기의 출력신호를 각각 입력으로 하여 가산하는 제1 가산기;
    상기 제2 지연기의 출력신호와 상기 제1 가산기의 출력신호를 각각 입력으로하여 가산하는 제2 가산기; 및
    상기 제2 가산기의 출력신호를 입력하여 복호화 한 후, 상기 궤환 필터에 출력하는 임계 복호기를 포함하는 것을 특징으로 하는 타이밍 복원장치.
  4. 제3항에 있어서, 상기 임계 복호기는 입력된 신호가 0보다 크면 +1를, 0 보다 작으면 -1를 출력신호로 출력함을 특징으로 하는 타이밍 복원장치.
  5. 제2항에 있어서, 상기 4 진 데이터 발생부는
    상기 이진 데이터 검출부의 출력신호를 입력하여 쉬프트하는 쉬프트 레지스터;
    상기 쉬프트 레지스터의 출력신호를 1 클럭 주기 만큼 지연시키는 제3 지연기; 및
    상기 이진 데이터 검출부의 출력신호와 상기 제3 지연기의 출력신호를 입력으로하여 두 신호를 가산하여 상기 타이밍 복원부로 출력하는 제3 가산기를 포함하는 것을 특징으로 하는 타이밍 복원장치.
  6. 제1항에 있어서, 상기 궤환 필터 수단은
    상기 이진 데이터 발생부로부터 출력되는 이진 데이터를 1 클럭 주기 만큼 지연시키는 제4 지연기;
    상기 제4 지연기의 출력신호를 입력하여 쉬프트시키는 쉬프트 레지스터;
    상기 제4 지연기의 출력신호를 1 클럭 주기 만큼 지연시키는 제5 지연기; 및
    상기 쉬프트 레지스터의 출력신호와 상기 제5 지연기의 출력신호를 입력으로하여 가산하여 상기 가산 수단에 출력하는 제4 가산기를 포함하는 것을 특징으로하는 타이밍 복원장치.
  7. 제5항 또는 제6항에 있어서, 상기 쉬프트 레지스터는 2를 곱하는 기능을 수행하기 위한 것으로서, 상기 이진 데이터 발생부로부터 출력되는 신호를 1 비트 좌로 쉬프트시킴을 특징으로 하는 타이밍 복원장치.
  8. 자기 기록용 재생신호를 처리하는 타이밍 복원 방법에 있어서,
    자기 기록용 재생 신호를 샘플링하는 샘플링 단계;
    상기 샘플링 단계에 의해 샘플링된 신호를 상기 E2PR4ML의 목표신호로 출력하도록 필터링하는 등화단계;
    상기 등화 단계로부터 출력되는 E2PR4ML의 목표신호 H(D)를 1 + 2D로 표현되는 새로운 목표신호로 변환하는 단계;
    상기 변환단계에 의해 출력된 새로운 목표신호를 입력하여 소정의 시간만큼 지연시킨 지연신호를 발생하고, 상기 목표신호를 이용하여 소정의 이진 데이터를 검출하고, 검출된 이진 데이터로부터 소정의 4진 데이터를 발생하는 데이터 판정 단계; 및
    상기 데이터 판정 단계로부터의 상기 4진 데이터와 상기 지연신호를 이용하여 샘플링 클럭의 타이밍 오차를 계산하여, 계산된 타이밍 오차 신호만큼을 위상 동기시킨 클럭을 상기 샘플링 단계로 전달하여 타이밍을 복원하는 단계를 포함하는 타이밍 복원방법.
  9. 자기 기록용 재생신호 처리장치에 있어, 재생되는 신호를 샘플링하는 샘플링 수단, 상기 샘플링 수단에 의해 샘플링된 신호를 E2PR4ML의 목표신호로 출력하도록 필터링하는 등화 수단 및 상기 등화수단으로부터 출력된 신호를 입력하여 최종 데이터를 판정하는 제1 비터비 복호기를 포함하는 최종 데이터 판정장치에 있어서,
    소정의 이진 데이터를 입력으로 하는 궤환필터 수단;
    상기 궤환필터 수단의 출력신호와 상기 등화 수단의 출력신호를 가산하여 새로운 목표신호를 출력하는 가산 수단;
    상기 가산 수단으로부터 출력된 새로운 목표신호를 소정의 시간만큼 지연시키고, 상기 지연된 새로운 목표신호와 상기 새로운 목표신호를 기반으로 이진 데이터를 검출하고, 검출된 이진 데이터를 이용하여 4진 데이터를 발생하는 데이터 판정 수단; 및
    상기 데이터 판정수단으로부터 출력되는 상기 지연된 새로운 목표신호를 이용하여 최종 데이터를 판정하는 제2 비터비 복호기를 포함하는 최종 데이터 판정장치.
  10. 제9항에 있어서, 상기 제1 비터비 복호기와 상기 제2 비터비 복호기는 사용자의 동작모드 선택장치에 따라 선택됨을 특징으로 하는 최종 데이터 판정장치.
KR1019960065514A 1996-12-13 1996-12-13 E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치 KR100393198B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960065514A KR100393198B1 (ko) 1996-12-13 1996-12-13 E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치
US08/990,983 US6072828A (en) 1996-12-13 1997-12-15 Timing recovery apparatus and method using equalizer and apparatus for judging last data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960065514A KR100393198B1 (ko) 1996-12-13 1996-12-13 E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치

Publications (2)

Publication Number Publication Date
KR19980047072A KR19980047072A (ko) 1998-09-15
KR100393198B1 true KR100393198B1 (ko) 2003-11-28

Family

ID=19487746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960065514A KR100393198B1 (ko) 1996-12-13 1996-12-13 E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치

Country Status (2)

Country Link
US (1) US6072828A (ko)
KR (1) KR100393198B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149514B1 (en) 1997-07-30 2006-12-12 Bellsouth Intellectual Property Corp. Cellular docking station
US20080207197A1 (en) 1997-07-30 2008-08-28 Steven Tischer Apparatus, method, and computer-readable medium for interfacing devices with communications networks
KR100548234B1 (ko) * 1998-12-15 2006-05-12 엘지전자 주식회사 디지탈 심볼 타이밍 복원 장치
US6411802B1 (en) * 1999-03-15 2002-06-25 Bellsouth Intellectual Property Management Corporation Wireless backup telephone device
US7046852B2 (en) * 2001-09-13 2006-05-16 Sharp Laboratories Of America, Inc. Fast image decompression via look up table
US7120454B1 (en) 2001-12-26 2006-10-10 Bellsouth Intellectual Property Corp. Auto sensing home base station for mobile telephone with remote answering capabilites
US8275371B2 (en) 2002-07-15 2012-09-25 At&T Intellectual Property I, L.P. Apparatus and method for providing communications and connection-oriented services to devices
US8000682B2 (en) 2002-07-15 2011-08-16 At&T Intellectual Property I, L.P. Apparatus and method for restricting access to data
US8554187B2 (en) 2002-07-15 2013-10-08 At&T Intellectual Property I, L.P. Apparatus and method for routing communications between networks and devices
US7200424B2 (en) 2002-07-15 2007-04-03 Bellsouth Intelectual Property Corporation Systems and methods for restricting the use and movement of telephony devices
US8526466B2 (en) 2002-07-15 2013-09-03 At&T Intellectual Property I, L.P. Apparatus and method for prioritizing communications between devices
US8543098B2 (en) 2002-07-15 2013-09-24 At&T Intellectual Property I, L.P. Apparatus and method for securely providing communications between devices and networks
US8416804B2 (en) 2002-07-15 2013-04-09 At&T Intellectual Property I, L.P. Apparatus and method for providing a user interface for facilitating communications between devices
US8737542B1 (en) * 2010-01-12 2014-05-27 Marvell International Ltd. Method and apparatus for data reception in high-speed applications

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180587A (ja) * 1992-12-14 1994-06-28 Casio Comput Co Ltd 効果付加装置
JPH06243598A (ja) * 1993-02-22 1994-09-02 Sharp Corp 光ディスクのデータ検出方式
US5490091A (en) * 1994-03-01 1996-02-06 Guzik Technical Enterprises, Inc. Histograms of processed noise samples for measuring error rate of a PRML data detection channel
JPH08212717A (ja) * 1995-02-07 1996-08-20 Fujitsu Ltd 磁気記録再生装置の復調回路
US5581585A (en) * 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817375B2 (ja) * 1992-09-11 1996-02-21 日本電気株式会社 サンプリング位相抽出回路
US5822143A (en) * 1996-06-11 1998-10-13 Western Digital Corporation Decision feedback equalization implementation of partial-response signaling in a magnetic recording channel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180587A (ja) * 1992-12-14 1994-06-28 Casio Comput Co Ltd 効果付加装置
JPH06243598A (ja) * 1993-02-22 1994-09-02 Sharp Corp 光ディスクのデータ検出方式
US5490091A (en) * 1994-03-01 1996-02-06 Guzik Technical Enterprises, Inc. Histograms of processed noise samples for measuring error rate of a PRML data detection channel
US5581585A (en) * 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
JPH08212717A (ja) * 1995-02-07 1996-08-20 Fujitsu Ltd 磁気記録再生装置の復調回路
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels

Also Published As

Publication number Publication date
KR19980047072A (ko) 1998-09-15
US6072828A (en) 2000-06-06

Similar Documents

Publication Publication Date Title
US5481568A (en) Data detecting apparatus using an over sampling and an interpolation means
US6201832B1 (en) Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system
KR100393198B1 (ko) E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치
EP1039463A2 (en) Signal processing apparatus
JP2000228064A (ja) 光ディスクの復号装置
JP4821264B2 (ja) 同期装置、同期方法及び同期プログラム並びにデータ再生装置
JP3428376B2 (ja) 自動等化システム
US6690635B2 (en) Reproducing apparatus
US20070035867A1 (en) Itr data reproducing apparatus, recording/reproducing system, and interpolation filter
US6876618B2 (en) Reproducing apparatus
US20070147490A1 (en) Filter coefficient adjusting circuit
US6118606A (en) Apparatus for generating a signal whose phase is synchronized with an inputted digital signal
JP3428339B2 (ja) 位相同期制御回路
JP2001110146A (ja) 再生装置
US5920533A (en) Clock signal extraction system for high density recording apparatus
KR20020069721A (ko) 절대값 연산을 이용한 에프디티에스/디에프 등화기 구현방법
JPH06343039A (ja) 位相検出回路およびデジタルｐｌｌ回路
CA2058387C (en) Method and circuit for regenerating the binary bit stream from a ternary signal
KR100540664B1 (ko) 이진 데이터 검출 장치 및 방법
JPH09330564A (ja) ディジタル情報再生装置
JP2005012557A (ja) 信号復号装置及び方法並びに基準電圧生成装置
JP3772602B2 (ja) ディジタル信号再生装置
KR100662601B1 (ko) 위상차 보정 장치 및 데이터 선두 검출 장치를 갖는 데이터재생 장치
JP2001332033A (ja) 位相比較器およびこれを用いる同期信号生成回路
JP3781163B2 (ja) 再生装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961213

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010219

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961213

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20021125

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030611

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030718

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030721

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060703

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070703

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100610