KR100370932B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR100370932B1 KR100370932B1 KR1019970051437A KR19970051437A KR100370932B1 KR 100370932 B1 KR100370932 B1 KR 100370932B1 KR 1019970051437 A KR1019970051437 A KR 1019970051437A KR 19970051437 A KR19970051437 A KR 19970051437A KR 100370932 B1 KR100370932 B1 KR 100370932B1
- Authority
- KR
- South Korea
- Prior art keywords
- amplifying circuit
- output
- potential
- circuit
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 42
- 238000012360 testing method Methods 0.000 claims abstract description 94
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 230000008878 coupling Effects 0.000 claims abstract description 29
- 238000010168 coupling process Methods 0.000 claims abstract description 29
- 238000005859 coupling reaction Methods 0.000 claims abstract description 29
- 238000005513 bias potential Methods 0.000 claims abstract description 26
- 230000000903 blocking effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 239000000523 sample Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
프로빙(탐침시험)으로 일괄시험이 가능한 용량이 결합된 증폭회로를 가지는 반도체 장치를 제공한다.
차동증폭회로10의 출력노드 N1와 차동증폭회로50의 입력노드 N3와의 사이는, 병렬접속된 결합콘덴서21와 다이오드23를 통해 접속되어 있다. 테스트시에 테스트패드43에 테스트신호TS가 입력되면 스위치회로40는 온상태가 되어, 바이어스저항35이 단락되어 입력노드N3의 바이어스전위가 저하한다. 이에 의해 다이오드23는 온상태가 되고 저주파의 시험용 입력신호 IN은 차동증폭회로10로 증폭되어, 다이오드23로 바이패스되어 차동증폭회로50에 입력된다. 차동증폭회로50의 출력패드56에 출력되는 출력신호 OUT를 측정함으로써 차동증폭회로10, 50의 종합적인 시험이 가능해진다.
Description
본 발명은 반도체 집적회로(이하, 「IC」라고 한다)로 구성된 다단증폭회로를 갖는 반도체 장치에 관한 것으로, 특히 고주파용의 용량이 결합된 증폭회로의 테스트기능에 관한 것이다.
IC의 제조과정에 있어서, 반도체 웨이퍼상에 IC가 형성된 단계에서 불량IC를 발견하기 위해 이 IC에 설정된 패드에 탐침(프로브)를 접촉시켜서, 회로동작을 시험하는 프로빙이 행해지고 있다. 이를 위하여, IC에는 외부의 입출력신호나 전원을 접속하기 위한 패드 외에, 프로빙을 위한 테스트용패드가 설치된다.
도 3는 IC에서 구성된 다단증폭회로를 가지는 종래의 반도체 장치의 개략의 구성도면이다.
이 반도체 장치는 입력신호IN가 인가되는 패드1를 가지고 있고, 이 패드1에는 증폭회로2의 입력측이 접속되어 있다. 증폭회로2의 출력측은 직류분을 차단하기 위한 결합콘덴서3을 통해, 증폭회로4의 입력측에 접속되어 있다. 증폭회로4의 출력측은 출력신호OUT를 출력하기 위한 패드5가 접속되어 있다. 증폭회로2, 4에는, 각각 전원에 접속하기 위한 패드6, 7가 공통접속되어 있다. 또한 증폭회로2의 출력측에는 테스트용의 패드8, 증폭회로4의 출력측에는 테스트용의 패드9가 접속되어 있다.
프로빙에 있어서, 도시하지 않은 시험장치에서 패드1,5∼9에 각각 프로브가 접촉된다. 이들 프로브에 의해서 패드6, 7에는 전원전압이 인가되고, 패드1에는 입력신호IN가 주어진다. 또한, 패드5에는 측정기가 접속되고, 증폭회로2 및 증폭회로4에 의해서 증폭되어 출력되는 출력신호OUT가 측정된다. 이러한 프로빙에 의한 측정에서는 고주파신호에 의한 시험에는 한계가 있어, 일정주파수 이하(예컨대, 1MHz이하)에서의 측정이 된다. 그러나, 예컨대 100MHz의 고주파증폭기용으로 설계된 반도체 장치의 경우, 이러한 낮은 주파수에서는 결합콘덴서3의 임피던스가 높아져서 증폭회로2의 출력신호가 증폭회로4에 정상으로 입력되어 없어진다.
이 때문에 증폭회로2의 출력측에 접속된 패드8에 의해서 이 증폭회로2의 출력신호를 측정한다. 또한, 증폭회로4에는 패드9로부터 입력신호를 주어서 패드5로 출력되는 출력신호OUT를 측정한다. 이와 같이, 종래에는 증폭회로2, 4를 각각 따로따로 시험해서 반도체 장치의 시험을 행하도록 하고 있었다.
그러나, 종래의 반도체 장치에서는 결합콘덴서3으로 결합된 증폭회로2, 4를 따로따로 시험해야 하며, 시험에 시간이 걸리고, 또한, 증폭회로2, 4마다에 테스트용의 패드8, 9를 설치해야 하므로, 반도체 IC의 점유면적이 커진다는 문제점을 가지고 있었다.
본 발명의 목적은 상술의 종래 반도체 장치의 상술의 문제점을 해결하고, 단순하고, 짧은 시간내에 전전달 테스트로 검사 할 수 있는 개선된 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 테스트에 사용되는 패드수를 최소화해서 IC패턴의 점유면적을 감소시킬수 있는 신규 개선된 반도체 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명중의 제 1의 특성에 따르면, 반도체 장치는 입력단자및 출력단자를 가지는 제 1 및 제 2의 증폭회로와, 상기 제 1의 증폭회로의 출력단자와 상기 제 2의 증폭회로의 입력단자와의 사이에 접속되고, 해당 제 1의 증폭회로의 출력신호중의 직류성분을 차단하여 교류성분만을 출력하는 직류 브레이커와, 상기 직류브레이커에 병렬로 접속되어 제어신호에 따라서 해당 직류브레이커를 단락하는 스위치를 가지고 있다.
반도체 장치의 공동 동작에서는, 제 1 증폭회로의 출력신호의 교류성분은 직류브레이커를 경유하여 제 2 증폭회로의 입력으로 주어진다. 데스트 중에는, 제어신호를 받은 스위치는 단락되어서 제 1 증폭회로의 출력신호가 직류브레이커를 바이패스해서 바로 제 2 증폭회로로 출력한다.
본 발명의 제 2의 특성을 따르면, 반도체 장치는 제 1의 증폭회로와 상기 제 1의 증폭회로의 출력신호중의 직류성분을 차단하여 교류성분만을 중간노드에 출력하는 직류 브레이커와, 상기 직류 브레이커에 병렬로 접속되어, 테스트시에 주어지는 테스트신호에 의해 온상태가 되어 상기 제 1의 증폭회로의 출력신호를 직류 브레이커를 바이패스하여 상기 중간노드로 출력하는 스위치와, 상기 중간노드에 의해 입력신호를 받는 제 2의 증폭회로를 가지고 있다.
테스트에서는 테스트신호를 받는 스위치가 온상태로 되어서 제 1 증폭회로의 출력신호는 직류브레이커를 바이패스해서 바로 제 2 증폭회로로 전송된다. 어느 비테스트 모드에서는 스위치는 오프상태로 되어서 제 1 증폭회로의 출력신호의 교류성분이 직류 브레이커를 경유하여 제 2 증폭회로로 출력된다.
본 발명의 제 3의 특성에 따르면, 반도체 장치는, 전원전위가 인가되어 아날로그신호를 증폭하여 출력하는 제 1의 증폭회로와, 상기 제 1의 증폭회로의 출력신호중의 직류성분을 차단하여 교류성분만을 출력하는 결합콘덴서와, 상기 전원전위가 인가되어 상기 결합콘덴서의 출력신호를 증폭하여 출력하는 제 2의 증폭회로와, 상기 전원전위를 분압하는 제 1과 제 2의 저항값을 가지고, 해당 제 1의 저항값일 때에는 제 1의 바이어스전위를, 해당 제 2의 저항값일 때에는 해당 제 1의 바이어스전위보다도 높은 제 2의 바이어스전위를, 상기 제 2의 증폭회로의 입력측에 주는 바이어스저항과, 상기 제 1 및 제 2의 증폭회로의 테스트시에 테스트신호가 입력되는 패드와, 스위치회로와 다이오드를 가지고 있다.
상기 스위치회로는 상기 패드에 접속되고, 상기 테스트시에는 상기 테스트신호에 의해 온상태로 되어 상기 바이어스저항을 상기 제 1의 저항값으로 설정하고, 비테스트시에는 오프상태로 되어 해당 바이어스저항을 상기 제 2의 저항값으로 설정하는 것이다. 또한, 상기 다이오드는 상기 결합콘덴서에 병렬로 접속되고, 상기 제 2의 증폭회로의 입력측이 상기 제 1의 바이어스전위일 때에는 온상태로 되어 상기 제 1의 증폭회로의 출력신호를 해당 제 2의 증폭회로의 입력측에 바이패스하며, 해당 제 2의 증폭회로의 입력측이 상기 제 2의 바이어스전위일 때에는 오프상태가 되는 회로소자이다.
테스트시에, 패드로 부터 테스트신호를 받는 스위치회로는 온상태로 되서 바이어스저항을 제 1 저항값으로 설정하므로서 제 1 바이어스전위는 제 2 증폭회로의 입력측에 로드되고, 다이오드는 제 1 증폭회로의 출력신호를 인가되게 스위치하도록 결합 캐패시터를 바이패스하여 제 2 증폭회로에 바로 전송된다.
비테스트시에, 스위치회로는 오프사태로 되어서 바이어스 저항을 제 2 저항값으로 설정한다. 그러므로, 제 1 바이어스 전위보다 높은 제 2 바이어스 전위는 제 2 증폭회로의 입력측으로 로드되고 다이오드가 제 1 증폭회로의 출력신호의 교류성분을 인가해서 오프상태로 되고 제 4의 발명은, 반도체 장치에서 전원전위가 인가되어 아날로그신호를 증폭하여 출력하는 제 1의 증폭회로와, 상기 제 1의 증폭회로의 출력신호중의 직류성분을 차단하여 교류성분만을 출력하는 결합콘덴서와, 상기 전원전위가 인가되어 상기 결합콘덴서의 출력신호를 증폭하여 출력하는 제 2의 증폭회로와, 상기 제 1의 증폭회로에 인가되는 전원전위를 강압하는 제 1과 제 2의 저항값을 가지고, 해당 제 1의 저항값일 때에는 해당 제 1의 증폭회로의 출력전위를 제 1의 출력전위로, 해당 제 2의 저항값일 때에는 해당 제 1의 증폭회로의 출력전위를 해당 제 1의 출력전위보다도 낮은 제 2의 출력전위로 바꾸는 부하저항과, 상기 제 1 및 제 2의 증폭회로의 테스트시에 테스트신호가 입력되는 패드와, 스위치회로와, 다이오드를 가지고 있다.
상기 스위치회로는 상기 패드에 접속되고, 상기 테스트시에는 상기 테스트신호에 의해 온상태로 되어 상기 부하저항을 상기 제 1의 저항치로 설정하고, 상기 비테스트시에는 오프상태로 되어 해당 부하저항을 상기 제 2의 저항치로 설정하는 것이다. 또한 상기 다이오드는 상기 결합컨덴서에 병렬로 접속되고, 상기 제 1의 증폭회로의 출력측이 상기 제 1의 출력전위일 때에는 온상태로 되어 해당 제 1의 증폭회로의 출력신호를 상기 제 2의 증폭회로의 입력측으로 바이패스하고, 해당 제 1의 증폭회로의 출력신호를 상기 제 2의 증폭회로의 입력측으로 바이패스하며, 해당 제 1의 증폭회로의 출력측이 상기 제 2의 출력전위일 때에는 오프상태로 되는 회로소자이다.
제 1의 발명에 의하면 이상과 같은 반도체 장치를 구성했기 때문에 다음과 같은 작용이 행해진다.
제 1의 증폭회로의 출력신호중의 교류성분만이 직류차단수단을 통해서 제 2의 증폭회로의 입력측에 주어진다. 또 예를 들면, 테스트시에 스위치수단에 제어신호가 주어지면 이 스위치수단이 단락되어, 제 1의 증폭회로의 출력신호는 모두 제 2의 증폭회로의 입력측에 바이어스된다.
제 2의 발명에 의하면 다음과 같은 작용이 행해진다.
테스트시에 스위치수단으로 테스트신호가 주어지면 이 스위치수단이 온상태로 되어, 제 1의 증폭회로의 출력신호는 모두 제 2의 증폭회로의 입력측에 바이어스된다. 비테스트시에는 스위치수단은 오프상태가 되고, 제 1의 증폭회로의 출력신호중의 교류성분만이 직류차단수단을 통해서 제 2의 증폭회로의 입력측에 주어진다.
제 3의 발명에 의하면 다음과 같은 작용이 행해진다.
테스트시에 패드에서 테스트신호가 입력되면 스위치회로는 온상태로 되고 바이어스저항은 제 1의 저항치로 설정된다. 이것에 의해 제 2의 증폭회로의 입력측에는 제 1의 바이어스전위가 주어지고, 이 제 1의 바이어스전위에 의해 다이오드는 온상태로 되어, 제 1의 증폭회로의 출력신호는 모두 제 2의 증폭회로의 입력측에 바이어스된다. 비테스트시에는 스위치회로는 오프상태로 되고 저항은 제 2의 저항값으로 설정된다. 이에 의해, 제 2의 증폭회로의 입력측에는 제 1의 바이어스전위보다도 높은 제 2의 바이어스전위가 주어지고, 이 제 2의 바이어스전위에 의해서 다이오드는 오프상태가 된다. 그리고, 제 1의 증폭회로의 출력신호중의 교류성분만이 결합콘덴서를 통해 제 2의 증폭회로의 입력측에 주어진다.
제 4의 발명에 의하면 다음과 같은 작용이 행해진다.
테스트시에 패드로부터 테스트신호가 입력되면 스위치회로는 온상태가 되어, 부하저항은 제 1의 저항값으로 설정된다. 이에 의해 제 1의 증폭회로의 출력측에는 제 1의 출력전위가 주어지고, 이 제 1의 출력전위에 의해서 다이오드는 온상태가 되고, 제 1의 증폭회로의 출력신호는 전부 제 2의 증폭회로의 입력측에 바이패스된다. 비테스트시에는 스위치회로는 오프상태가 되고 부하저항은 제 2의 저항값으로 설정된다. 이에 의해 제 1의 증폭회로의 출력측에는 제 1의 출력전위보다도 낮은 제 2의 출력전위가 주어지고, 이 제 2의 출력전위에 의해서 다이오드는 오프상태가 된다. 그리고, 제 1의 증폭회로의 출력신호중의 교류성분만이 결합콘덴서를 통해 제 2의 증폭회로의 입력측에 주어진다.
도 1은 본 발명의 제 1의 실시형태를 나타내는 반도체 장치의 회로도.
도 2은 본 발명의 제 2의 실시형태를 나타내는 반도체 장치의 회로도.
도 3은 종래의 반도체 장치의 구성도.
<도면의 주요부분에 대한 부호의 설명>
10,10A,50: 차동증폭회로
11,12,16,17,41,41a,51,52 : 트랜지스터
11a : 입력패드 13,14,18,19,20,53,54 : 부하저항
15,55 : 정전류원 42,42a : 저항
21,22 : 결합콘덴서 23,24 : 다이오드
31,32,33,34,35 : 바이어스저항
40,40A : 스위치회로 43 : 테스트패드
56 : 출력패드
(제 1의 실시의 형태)
도 1은, 본 발명의 제 1의 실시형태를 나타내는 것으로, 고주파용의 용량이 결합된 증폭회로를 가지는 반도체 장치의 회로도이다.
이 반도체 장치는 반도체기판상에 아날로그 IC로 형성되어 있고, 제 1의 증폭회로(예컨대, 차동증폭회로)10를 가지고 있다. 차동증폭회로10는, 트랜지스터11, 12, 16, 17, 부하저항13, 14, 18, 19 및 정전류원15으로 구성되어 있다. 트랜지스터11의 베이스는 입력신호 IN이 입력되는 입력패드11a에 접속되고, 트랜지스터12의 베이스는 도시하지 않은 기준전압원에 접속되며, 기준전압 Vref가 주어지고 있다. 트랜지스터11, 12의 콜렉터는 각각 부하저항13, 14을 통해 전원전위VCC에 접속되어 있다. 또한, 트랜지스터11, 12의 에미터는 공통접속되고 정전류원15을 통해 접지전위GND에 접속되어 있다. 트랜지스터11, 12의 콜렉터는 각각 버퍼용의 트랜지스터16, 17의 베이스에 접속되어 있다. 트랜지스터16, 17의 콜렉터는 전원전위VCC에 접속되어 있다. 또한, 트랜지스터16, 17의 에미터는 각각 부하저항18, 19을 통해 접지전위GND에 접속됨과 동시에, 이들 에미터는 차동증폭회로10의 출력신호를 출력하는 출력노드 N1, N2에 각각 접속되어 있다.
출력노드 N1, N2에는 각각 직류차단수단(예컨대, 결합콘덴서)21, 22의 일단이 접속되고, 이들 결합콘덴서21, 22의 타단은 각각 입력노드 N3, N4에 접속되어 있다. 또한 출력노드 N1, N2에는 각각 스위치수단(예컨대, 다이오드)23, 24의 양극이 접속되고, 이들 다이오드23, 24의 음극은 각각 입력노드 N3, N4에 접속되어 있다. 입력노드 N3, N4는 각각 바이어스저항31, 32을 통해서 전원전위VCC에 접속됨과 동시에, 각각 바이어스저항33, 34을 통해서 제어노드 N5에 접속되어 있다. 제어노드 N5와 접지전위GND의 사이에는, 바이어스저항35과 스위치회로40가 병렬로 접속되어 있다.
스위치회로40는 트랜지스터41와, 이 트랜지스터41의 베이스와 에미터의 사이에 접속된 저항42으로 구성되어 있다. 트랜지스터41의 콜렉터가 제어노드 N5에 접속되고, 에미터가 접지전위GND에 접속되어 있다. 또한, 트랜지스터41의 베이스는 테스트신호TS가 주어지는 테스트패드43에 접속되어 있다. 입력노드 N3, N4에는 제 2의 증폭회로(예컨대, 차동증폭회로)50가 접속되어 있다. 차동증폭회로50는 트랜지스터51, 52, 부하저항53, 54 및 정전류원55으로 구성되어 있고, 이 트랜지스터51, 52의 베이스가 입력노드 N3, N4에 접속되어 있다. 트랜지스터51, 52의 콜렉터는 각각 부하저항53, 54을 통해 전원전위VCC에 접속되고, 에미터는 공통접속되어 정전류원55을 통해 접지전위GND에 접속되어 있다. 그리고, 트랜지스터51의 콜렉터에는 출력신호OUT를 출력하기 위한 출력패드56가 접속되어 있다.
다음에, 이와 같이 구성된 반도체 장치의 (I)프로빙에 의한 테스트시의 동작과, (II)패키지로 조립되었을 때의 통상의 동작에 관해서 설명한다.
(I) 테스트시의 동작
여기서 도 1의 반도체 장치의 회로정수는 다음과 같이 설정되어 있는 것으로 한다.
정전류원15의 전류 I15= 0.4 [mA]
부하저항 13, 14의 저항값 R13= R14=2 [kΩ]
바이어스저항 31, 32의 저항값 R31= R32= 3 [kΩ]
바이어스저항 33, 34의 저항값 R33= R34= 2 [kΩ]
바이어스저항35의 저항값 R35= 6 [kΩ]
트랜지스터16, 17의 베이스·에미터전압 VBE= 0.8 [V]
도 1의 반도체 장치의 입력패드11a, 테스트패드43, 출력패드56 및, 도시하지 않은 전원용의 패드에 도시하지 않은 시험장치의 프로브를 접촉시키고, 전원용의 패드에 전원전위VCC의 5 [V]의 직류전압을 공급한다.
또한, 입력패드11a에 소정의 직류레벨로 예컨대 1 [MHz]의 교류신호가 중첩된 입력신호 IN을 인가한다. 또한, 테스트패드43에는 전원전위 VCC와 같은 테스트신호 TS를 인가한다.
이에 의해, 예컨대 트랜지스터11, 12에는 직류적으로 밸런스가 취해진 전류, 즉, 각각 I15/ 2 = 0.2 mA가 흐르고, 출력노드 N1, N2의 평균전위 VN1, VN2는 다음 (1)식과 같이 된다.
VN1= VN2= VCC - Rl4× I15/2 -VBE
= 5-2 × 0.2 - 0.8 = 3.8 V ……… (1)
한 편, 입력노드 N3, N4의 바이어스전위VN3, VN4는, 가령 다이오드23, 24가 접속되어 있지 않다고 생각한 경우, 트랜지스터41가 온상태로 되어 있기 때문에, 각각다음 (2)식과 같이 된다.
VN3= VN4= VCC × R33/(R31+ R33) = 2 V ………(2)
따라서, 출력노드 N1과 입력노드 N3의 전위차 VN13, 및 출력노드 N2와 입력노드 N4의 전위차 VN24는, 다음 (3)식과 같이 된다.
VN13= VN24= VN2- VN4= 3.8 - 2 = 1.8 V ……… (3)
(3)식의 값은, 다이오드23, 24를 온상태로 하기 위한 순방향전류를 흐르게 하는데 충분한 전위차이고, 입력노드 N1 및 출력노드 N3의 사이와, 입력노드 N2 및 출력노드 N4의 사이는, 각각 온상태가 된 다이오드23, 24에 의해서 직류로 접속된다.
이에 의해, 1MHz의 입력신호 IN은 증폭회로10로 증폭되어, 다이오드23, 24에 의해서 결합콘덴서21, 22를 바이패스하여 차동증폭회로50에 주어지고, 이 차동증폭회로50로 다시 증폭되어 출력패드56에 출력신호 OUT로 해서 출력된다. 출력패드56에 접촉한 프로브로 출력신호OUT를 내서, 도시하지 않은 측정기로 이 출력신호OUT의 파형등을 측정함으로써 반도체 장치의 동작을 확인한다.
이와 같이 테스트신호를 테스트패드43에 입력함으로써 다이오드23, 24가 온상태가 되기 때문에, 소정의 동작점에 대하여 약간의 동작점의 어긋남이 생기지만, 종속접속된 차동증폭회로10, 50의 개략의 동작시험을 하는 일이 가능해진다. 이에 의해 프로빙에 의한 시험을 위한 소요시간및 수고가 반감된다고 하는 이점이 있다.
또한, 차동증폭회로10, 50를 개별적으로 시험하는 경우에 비해서 시험용의 패드를 삭감할 수 있기 때문에, IC의 면적을 작게할 수 있다고 하는 이점이 있다.
(II) 통상의 동작
프로빙에 의한 동작시험에 합격한 IC는, 반도체 웨이퍼로부터 개개의 IC 칩으로 절단되어 케이스에 마운트된다. 또한 칩상의 전원패드나 입출력패드와 케이스의 핀과의 사이가 와이어로 본딩된 후, 케이스에 캡이 용착밀봉되어 IC 패키지가 완성된다. 이 본딩공정에서, 테스트패드43는 케이스의 핀에 접속되지 않고서 방치된다.
따라서, IC 패키지로서 완성한 도1의 반도체 장치의 통상동작시에는, 트랜지스터41의 베이스전위는 저항42을 통해 접지전위GND로 되어 있기 때문에, 이 트랜지스터41는 오프상태가 된다. 이 때문에, 입력노드 N3, N4의 바이어스전위VN3, VN4는 각각 다음 (4)식과 같이 된다.
VN3= VN4=VCC × (R33+ R35) / (R31+ R33+ R35)
= 3.63 [V] ……… (4)
한편, 출력노드 N1, N2의 평균전위 VN1, VN2는 (1)식으로 나타나는 것처럼, 3.8 [[V]로 되어 있다. 따라서, 출력노드 N1과 입력노드 N3의 전위차VN13및, 출력노드 N2와 입력노드 N4의 전위차VN24는 다음 (5)식과 같이 된다.
VN13= VN24= VN2- VN4= 3.8 - 3.63
= 0.17 [V] ……… (5)
이 때문에, 다이오드23, 24는 오프상태가 되고, 예컨대 100 [MHz]의 고주파신호는 결합콘덴서21, 22를 통해서 차동증폭회로10로부터 차동증폭회로50에 전달된다. 이에 의해, 차동증폭회로10, 50는 다이오드23, 24에 영향을 받지않고, 소정의 동작점에서 동작하는 일이 가능해진다.
(제 2의 실시형태)
도 2는 본 발명의 제 2의 실시형태를 나타내는 것으로, 고주파용의 용량이 결합된 증폭회로를 가지는 반도체 장치의 회로도면이고, 도1중의 요소와 공통의 요소에는 공통의 부호가 부착되고 있다.
이 제 2의 실시의 형태의 반도체 장치는, 도1과 마찬가지로 반도체기판상에 아날로그 IC로 형성되어 있지만, 도1의 반도체 장치와 다음의 (i)∼(iii)의 점이 서로 다르다.
(i) 차동증폭회로10에 대신하여 이것과 다른 구성의 차동증폭회로10A를 설치하고 있다. 차동증폭회로10A는 트랜지스터11, 12의 부하저항13, 14을 제어노드 N6에 접속하여 이 제어노드N6를 공통의 부하저항20을 통해 전원전위VCC에 접속한 구성으로 되어 있다.
(ii) 부하저항20과 병렬로 스위치회로40A를 접속하고 있다. 이 스위치회로40A는 부하저항20의 양단에 트랜지스터41a의 콜렉터와 에미터를 접속하고, 다시 이 트랜지스터41a의 베이스와 에미터사이에 저항42a을 접속한 회로이다. 트랜지스터41a의 베이스는 테스트패드43에 접속되어 있다.
(iii) 도1의 스위치회로40 및 저항35을 삭제함과 동시에, 제어노드 N5를 접지전위GND에 접속하고 있다.
이와 같이 구성된 도3의 반도체 장치에 있어서, 프로빙에 의한 테스트시의 동작은 다음과 같이 된다.
테스트패드43에 전원전위VCC와 같은 전위의 테스트신호TS가 주어진다. 이에 의해 트랜지스터41a는 온상태가 되고, 부하저항20은 이 트랜지스터41a에 의해서 단락되어 제어노드 N6의 전위는 전원전위VCC에 거의 같은 전위까지 상승한다.
제어노드 N6의 전위의 상승에 의해, 트랜지스터11, 12의 콜렉터의 전위도 상승한다. 트랜지스터11, 12의 콜렉터의 전위의 상승에 의해, 트랜지스터16, 17의 베이스의 전위가 상승하고, 이에 의해, 차동증폭회로10A의 출력노드 N1, N2의 출력전위가 상승한다. 출력노드 N1, N2의 출력전위의 상승에 의해 다이오드23, 24에는 순방향전압이 인가되어, 이들 다이오드23, 24는 온상태가 되고, 차동증폭회로10a에서 증폭된 입력신호 IN는 이들 다이오드23, 24에 의해서 결합콘덴서21, 22를 바이패스하여 차동증폭회로50에 입력된다.
이와 같이 도 2의 반도체 장치는, 제 1의 실시형태를 도시한 도 1의 반도체 장치와 마찬가지로 테스트신호TS를 테스트패드43에 입력함에 의해 다이오드23, 24가 온상태가 되도록 부하저항13, 14, 20의 저항값을 설정하여 놓음으로써, 소정의 동작점에 대하여 약간의 동작점의 어긋남이 생기지만, 종속접속된 차동증폭회로10A, 50의 개략의 동작시험을 하는 일이 가능해진다.
또한 IC 패키지로서 완성한 도3의 반도체 장치의 통상동작시에는 테스트패드43에는 테스트신호TS가 인가되지 않기 때문에, 스위치회로40A는 오프상태가 되고 제어노드 N6는 부하저항20을 통해 전원전위VCC에 접속된다. 이에 의해 차동증폭회로10A의 출력노드 N1, N2의 출력전위는 저하하고, 다이오드23, 24는 오프상태가 된다. 이 때문에, 예컨대 100 [MHz]의 고주파신호는 결합콘덴서 21, 22를 통해서 차동증폭회로10A에서 차동증폭회로50에 전달된다.
이와 같이, 도3의 반도체 장치는 제 1의 실시형태와 회로구성은 다르지만 같은 이점이 있다. 따라서 IC의 배치배선설계에서 어느 쪽의 회로구성도 선택할 수 있기 때문에, IC 설계상의 융통성을 증가시킬 수 있다.
또 본 발명은, 상기 실시형태에 한정되지 않고 여러가지의 변형이 가능하다. 이 변형예로서는, 예컨대 다음의 (a)∼(e)와 같은 것이 있다.
(a) 도 1 및 도 2에서는 차동증폭회로10, 50를 사용하고 있지만, 어떠한 형태의 증폭회로에 대해서도 적용이 가능하다.
(b) 증폭회로의 단수는 2단에 한하지 않고, 3단이상의 구성이라도 마찬가지로 적용이 가능하다.
(c) 도 1의 스위치회로40는 접지전위GND 측에 설치하고 있지만, 전원전위 VCC 측에 설치하는 것도 가능하다. 예컨대, 입력노드 N3, N4 측의 바이어스전위가 출력노드 N1, N2 측의 출력전위보다도 낮은 경우에는, 다이오드23, 24의 극성을 반대로 접속함과 동시에 전원VCC 측에 스위치회로40를 설치하여, 테스트시에 입력노드 N3, N4 측의 바이어스전위를 높게 한다. 이에 의해 도 1과 동일한 효과를 얻을 수 있다.
(d) 스위치수단으로서 다이오드23, 24를 사용하고 있지만, 예컨대 트랜지스터와 같이, 테스트신호TS에 의해서 온/오프동작을 하는 스위칭소자를 사용하여 구성하는 것도 가능하다.
(e) 고주파용의 증폭회로를 가지는 반도체 장치에 관해서 설명하였지만, 프로빙에 사용하는 시험장치의 시험신호의 주파수가 특히 낮은 경우는 저주파용의 반도체 장치에 대하여 적용하는 것도 가능하다.
이상 상세히 설명한 바와 같이 제 1 및 제 2의 발명에 의하면, 테스트시에는 온상태가 되고 비테스트시에는 오프상태가 되는 스위치수단을 직류차단수단에 병렬로 접속하였기 때문에, 테스트시에는, 직류성분을 포함하는 저주파신호를 사용하여, 제 1 및 제 2의 증폭회로가 종합적인 동작시험을 할 수 있다.
제 3의 발명에 의하면, 제 1 및 제 2의 증폭회로를 접속하는 결합콘덴서에 병렬로 접속된 다이오드와, 이 제 2의 증폭회로에 바이어스전위를 주는 바이어스저항의 저항값을 바꾸는 스위치회로를 설치하고 있다. 이에 의해 테스트시에 다이오드가 온상태가 되도록 바이어스전위를 줌으로써, 제 1의 발명과 같은 동작시험을 할 수 있다.
제 4의 발명에 의하면 제 1 및 제 2의 증폭회로를 접속하는 결합콘덴서에 병렬로 접속된 다이오드와, 이 제 1의 증폭회로의 출력전위를 정하는 부하저항의 저항값을 바꾸는 스위치회로를 설치하고 있다. 이에 의해 테스트시에 다이오드가 온상태가 되도록 출력전위를 줌으로써, 제 1의 발명과 마찬가지의 동작시험을 할 수 있다. 또한 제 1∼제 4의 발명에 의하면, 반도체 장치의 동작시험을 일괄해서 행할 수 있기 때문에, 테스트시간을 단축할 수 있음과 동시에 테스트용의 패드를 삭감할 수가 있다.
Claims (10)
- 입력단자 및 출력단자를 갖는 제 1 및 제 2 증폭회로와,상기 제 1 증폭회로의 출력단자와 상기 제 2증폭회로의 입력단자의 사이에 접속되어, 해당 제 1 증폭회로의 출력신호 중에서 직류성분을 차단하여 교류성분만을 출력하는 직류차단수단과,상기 직류차단수단에 병렬로 접속되어, 주어진 제어신호에 응답하여 해당 직류차단수단을 단락하는 스위치를 구비한 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 직류차단수단은 결합콘덴서인 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 스위치는 다이오드인 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 스위치는 테스트 신호에 응답하여 온/오프 동작을 수행하는 스위칭 소자인 것을 특징으로 하는 반도체 장치.
- 제 1 증폭회로와,상기 제 1 증폭회로의 출력신호중의 직류성분을 차단하여 교류성분만을 중간노드에 출력하는 직류차단수단과,상기 직류차단수단에 병렬로 접속되고, 테스트신호에 응답하여 온상태로 되어 상기 제 1 증폭회로의 출력신호를 상기 중간노드에 바이패스하는 스위치수단과,상기 중간노드로부터 입력신호를 받는 제 2 증폭회로를 구비한 것을 특징으로 하는 반도체 장치.
- 제 5 항에 있어서,상기 직류차단수단은 결합콘덴서인 것을 특징으로 하는 반도체 장치.
- 제 5 항에 있어서,상기 스위치는 다이오드인 것을 특징으로 하는 반도체 장치.
- 제 5 항에 있어서,상기 스위치는 테스트신호에 응답하여 온/오프 동작을 수행하는 스위칭 소자인 것을 특징으로 하는 반도체 장치.
- 전원전위에 응답하여 아날로그신호를 증폭하는 제 1 증폭회로와,상기 제 1 증폭회로의 출력신호 중에서 직류성분을 차단하여 교류성분만을 출력하는 결합콘덴서와,상기 전원전위에 응답하여 상기 결합콘덴서의 출력신호를 증폭하여 출력하는 제 2 증폭회로와,상기 전원전위를 분압하는 제 1 및 제 2 저항값을 갖고, 해당 제 1 저항값이 선택될 때에는 제 1 바이어스전위를, 해당 제 2 저항값이 선택될 때에는 해당 제 1 바이어스전위보다도 높은 제 2 바이어스전위를, 상기 제 2 증폭회로의 입력측에 주는 바이어스저항과,상기 제 1 및 제 2 증폭회로의 테스트시에 테스트신호가 입력되는 패드와,상기 패드에 접속되며, 상기 테스트시에는 상기 테스트신호에 응답하여 온상태로 되어 상기 바이어스저항을 상기 제 1 저항값으로 설정하고, 비테스트시에는 오프상태로 되어 해당 바이어스저항을 상기 제 2 저항값으로 설정하는 스위치회로와,상기 결합콘덴서에 병렬로 접속되며, 상기 제 2 증폭회로의 입력측이 상기 제 1 바이어스전위일 때에는 온상태로 되어, 상기 제 1 증폭회로의 출력신호를 해당 제 2 증폭회로의 입력측에 바이패스하고, 해당 제 2 증폭회로의 입력측이 상기 제 2 바이어스전위일 때에는 오프상태가 되는 다이오드를 구비한 것을 특징으로 하는 반도체 장치.
- 전원전위에 응답하여, 아날로그신호를 증폭하는 제 1 증폭회로와,상기 제 1 증폭회로의 출력신호 중에서 직류성분을 차단하여 교류성분만을 출력하는 결합콘덴서와,상기 전원전위에 응답하여, 상기 결합콘덴서의 출력신호를 증폭하여 출력하는 제 2 증폭회로와,상기 제 1 증폭회로에 인가되는 전원전위를 강압하는 제 1 및 제 2 저항값을 갖고, 해당 제 1 저항값일 때에는 해당 제 1 증폭회로의 출력전위를 제 1 출력전위로 변경하고, 해당 제 2 저항값일 때에는 해당 제 1의 증폭회로의 출력전위를 해당 제 1 출력전위보다도 낮은 제 2의 출력전위로 변경하는 부하저항과,상기 제 1 및 제 2 증폭회로의 테스트시에 테스트신호가 입력되는 패드와,상기 패드에 접속되고, 상기 테스트시에는 상기 테스트신호에 응답하여 온상태로 되어 상기 부하저항을 상기 제 1의 저항값으로 설정하고, 비테스트시에는 오프상태로 되어 해당 부하저항을 상기 제 2의 저항값으로 설정하는 스위치회로와,상기 결합콘덴서에 병렬로 접속되며, 상기 제 1 증폭회로의 출력측이 상기 제 1 출력전위일 때에는 온상태로 되어, 해당 제 1 증폭회로의 출력신호를 상기 제 2 증폭회로의 입력측에 바이패스하고, 해당 제 1 증폭회로의 출력측이 상기 제 2 출력전위일 때에는 오프상태로 되는 다이오드를 구비한 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27116496A JP3611690B2 (ja) | 1996-10-14 | 1996-10-14 | 半導体装置 |
| JP271164 | 1996-10-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980032620A KR19980032620A (ko) | 1998-07-25 |
| KR100370932B1 true KR100370932B1 (ko) | 2003-03-15 |
Family
ID=17496239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970051437A Expired - Fee Related KR100370932B1 (ko) | 1996-10-14 | 1997-10-07 | 반도체 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6064256A (ko) |
| EP (1) | EP0836273B1 (ko) |
| JP (1) | JP3611690B2 (ko) |
| KR (1) | KR100370932B1 (ko) |
| CN (1) | CN1107375C (ko) |
| DE (1) | DE69710014T2 (ko) |
| TW (1) | TW356620B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380804B1 (en) | 2000-06-08 | 2002-04-30 | Mitsubishi Electric & Electronics U.S.A. | Method and apparatus for switching stages of a multistage amplifier quickly between operational modes |
| JP2003037457A (ja) * | 2001-07-23 | 2003-02-07 | Niigata Seimitsu Kk | 増幅回路 |
| EP1441439A1 (en) * | 2003-01-23 | 2004-07-28 | Infineon Technologies AG | Analogue amplifier with multiplexing capability |
| KR100784889B1 (ko) | 2005-11-29 | 2007-12-11 | 주식회사 하이닉스반도체 | 프로빙 패드 제어 장치 및 방법 |
| JP4757231B2 (ja) * | 2007-06-01 | 2011-08-24 | 富士通株式会社 | 送信装置 |
| DE102012204960B4 (de) * | 2012-03-28 | 2024-12-19 | Robert Bosch Gmbh | Interlockdetektor mit Selbstdiagnosefunktion für einen Interlockkreis und ein Verfahren zur Selbstdiagnose des Interlockdetektors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1274660B (de) * | 1966-05-05 | 1968-08-08 | Itt Ind Ges Mit Beschraenkter | Verfahren zur Erzielung eines konstanten Stromverstaerkungsfaktors fuer einen Transistorverstaerker mit weitem Stromverstaerkungsfaktorbereich und Schaltungsanordnung zur Durchfuehrung des Verfahrens |
| US3651421A (en) * | 1970-06-08 | 1972-03-21 | Rca Corp | Gated amplifier |
| US3831099A (en) * | 1972-01-27 | 1974-08-20 | Babcock & Wilcox Co | Controller having gain selectable independently of controller output |
| US4086432A (en) * | 1975-12-17 | 1978-04-25 | The Post Office | Switching circuit useful in telephone conference systems |
-
1996
- 1996-10-14 JP JP27116496A patent/JP3611690B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-30 TW TW086114184A patent/TW356620B/zh active
- 1997-10-07 DE DE69710014T patent/DE69710014T2/de not_active Expired - Fee Related
- 1997-10-07 EP EP97117338A patent/EP0836273B1/en not_active Expired - Lifetime
- 1997-10-07 KR KR1019970051437A patent/KR100370932B1/ko not_active Expired - Fee Related
- 1997-10-08 US US08/947,354 patent/US6064256A/en not_active Expired - Fee Related
- 1997-10-14 CN CN97121138A patent/CN1107375C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1181658A (zh) | 1998-05-13 |
| US6064256A (en) | 2000-05-16 |
| DE69710014D1 (de) | 2002-03-14 |
| KR19980032620A (ko) | 1998-07-25 |
| TW356620B (en) | 1999-04-21 |
| EP0836273B1 (en) | 2002-01-23 |
| DE69710014T2 (de) | 2003-04-03 |
| JPH10126169A (ja) | 1998-05-15 |
| EP0836273A1 (en) | 1998-04-15 |
| JP3611690B2 (ja) | 2005-01-19 |
| CN1107375C (zh) | 2003-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080018324A1 (en) | Voltage-impressed current measuring apparatus and current buffers with switches used therefor | |
| JP3088727B2 (ja) | 零入力電流測定装置 | |
| CN102955125B (zh) | 集成电路 | |
| KR100370932B1 (ko) | 반도체 장치 | |
| JP2958992B2 (ja) | 半導体集積回路 | |
| US7221170B2 (en) | Semiconductor test circuit | |
| EP3650868B1 (en) | Amplifier systems for measuring a wide range of current | |
| US6281754B1 (en) | Amplifier circuit | |
| JP2991065B2 (ja) | 可変遅延回路および遅延時間検査方法 | |
| JP3649082B2 (ja) | 演算増幅器の測定回路及びその測定方法 | |
| JP4909192B2 (ja) | コンデンサ容量測定装置 | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP2006214976A (ja) | 半導体装置の検査方法および検査装置並びに半導体装置 | |
| JP3157733B2 (ja) | 集積回路内蔵大電力モノリシック半導体装置の検査方法 | |
| JP4042510B2 (ja) | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| JP4408726B2 (ja) | 半導体装置および半導体装置検査方法 | |
| JPH0784008A (ja) | 評価用半導体集積回路及びこれを用いた試験方法 | |
| JP3147486B2 (ja) | 半導体素子測定回路 | |
| JP2003121500A (ja) | 半導体装置の試験装置及び試験方法 | |
| JP2002057288A (ja) | 半導体集積回路装置 | |
| JPH1164410A (ja) | デカップリング容量測定機能付きプログラム電源装置 | |
| JPH07151818A (ja) | 半導体集積回路装置 | |
| JP3151315B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971007 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20000229 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19971007 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20020221 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20021031 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20030121 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20030122 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20060110 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070110 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080107 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090109 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20100111 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100111 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |