KR100370545B1 - 고주파 선형 전력 증폭기의 대전력 방식 전치 왜곡 장치 - Google Patents

Abstract

본 발명은 고주파 선형 전력 증폭기에 관련된 기술로, 특히 상기 고주파 선형 전력 증폭기에 있어서 구비되는 LDMOS 전계효과트랜지스터(FET)의 비선형성 문제를 개선하는 대전력 방식 전치 왜곡 장치에 관한 것이다. 이러한 본 발명은, n단(n ≥2) 구조에 있어, m단(2 ≤m ≤n) 증폭소자로서 구성되는 LDMOS 전계효과트랜지스터와, 상기 LDMOS 전계효과트랜지스터의 게이트에 적절한 상태로 가변되는 양(포지티브) 전원을 인가하는 가변 포지티브 전압 바이어스 발생 회로와, 상기 LDMOS 전계효과트랜지스터의 전단(m-1) 증폭소자로서 드라이브 단으로 구성되는 GaAs 전계효과트랜지스터와, 상기 GaAs 전계효과트랜지스터의 게이트에 적절한 상태로 가변되는 음(네가티브) 전원을 인가하는 가변 네가티브 전압 발생 회로로 이루어짐을 특징으로 한다.

Description

고주파 선형 전력 증폭기의 대전력 방식 전치 왜곡 장치{ A HIGH POWER TYPE PRE-DISTORTING APPARATUS FOR REDUCING SPURIOUS SIGNAL IN HIGH FREQUENCY BAND LINEAR POWER AMPLIFIER}

본 발명은 고주파 선형 전력 증폭기에 관련된 기술로, 특히 상기 고주파 선형 전력 증폭기에 있어서 최종단으로 구비되는 LDMOS FET에 따른 비선형성 문제를 개선하는 대전력 방식 전치 왜곡 장치에 관한 것이다.

최근의 이동통신 장비의 기술이 발전되고, 그에 따라 이동통신 장비의 사용이 증가되면서 기존 사용되었던 아날로그 방식의 신호 처리 외에 디지털 방식의 신호 처리 기술이 새로이 제안되어 실시 되고 있다. 실 예로서, 기존 FM방식 등 아날로그 방식으로 무선 신호를 처리하는 이동통신 장비들의 사용은 줄어들고, CDMA나 TDMA 방식 등과 같은 디지털 방식으로 무선 신호를 처리하는 이동통신 장비들의 사용이 확대되고 있다.

그러한, 디지털 방식의 이동통신 장비들로서 기지국 및 중계기, 그리고 단말기 등이 있는데, 이들의 경우 통상 모뎀을 통해 얻어진 소전력의 디지털 변조신호를 증폭하여 안테나로 공급하도록 하는 동작을 행한다. 그러한 신호 증폭 동작을 행하는 것이 바로 고주파 전력 증폭기이다. 즉, 상기 고주파 전력 증폭기는 안테나에 충분한 전력세기를 갖는 신호가 공급될 수 있도록 그에 따른 신호의 증폭을 이루는 동작을 행하는 장치가 되며, 이는 RF(Radio Frequency) 및 MW(Micro Wave) 주파수 대역의 고주파 신호의 전력세기를 증폭하는 장치이다.

그러나, 상기 고주파 전력 증폭기는 신호의 증폭을 행함에 그 산물로서 불요파(Spurious) 신호를 동시에 발생시킨다. 상기 불요파 신호가 발생하는 경우 원할한 통신 기능의 수행에 있어 방해가 된다. 따라서, 상기 불요파 신호의 발생 크기는 미리 정해진 규정치 이하가 되어야 하며, 이는 해당 이동통신 장비의 규격이나 전파 관련 법규 등을 통해 엄격히 규제되고 있다.

상기 고주파 전력 증폭기에서 발생되는 불요파 신호는 비선형성에 기인하여 발생된다. 따라서, 그러한 비선형성이 작을수록, 다시 말하면, 선형성(Linearity)이 클수록 그 발생 정도는 작아질 수 있다. 즉, 선형성의 증가에 따라 발생되는 불요파 신호의 크기는 작게 될 수 있는 것이다.

하지만, 통상의 고주파 전력 증폭기는 그 구성 소자로서 트랜지스터 소자를 사용하게 되는데, 능동소자로서 동작하는 트랜지스터는 상기 불요파를 발생하는 주요 원인이 된다. 특히 고주파 전력 증폭기를 구현함에 있어 최종단으로 구비되는 트랜지스터의 동작은 상기 불요파 신호의 최대 발생처가 된다.

그러한 불요파 신호의 발생을 억제 하고자, 종래에는 첨부된 도 1에 도시된 바와 같은 구성을 갖는 저전력 방식 전치 왜곡 장치를 고주파 전력 증폭기에 적용하여 실시하였다.

상기 도 1에 있어 도시된 바와 같은 종래 기술에 따른 저전력 방식 전치 왜곡 장치(110)가 불요파 신호의 감쇄를 위해 채택한 방식은, 최종단트랜지스터(125)의 동작 전력에 대비하여 1/100 ~ 1/100,000 정도로 보다 작은 동작 전력에서 구동되도록 하는 방식이다. 그의 구성 또한 그에 따라 이루어지게 된다.

그러나, 도 1에 도시된 바와 같은 저전력 방식 전치 왜곡 장치(110)로서 불요파 신호를 감쇄하고자 하는 경우에는, 상대적으로 저전력 왜곡 장치(110) 자체의 회로 구성이 복잡해질 수밖에 없는 문제를 야기한다. 또한, 드라이브 단 트랜지스터(115)를 구성함에 비교적 큰 전력 용량을 갖는 트랜지스터를 선택하여 최종단 트랜지스터(125)의 볼요파에 간섭이 없도록 충분히 선형적으로 동작 시켜야 한다. 이는 전력 증폭기 전체의 전력 효율을 감소시키는 문제를 야기하게 된다.

또한 저전력 전치 왜곡 장치(110)와 최종단으로 구성되는 최종단 트랜지스터(125) 간의 동작 전력차가 클 수밖에 없으며(통상 1:100 ~ 1:100,000 정도), 그 결과로서 동작 온도 변화 등 외부 환경적 요인의 변화에 따라 그 이득 및 위상 변화에 적절히 대응할 수 없게 되는 문제 또한 야기하게 된다.

따라서 본 발명의 목적은, 앞서 언급된 종래 기술에 따른 저전력 전치 왜곡 장치의 제안을 통한 불요파 신호의 감쇄에 의해 발생되는 문제들 해소할 수 있는 대전력 방식의 전치 왜곡 장치를 구현함에 있다.

보다 구체적으로 본 발명의 목적은, 고주파 선형 전력 증폭기에 있어서 통상 구비되는 LDMOS FET 동작의 비선형성에 의거 발생되는 불요파 신호의 감쇄를 보다크게 이룰 수 있는 대전력 방식의 전치 왜곡 장치를 제공함에 있다.

이러한 목적들을 달성하고자 본 발명에서는, n단(n ≥2) 구조에 있어, m단(2 ≤m ≤n) 증폭소자로서 구성되는 LDMOS 전계효과트랜지스터와, 상기 LDMOS 전계효과트랜지스터의 게이트에 상기 LDMOS 전계효과트랜지스터의 전력 레벨에 따른 비선형성과 반대의 특성이 되도록 가변되는 양(포지티브) 전원을 인가하는 가변 포지티브 전압 바이어스 발생 회로와, 상기 LDMOS 전계효과트랜지스터의 전단(m-1) 증폭소자로서 드라이브 단으로 구성되는 GaAs 전계효과트랜지스터와, 상기 GaAs 전계효과트랜지스터의 게이트에 상기 GaAs 전계효과트랜지스터의 전력 레벨에 따른 비선형성과 반대의 특성이 되도록 가변되는 음(네가티브) 전원을 인가하는 가변 네가티브 전압 발생 회로로 이루어짐을 특징으로 하는 고주파 전력 증폭기의 대전력 방식 전치 왜곡 장치를 제안한다.

도 1은 종래 기술에 따른 저전력 방식 전치 왜곡 장치의 구성도.

도 2는 본 발명의 바람직한 실시 예에 따른 대전력 방식 전치 왜곡 장치의 구성도.

도 3은 본 발명에 있어서 적용되는 LDMOS FET의 출력 전력에 대한 전력이득 변화 특성의 실 예를 보여주는 그래프.

도 4는 본 발명에 있어서 적용되는 GaAs FET의 출력 전력에 대한 전력이득 변화 특성의 실 예를 보여주는 그래프.

도 5는 본 발명에 따른 대전력 방식 전치 왜곡 장치에 있어서 출력 전력에 대한 전력이득 변화 특성의 실 예를 보여주는 그래프.

도 6은 본 발명에 있어서 적용되는 LDMOS FET의 상호 변조 왜곡 특성의 실 예를 보여주는 그래프.

도 7은 본 발명에 있어서 적용되는 GaAs FET의 상호 변조 왜곡 특성의 실 예를 보여주는 그래프.

도 8은 본 발명에 따른 대전력 방식 전치 왜곡 장치에 있어서 상호 변조 왜곡 특성의 실 예를 보여주는 그래프.

이하 본 발명의 바람직한 실시 예를 첨부한 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 부가된 참조 부호를 통해 본 발명을 설명함에 있어, 비록 다른 도면상에 표시된 참조 부호일 지라도 동일한 구성 요소를 나타내는 경우에는 동일한 참조부호를 사용하고 있음에 유의해야 한다.

또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 2는 본 발명의 바람직한 실시 예에 따른 대전력 방식 전치 왜곡 장치의 구성도이다.

상기 도 2를 참조하면, 본 발명에 따른 대전력 방식 전치 왜곡 장치는 그 증폭단의 최종단으로 LDMOS FET(225)가 구비된다. 그리고 가변 양(포지티브) 전압 바이어스 발생 회로(220)는 상기 LDMOS FET(225)으로 DC 바이어스를 공급한다. 상기 공급되는 DC 바이어스는 상기 LDMOS FET(225)의 전력 레벨에 따른 비선형성과 또 다른 구성으로서의 GaAs FET(215)의 전력 레벨에 따른 비선형성이 서로 반대의 특성을 나타낼 수 있도록 하는 최적의 상태로 조절되어 정해진다. 이는 실험치에 의해서 정해질 수 있다.

그리고 상기 GaAs FET(215)는 본 발명의 실시에 따른 대전력 방식 전치 왜곡 장치에 있어 드라이브 단으로 이용되며, 그와 동시에 최종단의 불요파 억제 기능을 수행한다. 상기 GaAs FET(215)는 가변 음(네거티브) 전압 바이어스 발생 회로(210)로부터 DC 바이어스를 공급받게 된다. 즉, 상기 가변 음 전압 바이어스 발생 회로(210)는 상기 GaAs FET(215)로 DC 바이어스를 공급하며, 이는 신호 세기에 따라 전력 이득의 기울기 조절을 제어한다. 상기 공급되는 DC 바이어스 또한 상기 LDMOS FET(225)의 전력 레벨에 따른 비선형성과 상기 GaAs FET(215)의 전력 레벨에 따른 비선형성이 서로 반대의 특성을 나타낼 수 있도록 하는 최적의 상태로 조절되며, 이 또한 실험치에 의해서 정해진다.

그리고, 상기 최종단에 사용된 LDMOS FET(225)는 도 3에 도시된 바와 같이RF 신호의 전력 세기(Po)에 따른 이득 및 3차 상호변조왜곡 (3rd Intermodulation) 특성이 DC 바이어스 전류에 따라 크게 변하는 특성을 갖게 된다. 그리고 드라이브 단으로 사용되는 상기 GaAs FET(215)의 RF 출력 신호의 전력 레벨 변화에 따른 이득 특성은 도 4에 도시된 바와 같은 특성을 갖게 된다.

상기 도 3 및 도 4에 있어 도시된 바와 같이 LDMOS FET(225)과 GaAs FET(215) 이들 각각의 이득 특성은 본 발명의 실시에 따른 대전력 전치 왜곡 장치의 동작을 통해 도 5에 도시된 바와 같은 특성을 갖게 된다.

다시 말하면, 상기 도 5는 바로 본 발명에 따른 대전력 방식 전치 왜곡 장치에 있어서 출력 전력에 대한 전력이득 변화 특성의 실 예를 보여주는 그래프이다.

상기 도면을 참조함으로서 본 발명에 따른 대전력 전치 왜곡 장치는 LDMOS FET(225)의 전력 레벨에 따른 비선형성과 GaAs FET(215)의 전력 레벨에 따른 비선형성이 서로 반대의 특성을 나타내도록 각각의 게이트(Gate) 바이어스가 최적으로 조절되어야 함을 알 수 있다.

그러한 경우에 있어서 본 발명에 따른 대전력 전치 왜곡 장치의 2단 증폭기의 합성 이득은 매우 선형적인 특성을 갖게 되는 것이다.

도 6은 본 발명에 있어서 적용되는 LDMOS FET(225)의 상호 변조 왜곡 특성의 실 예를 보여주는 그래프이며, 도 7은 본 발명에 있어서 적용되는 GaAs FET(215)의 상호 변조 왜곡 특성의 실 예를 보여주는 그래프이다.

그리고 도 8은 본 발명에 따른 대전력 방식 전치 왜곡 장치에 있어서 상호 변조 왜곡 특성의 실 예를 보여주는 그래프로서, 상기 도 6 및 도 7에 따른 LDMOSFET(225) 및 GaAs FET(215) 각각의 왜곡 특성이 본 발명에 따른 대전력 방식 전치 왜곡 장치로서 구성될 시 그에 따른 결과로서 나타나는 그래프이다.

결국 본 발명에 따른 고주파 전력 증폭기의 대전력 방식 전치 왜곡 장치의 구성은, n단(n ≥2) 구조를 갖고 m단(2 ≤m ≤n) 증폭소자로서 LDMOS 형태의 전계효과 트랜지스터(225)를 사용한다. 그리고 상기 m 단 전계효과 트랜지스터(225)의 게이트에 양(포지티브) 전원을 가변적으로 인가시키는 가변 양 전압 바이어스 발생 회로(220)와, (m-1) 단 GaAs 전계효과 트랜지스터(215)의 게이트에 음(네가티브) 전원을 가변적으로 인가 시키는 가변 음 전압 바이어스 발생회로(210)를 구비한다.

이러한 구성을 통해 전력 크기 변화에 따른 비선형성 특성을 개선하게 된다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

따라서, 본 발명의 실시를 통해, 드라이브 단 트랜지스터를 전치 왜곡 장치에 적용함으로서 고주파 전력 증폭기의 전력 효율을 종래의 저전력 방식 전치 왜곡 방식에 비해 개선할 수 있는 이점이 있다. 이는 실험치에 의해 약 20~50% 정도도 파악된다. 이러한 전력 효율 개선 효과는 방열 문제를 크게 개선하며 증폭기의 소형화에 크게 기여하는 이점이 있다.

또한 고주파 전력 증폭기에 있어 별도의 저전력 방식 전치 왜곡 장치가 불필요하므로 증폭기 회로의 단순화를 이루는 이점이 있으며, 최종단과 전치 왜곡 장치간의 이득차이가 적어서 온도 변화 등의 외부 환경적 요인에 의한 성능 저하를 막을 수 있는 이점이 있다.

Claims (2)

1. 고주파 전력 증폭기의 대전력 방식 전치 왜곡 장치에 있어서,

   n단(n ≥2) 구조에 있어, m단(2 ≤m ≤n) 증폭소자로서 구성되는 LDMOS 전계효과트랜지스터와,

   상기 LDMOS 전계효과트랜지스터의 전단(m-1) 증폭소자로서 드라이브 단으로 구성되는 GaAs 전계효과트랜지스터와,

   상기 LDMOS 전계효과트랜지스터의 게이트에 상기 LDMOS 전계효과트랜지스터의 전력 레벨에 따른 비선형성과 반대의 특성이 되도록 가변 조절되는 양(포지티브) 전원을 인가하는 가변 양 전압 바이어스 발생 회로와,

   상기 GaAs 전계효과트랜지스터의 게이트에 상기 GaAs 전계효과트랜지스터의 전력 레벨에 따른 비선형성과 반대의 특성이 되도록 가변 조절되는 음(네가티브) 전원을 인가하는 가변 음 전압 바이어스 발생 회로로 이루어짐을 특징으로 하는 대전력 방식 전치 왜곡 장치.
2. 삭제