[go: up one dir, main page]

KR100370237B1 - 컨넥터핀들을 구비하는 메모리 모듈 및 이를 포함하는시스템 보드 - Google Patents

컨넥터핀들을 구비하는 메모리 모듈 및 이를 포함하는시스템 보드 Download PDF

Info

Publication number
KR100370237B1
KR100370237B1 KR10-2000-0047147A KR20000047147A KR100370237B1 KR 100370237 B1 KR100370237 B1 KR 100370237B1 KR 20000047147 A KR20000047147 A KR 20000047147A KR 100370237 B1 KR100370237 B1 KR 100370237B1
Authority
KR
South Korea
Prior art keywords
memory module
memory
connector pins
pins
system board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0047147A
Other languages
English (en)
Other versions
KR20010099582A (ko
Inventor
정태성
송원기
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to TW090108508A priority Critical patent/TW523658B/zh
Priority to JP2001126584A priority patent/JP4097906B2/ja
Priority to US09/845,550 priority patent/US6585525B2/en
Publication of KR20010099582A publication Critical patent/KR20010099582A/ko
Application granted granted Critical
Publication of KR100370237B1 publication Critical patent/KR100370237B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명은 컨넥터핀들을 구비하는 메모리 모듈 및 이 메모리 모듈을 포함하는 시스템 보드에 대하여 기술된다. 메모리 모듈은 메모리 칩들, 콘택핀들 및 콘넥터핀들을 포함한다. 인쇄회로기판 상에 배열되는 다수개의 메모리 칩들은 버스라인을 통하여 전기적으로 연결된다. 버스라인은 메모리 모듈 상의 복수개의 콘택핀들과 컨넥터핀들을 통하여 외부 신호라인과 연결된다. 컨넥터핀들은 배열되는 메모리 칩들의 양측 부분에 위치하고 지그재그형으로 교차하여 배치되고 이웃하는 메모리 모듈의 컨넥터핀들과 연결된다. 그리고, 본 발명의 메모리 모듈을 포함하는 시스템 보드에서 메모리 모듈들이 길이방향으로 인접하여 배치된다. 메모리 모듈 내 컨넥터핀들은 이웃한 모듈의 컨넥터핀들과 연결된다. 따라서, 본 발명은 메모리 모듈의 크기를 크게 하지 않으면서 넓은 밴드위스를 갖는 메모리 모듈을 구현할 수 있으며, 이 메모리 모듈을 포함함으로써 신호 전송속도를 저하시키지 않는 시스템 보드를 제공할 수 있다.

Description

컨넥터핀들을 구비하는 메모리 모듈 및 이를 포함하는 시스템 보드{Memory module having connector pins and system board having the same}
본 발명은 메모리 모듈 및 이를 포함하는 시스템 보드에 관한 것으로서, 특히 시리얼 버스 구조를 갖는 시스템 보드에서 신호전송과 메모리 확장에 효과적인 메모리 모듈에 관한 것이다.
최근 시스템은 고속 동작을 위하여 시스템 보드 상에 여러 능동 장치들을 장착하고 이들 간의 상호 동작은 시스템버스를 통하여 이루어진다. 시스템버스는 제어버스, 주소버스 그리고 데이터버스들로 나뉘어져 있으며, 이에 연결되는 마이크로 콘트롤러, 메모리 모듈 및 입출력 장치들이 쟁탈적으로 버스 사용을 요구하면서 동작한다. 특히, 메모리 모듈은 그 내부적으로 시리얼 버스 구조를 채용하여 고속동작을 실현하고 있는 데, 메모리 콘트롤러에 의하여 제어된다.
도 1은 종래의 시리얼 버스 구조를 갖는 시스템 보드를 나타내는 도면이다. 이를 참조하면, 시스템 보드(10)는 메모리 콘트롤러(11)와 연결되는 다수개의 메모리 모듈들(12,14,16)을 포함하고, 메모리 모듈들(12,14,16)이 순차적으로 연결되는 시리얼 버스 구조로 설계되어 있다. 즉, 메모리 콘트롤러(11)로부터 출력되는 신호는 버스라인을 통하여 제1 소켓(13)에 꽂힌 제1 메모리 모듈(12)로 전송되고, 제1 메모리 모듈(12)의 출력은 다시 제1 소켓(13)을 통하여 인접한 제2 메모리 모듈(14)로 전송된다. 제2 메모리 모듈(14)로 입력되는 신호와 제2 메모리 모듈(14)에서 출력되는 신호는 제2 소켓(15)을 통하여 전달되고, 제2 메모리 모듈(14)의 출력신호는 이웃한 제3 메모리 모듈(16)로 전송된다. 제3 메모리 모듈(16)의 출력은 제3 소켓(13)을 통하여 출력되어 터미네이션저항(Rterm)에 연결된다. 터미네이션저항(Rterm)은 터미네이션전압(Vterm)에 연결되어 버스라인을 마감처리한다.
그런데, 도 1에서 각각의 메모리 모듈(12,14,16)로 입력 또는 출력되는 신호들은 소켓(13,15,17)과 만나는 부위 즉, 메모리 모듈(12,14,16)의 하단부에 배치되는 콘택핀들을 통하여 입출력된다. 시스템의 성능향상 또는 메모리 확장을 위하여 단위 시간당 전송되는 입출력 데이터량을 일컫는 소위 밴드위스(bandwidth)를 크게 하는 경우에, 이들 메모리 모듈들(12,14,16)로 전송되는 신호 라인들의 수도 증가하게 된다. 통상적으로 메모리 모듈의 크기는 콘택핀들의 수에 의하여 한정된다. 그러므로, 증가되는 신호 라인들과 연결되는 메모리 모듈 콘택핀들의 수도 증가하게 되어 메모리 모듈의 크기가 커지는 문제점이 생긴다.
그리고, 메모리 모듈(12,14,16) 및 소켓(13,15,17)의 크기가 커짐에 따라 시스템 보드(10) 자체의 크기도 커지게 된다. 그리하여 시스템 보드(10) 상에 배치되는 신호 라인의 길이가 길어져서 신호 전송속도가 느려지게 된다. 이를 보완하기 위하여, 시스템 보드(10)의 신호 라인 상에 버퍼(buffer)(미도시)나 리피터(repeater)(미도시)를 추가하여 신호 품질 저하를 막게 되는 데, 이는 시스템의 비용을 증가시키게 된다.
따라서, 메모리 모듈의 크기를 크게 하지 않으면서 넓은 밴드위스를 갖는 메모리 모듈이 필요하다. 그리고, 신호 전송속도를 저하시키지 않는 시스템 보드가 요구된다.
본 발명의 목적은 메모리 모듈의 크기를 크게 하지 않으면서 넓은 밴드위스를 갖는 메모리 모듈을 제공하는 것이다.
본 발명의 다른 목적은 신호 전송속도를 저하시키지 않는 시스템 보드를 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 시리얼 버스 구조를 갖는 시스템 보드를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 메모리 모듈을 나타내는 도면이다.
도 3은 도 2의 메모리 모듈을 채용한 시스템 보드를 나타내는 도면이다.
도 4는 도 3의 시스템 보드를 입체적으로 나타내는 도면이다.
상기 목적을 달성하기 위하여 본 발명의 메모리 모듈은 인쇄회로기판과, 인쇄회로기판 상에 배열되는 다수개의 메모리 칩들과, 인쇄회로기판의 소정의 영역에메모리 칩들과 전기적으로 연결되는 복수개의 콘택핀들과, 메모리 칩들이 배열되는 영역의 양측으로 메모리 칩들과 전기적으로 연결되는 컨넥터핀들을 구비한다. 바람직하기로, 콘택핀들은 메모리 모듈이 꽂히는 소켓과 만나는 부위에 배치되고 컨넥터핀들은 지그재그형으로 교차하여 배치된다.
상기 다른 목적을 달성하기 위한 본 발명의 시스템 보드는 메모리 콘트롤러와, 메모리 콘트롤러와 연결되는 다수개의 버스 라인들과, 버스 라인들이 컨넥터핀들을 통하여 연결되는 제1 메모리 모듈과, 제1 메모리 모듈의 길이방향에 인접하여 배치되고 제1 메모리 모듈의 컨넥터핀들을 통하여 출력되는 버스라인들이 컨넥터핀들로 입력되는 제2 메모리 모듈을 구비한다.
바람직하기로, 메모리 모듈들은 인쇄회로기판과, 인쇄회로기판 상에 배열되는 다수개의 메모리 칩들과, 외부적으로 버스라인과 연결되고 내부적으로 메모리 칩들과 전기적으로 연결되며 인쇄회로기판의 소정의 영역에 배치되는 복수개의 콘택핀들과, 메모리 칩들이 배열되는 영역의 양측으로 메모리 칩들과 전기적으로 연결되는 컨넥터핀들을 구비한다. 메모리 모듈 내 컨넥터핀들이 배치되는 양측 중 한측은 메모리 모듈로 입력되는 입력신호들에 연결되는 입력컨넥터핀부이고, 다른 한측은 메모리 모듈에서 출력되는 출력신호들에 연결되는 출력컨넥터핀부이다. 그리하여, 메모리 모듈의 출력컨넥터핀부는 인접한 상기 메모리 모듈의 입력컨넥터핀부와 연결된다. 콘택핀들은 메모리 모듈이 꽂히는 소켓과 만나는 부위에 배치되고 컨넥터핀들은 지그재그형으로 교차하여 배치된다.
이와 같은 본 발명의 메모리 모듈은 메모리 모듈 콘택핀들 이외에 추가로 컨넥터핀들을 이용하기 때문에 메모리 모듈의 크기를 줄일 수 있다. 본 발명의 메모리 모듈을 포함하는 시스템 보드는 인접한 메모리 모듈들은 컨넥터핀들끼리 최단 거리로 연결되기 때문에 신호 라인의 부하와 도달거리를 줄여 신호 전송속도를 향상시킨다. 또한, 시스템 보드 상에 배치되는 신호 라인들이 줄어들어 시스템 보드 내에 다른 신호 라인들을 위한 배선 공간을 확보하게 되고, 시스템 보드 자체의 면적을 줄일 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 2는 본 발명의 일실시예에 따른 메모리 모듈을 나타내는 도면이다. 도 2(a)는 메모리 모듈(20)의 앞면을 나타내는 것으로, 일반적인 메모리 모듈과 마찬가지로 다수개의 메모리 칩들(21,22,23,24)이 장착되고 그 하단부에 메모리 모듈 콘택핀들(25)이 배치된다. 메모리 모듈(20) 내에는 다수개의 메모리 칩들(21,22,23,24) 이외에 로직 칩들을 포함할 수도 있는 데, 본 명세서에서는 기술상의 편의를 위하여 메모리 칩들 만을 포함하는 것에 대하여 기술된다.
도 2(b)는 메모리 모듈(20)의 뒷면을 나타낸다. 메모리 모듈(20)의 뒷면에는 앞면에 부착된 메모리 칩들(21,22,23,24)과 메모리 모듈 콘택핀들(25)이 차지하는 부위를 제외한 메모리 모듈(20)의 양측 부분에 다수개의 컨넥터핀들(connector pins)(26,27)이 배치된다.
메모리 모듈(20)로 입출력되는 신호들은 종래의 방식인 메모리 모듈(20)의하단부의 핀들을 통해 전송되는 것 이외에 양측의 컨넥터핀들(26,27)을 통하여도 전송된다. 그리하여 넓은 밴드위스를 갖는 메모리 모듈을 설계하게 함에 있어서 추가되는 버스 라인들은 컨넥터핀들(26,27)을 통하여 외부 버스 라인과 연결된다. 따라서, 메모리 모듈(20)은 종래의 메모리 모듈(도 1, 12,14,16)과는 달리 메모리 모듈 하단부의 핀 수를 증가시키지 않으면서 넓은 밴드위스를 갖게 된다.
도 3은 도 2의 메모리 모듈을 채용한 시스템 보드를 나타내는 도면이다. 이를 참조하면, 시스템 보드(30)는 메모리 콘트롤러(31)와 연결되는 다수개의 메모리 모듈들(40,50,60,70)을 포함하고, 각 메모리 모듈들(40,50,60,70)은 일렬로 배치되어 있다. 즉, 제1 및 제2 메모리 모듈들(40,50)의 길이방향으로 제1 메모리 모듈(40)에 바로 인접하여 제2 메모리 모듈(50)이 배치되고, 제 3 및 제4 메모리 모듈들(60,70)의 길이방향으로 제3 메모리 모듈(60)에 바로 인접하여 제4 메모리 모듈(70)이 배치된다. 제1 버스 라인(BUS1) 및 제2 버스 라인(BUS2)은 메모리 모듈 콘택핀들(43,53,63,73)을 통하여 메모리 콘트롤러(31)와 메모리 모듈들(40,50,60,70)을 연결되는 통상의 신호 라인들 이외에 추가되는 신호 라인들을 나타낸다.
제1 버스 라인(BUS1)의 신호는 제1 메모리 모듈(40)의 입력컨넥터핀부(41)로 입력되고 제1 메모리 모듈(40) 내부를 통과하여 제1 메모리 모듈(40)의 출력컨넥터핀부(42)로 출력된다. 제1 메모리 모듈(40)의 출력컨넥터핀부(42)의 출력 신호는 제2 메모리 모듈(50)의 입력컨넥터핀부(51)로 입력되고 제2 메모리 모듈(50) 내부를 통과하여 제2 메모리 모듈(50)의 출력컨넥터핀부(52)로 출력된다. 제2 메모리모듈(50)의 출력컨넥터핀부(52)의 출력 신호는 시스템 보드(30) 상의 종단저항(Rterm)에 연결되어 소정의 전압레벨을 갖는다.
제3 및 제4 메모리 모듈들(60,70)도 제1 및 제2 메모리 모듈들(40,50)과 거의 동일하게 연결되어 있다. 여기에서, 제3 메모리 모듈(60)의 출력컨넥터핀부(62)와 제4 메모리 모듈(70)의 입력컨넥터핀부(71)을 구체적으로 살펴보면, 출력컨넥터핀부(62) 내의 핀들은 입력컨넥터핀부(71) 내의 핀들과 최단거리로 연결되어 있다. 이는 버스 라인들(BUS1,BUS2)의 부하를 줄이는 것으로써, 종래의 시리얼 버스 구조(도 1)에서 신호 라인의 길이 증가로 인해 생기던 신호 전송속도의 저하를 줄이게 되는 잇점이 있다.
도 3의 시스템 보드(30)는 기존의 메모리 모듈 핀들을 통하여 연결되던 신호 라인들을 메모리 모듈들(40,50,60,70) 내부의 컨넥터핀부를 통하여 연결시킬 수도 있다. 그리하여 메모리 모듈 핀들의 수를 줄일 수 있게 되어, 종래의 메모리 모듈 핀 수에 의하여 한정되던 메모리 모듈(40,50,60,70)의 크기를 줄일 수 있다. 따라서, 시스템 보드(30) 상에 배치되는 신호 라인들이 줄어들어 시스템 보드(30)는 다른 신호 라인들을 위한 배선 공간을 확보하게 된다. 또한 시스템 보드(30) 자체의 면적을 줄일 수도 있게 된다.
도 4는 도 3의 시스템 보드를 입체적으로 나타내는 도면이다. 시스템 보드(100)에는 메모리 콘트롤러(102), 제1 메모리 모듈(104) 및 제2 메모리 모듈(106)이 버스라인들(120)을 통하여 서로 연결되어 있다. 제1 메모리 모듈(104)과 제2 메모리 모듈(106)은 종방향으로 즉, 제1 메모리 모듈(104)의 길이방향으로 인접하여 하나의 소켓(105)에 꽂혀있다. 본 실시예에서는 제1 및 제2 메모리 모듈들이 하나의 소켓에 꽂혀 있는 것으로 기술되고 있으나, 하나의 소켓 이외에 종방향으로 연결된 다수개의 소켓들을 배치하고 이들 각각에 꽂히는 메모리 모듈들을 다수개 포함할 수도 있다. 제1 메모리 모듈(104)와 제2 메모리 모듈(106)은 앞서 설명한 도 2의 메모리 모듈과 거의 동일하다.
메모리 콘트롤러(102)와 연결되는 버스라인(102)은 제1 메모리 모듈(104)의 입력컨넥터핀들(107a)로 입력되고 메모리 칩들을 통하여 출력컨넥터핀들(107b)로 출력된다. 제1 메모리 모듈(104)의 출력컨넥터핀들(107b)은 제2 메모리 모듈(106)의 입력컨넥터핀들(107a)과 연결된다. 제2 메모리 모듈(106)의 입력컨넥터핀들(107a)과 연결된 버스라인들은 메모리 칩들을 통하여 출력컨넥터핀들(107b)로 출력되고 터미네이션저항(Rterm)을 통하여 터미네이션전압(Vterm)과 연결된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 메모리 모듈은 메모리 모듈 콘택핀들 이외에 컨넥터핀들을 이용하여 외부 신호라인들과 연결되기 때문에, 메모리 모듈의 크기를 크게 하지 않는다. 그리고, 본 발명의 메모리 모듈을 포함하는 시스템 보드는 인접한 메모리 모듈들은 컨넥터핀들끼리 최단 거리로 연결되기 때문에 신호 라인의 부하를 줄여 신호 전송속도를 향상시킨다. 또한, 시스템 보드 상에 배치되는 신호 라인들이 줄어들어 시스템 보드 내에 다른 신호 라인들을 위한 배선 공간을 확보하게 되고, 시스템 보드 자체의 면적을 줄일 수도 있다.

Claims (9)

  1. 인쇄회로기판;
    상기 인쇄회로기판 상에 배열되는 다수개의 메모리 칩들;
    상기 인쇄회로기판의 소정의 영역에, 상기 메모리 칩들과 전기적으로 연결되는 복수개의 콘택핀들; 및
    상기 인쇄회로기판 상에 상기 메모리 칩들이 배열되는 영역의 양측으로, 상기 메모리 칩들과 전기적으로 연결되는 컨넥터핀들을 구비하며,
    상기 콘택핀들은 상기 메모리 모듈이 꽂히는 소켓과 만나는 부위에 배치되고,
    상기 컨넥터핀들은 지그재그형으로 배치되는 것을 특징으로 하는 메모리 모듈.
  2. 삭제
  3. 삭제
  4. 메모리 콘트롤러;
    상기 메모리 콘트롤러와 연결되는 다수개의 버스 라인들;
    상기 버스 라인들이 컨넥터핀들을 통하여 연결되는 제1 메모리 모듈; 및
    상기 제1 메모리 모듈의 길이방향에 인접하여 배치되고, 상기 제1 메모리 모듈의 상기 컨넥터핀들을 통하여 출력되는 상기 버스라인들이 상기 컨넥터핀들로 입력되어 제2 메모리 모듈을 구비하는 시스템 보드.
  5. 제4 항에 있어서, 상기 제1 및 제2 메모리 모듈은
    인쇄회로기판;
    상기 인쇄회로기판 상에 배열되는 다수개의 메모리 칩들;
    외부적으로 상기 버스라인들과 연결되고 내부적으로 상기 메모리 칩들과 전기적으로 연결되며, 상기 인쇄회로기판의 소정 영역에 배치되는 복수개의 콘택핀들; 및
    상기 인쇄회로기판 상에 상기 메모리 칩들이 배열되는 영역의 양측으로, 상기 메모리 칩들과 전기적으로 연결되는 상기 컨넥터핀들을 구비하는 것을 특징으로 하는 시스템 보드.
  6. 제4항에 있어서,
    상기 컨넥터핀들이 배치되는 상기 양측 중 한측은 상기 메모리 모듈로 입력되는 입력신호들에 연결되는 입력컨넥터핀부이고, 다른 한측은 상기 메모리 모듈에서 출력되는 출력신호들에 연결되는 출력컨넥터핀부인 것을 특징으로 하는 시스템 보드.
  7. 제6항에 있어서,
    상기 메모리 모듈의 출력컨넥터핀부는 인접한 상기 메모리 모듈의 입력컨넥터핀부와 연결되는 것을 특징으로 하는 시스템 보드.
  8. 제4항에 있어서, 상기 콘택핀들은
    상기 메모리 모듈이 꽂히는 소켓과 만나는 부위에 배치되는 것을 특징으로 하는 시스템 보드.
  9. 제4항에 있어서, 상기 컨넥터핀들은
    지그재그형으로 배치되는 것을 특징으로 하는 시스템 보드.
KR10-2000-0047147A 2000-04-29 2000-08-16 컨넥터핀들을 구비하는 메모리 모듈 및 이를 포함하는시스템 보드 Expired - Fee Related KR100370237B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW090108508A TW523658B (en) 2000-04-29 2001-04-10 Memory modules having conductors at edges thereof and configured to conduct signals to and from the memory modules via the respective edges
JP2001126584A JP4097906B2 (ja) 2000-04-29 2001-04-24 メモリモジュール及びこれを含むシステムボード
US09/845,550 US6585525B2 (en) 2000-04-29 2001-04-30 Memory modules having conductors at edges thereof and configured to conduct signals to or from the memory modules via the respective edges

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20000023105 2000-04-29
KR1020000023105 2000-04-29

Publications (2)

Publication Number Publication Date
KR20010099582A KR20010099582A (ko) 2001-11-09
KR100370237B1 true KR100370237B1 (ko) 2003-01-29

Family

ID=19667715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0047147A Expired - Fee Related KR100370237B1 (ko) 2000-04-29 2000-08-16 컨넥터핀들을 구비하는 메모리 모듈 및 이를 포함하는시스템 보드

Country Status (1)

Country Link
KR (1) KR100370237B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686011B1 (ko) * 2004-11-29 2007-02-23 엘지전자 주식회사 무선신호를 이용한 영상디스플레이 기기의 설정정보다운로드시스템 및 그 방법
KR100818621B1 (ko) * 2006-08-11 2008-04-01 삼성전자주식회사 메모리 모듈, 메모리 모듈용 소켓 및 그를 구비한 메인보드
KR100833601B1 (ko) * 2007-03-07 2008-05-30 삼성전자주식회사 반도체 메모리 시스템 및 메모리 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153534A (ja) * 1993-07-06 1995-06-16 Hitachi Maxell Ltd 回路基板の接続装置
JPH08314800A (ja) * 1995-05-17 1996-11-29 Melco:Kk メモリモジュール接続用モジュール
JPH11163259A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置
KR19990057566A (ko) * 1997-12-30 1999-07-15 구본준 메모리 모듈
KR20000018572A (ko) * 1998-09-03 2000-04-06 윤종용 메모리모듈과 이 모듈이 삽입되는 소켓

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153534A (ja) * 1993-07-06 1995-06-16 Hitachi Maxell Ltd 回路基板の接続装置
JPH08314800A (ja) * 1995-05-17 1996-11-29 Melco:Kk メモリモジュール接続用モジュール
JPH11163259A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置
KR19990057566A (ko) * 1997-12-30 1999-07-15 구본준 메모리 모듈
KR20000018572A (ko) * 1998-09-03 2000-04-06 윤종용 메모리모듈과 이 모듈이 삽입되는 소켓
KR100290445B1 (ko) * 1998-09-03 2001-06-01 윤종용 메모리모듈과 이 메모리모듈이 삽입되는 소켓

Also Published As

Publication number Publication date
KR20010099582A (ko) 2001-11-09

Similar Documents

Publication Publication Date Title
US6628538B2 (en) Memory module including module data wirings available as a memory access data bus
JP3685736B2 (ja) メモリシステム
KR100340285B1 (ko) 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
US6545875B1 (en) Multiple channel modules and bus systems using same
US6519173B2 (en) Memory system
KR100351053B1 (ko) 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
US20110299316A1 (en) Memory module, method and memory system having the memory module
JP4097906B2 (ja) メモリモジュール及びこれを含むシステムボード
US7778042B2 (en) Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices
KR100335501B1 (ko) 향상된 데이터 버스 성능을 갖는 메모리 모듈
US7016212B2 (en) Memory module and memory system suitable for high speed operation
KR100370237B1 (ko) 컨넥터핀들을 구비하는 메모리 모듈 및 이를 포함하는시스템 보드
KR100564570B1 (ko) 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템
KR100539237B1 (ko) 메모리 모듈 또는 소켓에 장착되는 종단 제공장치 및 이를이용하는 메모리 시스템
US20030146434A1 (en) Semiconductor memory device
JP4695361B2 (ja) 積層型メモリモジュールおよびメモリシステム
KR100702016B1 (ko) 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈
JPH07261892A (ja) 高速動作メモリ・モジュールを備えたメモリ
JP2002312087A (ja) バスシステム、プリント配線基板および電子装置
JP2001285317A (ja) 通信システム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000816

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020618

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20051206

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20061221

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee