[go: up one dir, main page]

KR100369911B1 - 원하지않는커패시턴스를보상하는수단을구비한전자장치 - Google Patents

원하지않는커패시턴스를보상하는수단을구비한전자장치 Download PDF

Info

Publication number
KR100369911B1
KR100369911B1 KR1019960706408A KR19960706408A KR100369911B1 KR 100369911 B1 KR100369911 B1 KR 100369911B1 KR 1019960706408 A KR1019960706408 A KR 1019960706408A KR 19960706408 A KR19960706408 A KR 19960706408A KR 100369911 B1 KR100369911 B1 KR 100369911B1
Authority
KR
South Korea
Prior art keywords
diode
capacitance
transistor
breakthrough
bond pad
Prior art date
Application number
KR1019960706408A
Other languages
English (en)
Other versions
KR970703619A (ko
Inventor
아드리아누스 마리아 후르크스 고데프리두스
게라두스 마리아 발투스 페트루스
페트루스 게라두스 크누베르스 마리누스
마리아 하르트 코르넬리스
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR970703619A publication Critical patent/KR970703619A/ko
Application granted granted Critical
Publication of KR100369911B1 publication Critical patent/KR100369911B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Logic Circuits (AREA)

Abstract

제1노드(20)와 제2노드(21)를 구비하고 있고 이들 노드 사이에 원하지 않는 커패시턴스(9)가 존재하는 장치는 브레이크스루에서 구동되는 다이오드(11)를 가지고 있으며, 이 다이오드(11)는 상기 제1노드(20)와 상기 제1노드(21)사이에 접속되어 있다. 브레이크스루에서 구동되는 상기 다이오드(11)가 음의 커패시턴스의 동작을 나타냄에 따라 상기 원하지 않는 커패시턴스(9)의 보상이 달성된다.

Description

원하지 않는 커패시턴스를 보상하는 수단을 구비한 전자 장치
전자 장치의 분야에서, 두 노드사이에 있는 원하지 않는 커패시턴스 또는 기생 커패시턴스는 이 원하지 않는 커패시턴스에 의해 상기 전자 장치가 사용될 수 있는 상위 주파수가 제한됨에 따라 상기 전자 장치의 유용성을 흔히 제한하게 되며, 심지어는 상기 전자 장치의 불안정을 유발한다. 일반적인 종래기술의 경우에는, 상기 노드들사이에 코일을 설치함으로써, 따라서 이 코일이 상기 원하지 않는 커패시턴스와 병렬로 되도록 함으로써, 상기 원하지 않는 커패시턴스를 보상하는 수단으로서 흔히 코일을 사용한다. 이러한 코일의 단점으로는 이 코일이 집적화될 때 집적회로상에서 매우 넓은 점유면적을 필요로 하며, 이에따라 비용이 많이 든다는 점을 들 수 있다. 외부코일은 상기 집적회로에 연결된 여분의 핀을 필요로 한다. 또한, 상기 코일은 정확한 보상을 위해 조절을 필요로 할 수도 있다.
본 발명은 두 노드(node)와, 이들 두 노드 사이의 용량성 임피던스의 적어도 일부를 보상해 주는 수단을 구비한 전자 장치(electronic device)에 관한 것이다.
도 1은 애벌런치 주파수이하의 주파수에서 브레이크스루의 다이오드의 등가 회로도.
도 2는 애벌런치 주파수이하의 주파수에서 브레이크스루의 다이오드의 등가 회로의 근사화된 회로도.
도 3은 종래의 제1증폭기 배열의 회로도.
도 4는 본 발명에 따른 전자 장치의 제1실시예의 회로도.
도 5는 종래의 제2 증폭기 배열의 회로도.
도 6은 본 발명에 따른 전자 장치의 제2실시예의 회로도.
도 7은 집적화된 반도체 장치를 나타낸 도면.
도 8은 본드패드, 및 개략적으로 본 발명의 취지에 따라 사용되는 다이오드를 구비하고 있는 반도체 장치의 단면도.
도 9는 본 발명의 취지에 따라 사용되는 다이오드 바이어스회로의 회로도.
본 발명의 목적은 원하는 않는 커패시턴스를 적어도 일부 보상해 주고 컴팩트하며 쉽게 집적화가 가능한 수단을 가진 장치를 제공하는데 있다.
본 발명에 따른 장치는 상기 수단이 상기 노드들에 접속되어 브레이크스루(breakthrough)에서 구동되는 역바이어스 다이오드를 구비하고 있음을 특징으로 한다.
본 발명은 역바이어스 다이오드의 임피던스가 저항과 병렬접속된 음(-)의 값의 커패시턴스의 동작을 나타냄과 아울러, 원하지 않는 양(+)의 커패시턴스를 보상해 주는 데 유리하게 사용될 수 있다는 사실을 기초로 하고 있다. 원하지 않는 상기 양의 커패시턴스와 병렬로 음의 커패시턴스를 설치함으로써, 이 양의 커패시턴스는 적어도 일부는 제거될 수 있다. 본 발명에 따른 조치를 이용함으로써, 컴팩트하고 쉽게 직접화가 가능한, 원하지 않는 커패시턴스를 보상해 주는 수단이 구현된다.
본 발명에 따른 장치의 실시예는 이 장치가 공통 컬렉터 구조의 트랜지스터, 즉 트랜지스터의 이미터와 기준단자와의 사이에 접속된 다이오드를 구비하고 있음을 특징으로 하고 있다.
흔히 원하지 않는 상당한 커패시턴스를 가진 이미터 출력측에 부하로서 접속된 공통 컬렉터 트랜지스터 회로는 불안정해 질 수 있다. 상기 이미터 출력측에 접속되어 브레이크스루에서 구동되는 다이오드로 원하지 않는 커패시턴스를 보상함으로써, 상기 공통 컬렉터 트랜지스터 회로의 안정도는 크게 향상된다.
본 발명에 따른 그러한 장치의 또 다른 실시예는 공통 이미터 구조의 트랜지스터, 즉 트랜지스터의 컬렉터와 기준단자와의 사이에 접속된 다이오드를 구비하고 있음을 특징으로 하고 있다. 공통 이미터 트랜지스터 회로의 대역폭은 흔히 상기회로의 컬렉터 출력측에 나타나는, 기생의 또는 원하지 않는 커패시턴스에 의해 제한된다. 상기 컬렉터 출력측에 접속되어 브레이크스루에서 구동되는 다이오드를 제공함으로써, 상기 대역폭은 크게 향상된다. 또 다른 이점으로는 다이오드의 남아있는 미분 저항(differential resistance)으로 인해, 다이오드가 적절히 치수화되었을 때 상기 다이오드의 미분 저항이 컬렉터 저항기로 사용될 수 있음에 따라 컬렉터 저항기는 더 이상 필요없게 되는 점을 들 수 있다.
본 발명에 따른 장치의 일실시예는 이 장치가 반도체 재료상의 집적회로인 것을 특징으로 하고 있다. 본 발명의 조치는 어떠한 외부 구성요소도 필요없음에 따라 반도체 재료상의 집적화에 특히 적합하다. 또한, 특히 반도체 장치의 분야에서, 원하지 않는 또는 기생의 커패시턴스의 문제는 흔히 그러한 장치의 성능을 제한한다.
본 발명에 따른 그러한 장치의 또 다른 실시예는 복수의 노드중 한 노드가 본드패드에 접속되어 있음을 특징으로 하고 있다. 집적회로에서, 이 집적회로의 입력측과 출력측은 본드패드를 통해 제공된다. 본드패드는 반도체 재료의 기판에 상당한 커패시턴스를 가지고 있으며, 이에따라 흔히 그 집적회로의 상기 입력 또는 출력의 대역폭이 제한된다. 이 기생 커패시턴스는 브레이크스루에서 구동되는 다이오드를 상기 본드패드에 접속시킴으로써 제거될 수 있다.
본 발명에 따른 그러한 장치의 일실시예는 복수의 노드중 어느 한 노드가 집적회로의 상호접속 와이어에 접속되어 있음을 특징으로 하고 있다. 집적회로상의 상호접속 와이어들은 상기 회로의 서로 다른 구성요소를 접속하는데 사용된다. 이들 와이어가 반도체 재료에 인접해 있음에 따라 이들 와이어는 본 발명에 따른 조치를 이용하여 보상될 수 있는 기생 커패시턴스를 가지고 있다.
본 발명에 따른 그러한 장치의 또 다른 실시예는 본드패드 또는 상호접속 와이어와 반도체 재료의 기판과의 사이에 매몰층이 설치되어 있고 상기 본드 패드 또는 상호접속 와이어와 상기 매몰층과의 사이에 다이오드가 접속되어 있음을 특징으로 하고 있다. 본드패드 또는 상호접속 와이어 아래에 반도체 재료의 매몰층을 포함시킴으로써, 상기 기생 커패시턴스는 이제 본드패드 또는 상호접속 와이어와 기판과의 사이가 아닌, 본드 패드 또는 상호접속 와이어와 상기 매몰층과의 사이에 형성되게 된다. 이제, 반도체 재료의 제조중에 상기 층과 상기 본드패드 또는 상호접속 와이어와의 간격이 정확하게 제어될 수 있음에 따라, 상기 기생 커패시턴스의 값은 양호하게 설정되게 된다. 이제, 상기 기생 커패시턴스의 정확한 보상은 브레이크스루에서 구동되는 다이오드의 적절한 치수화에 의해 가능하다. 또 다른 이점으로는 기생 커패시턴스가 상기 본드패드 또는 와이어와 상기 층과의 사이에 포함되어 있으며, 이에따라 반도체 재료상에 존재하는 다른 장치들과의 접속이 줄어든다는 점을 들 수 있다.
본 발명에 따른 일실시예는 상기 장치가 다이오드를 통해 바이어스 전류를 제공하는 수단을 더 구비하고 있음을 특징으로 하고 있다. 상기 다이오드를 통해 바이어스 전류를 선택함으로써, 다이오드의 음의 커패시턴스의 적절한 값을 선택할 수 있고, 이에따라 음의 커패시턴스의 값이 원하지 않는 커패시턴스의 값에 동조될 필요가 없는 상황에서, 원하지 않는 커패시턴스의 정확한 보상이 가능해진다.
본 발명의 상기 목적 및 특징은 도면을 참조한 바람직한 실시예에 대한 다음 설명으로부터 보다 명백해진다.
도면에서 동일한 부분에는 동일한 참조부호가 부여되어 있다.
전자 장치(Electron Devices)의 IEEE 논문, Vol.ED-13, NO.1의 169-174 페이지에는 애벌런치 다이오드의 동작에 대해 설명되어 있다. 이 논문에서는 애벌런치 주파수보다 높은 주파수에서 다이오드의 임피던스의 저항성분이 음의 값임에 따라얻어지는 효과를 중심으로 설명하고 있다. 이 효과는 예컨대 오실레이터에서 유익하게 이용될 수 있다. 애벌런치 주파수보다 낮은 주파수에서 상기 다이오드는 저항기와 코일의 직렬배열로 간주될 수 있다. 이에 대해서도 상기 논문에 공지되어 있다. 도 1에는 애벌런치 주파수보다 낮은 주파수에서 브레이크스루의 다이오드의 등가회로도가 도시되어 있으며, 이 회로는 저항(R)을 가지고 있는 저항기와 인덕턴스(L)를 가지고 있는 코일의 직렬배열을 구비하고 있다. 도 1의 이 직렬배열의 어드미턴스(Y5)는 다음과 같다:
단, ω는 레디얼(radial) 주파수이다.
상기 저항기의 저항값이 상기 코일의 임피던스보다 상당히 크면, 상기 직렬 배열은 상기 저항기와, 음의 커패시턴스를 가지고 있는 커패시터의 병렬배열에 의해 근사화될 수 있다. 이 근사화는 애벌런치 주파수보다 낮은 주파수의 경우에 유효하다. 도 2에는 컨덕턴스(G)를 가지고 있는 컨덕터와 커패시턴스(C)를 가지고 있는 커패시터와의 병렬배열에 의해 근사화된 등가회로가 도시되어 있으며, 여기서 G=1/R이다. 도 2의 병렬배열의 어드미턴스(YP)는 다음과 같다:
이들 어드미턴스(YS,YP)는 동일해야 하므로, 상기 YS와 YP의 식으로부터 커패시턴스 값(C)은 음의 값이고 그리고 주파수에 따라 달라짐과 아울러, 다음과 같음을 알 수 있다:
따라서, 상기 애벌런치 주파수 이하의 주파수의 브레이크스루에서 동작하는 상기 다이오드는 컨덕터(G)와 음의 커패시턴스(C)와의 병렬배열로 간주될 수 있다. 양의 커패시턴스에 병렬로 음의 커패시턴스를 스위칭함으로써, 양의 커패시턴스가 보상된다. 따라서, 용량성 성분을 포함하고 있는 임피던스에 병렬로 브레이크스루에서 동작하는 다이오드를 스위칭함으로써, 상기 용량성 성분은 효과적으로 보상될 수 있다. 일반적으로 다이오드는 쉽게 집적화가 가능할 뿐만 아니라 다소 간단하고 소형인 디바이스이므로, 본 발명은 특히 집적회로에서 원하지 않는 커패시턴스의 보상에 흥미로운 해답을 제공해 준다, 여기서 언급되는 브레이크스루는 대역-대역 터널링(band-band tunnelling) 또는 임팩트 이온화(impact-ionisation) 또는 이들 둘에 의해 야기된 캐리어 발생 현상이다. 따라서, 브레이크스루 메카니즘은 애벌런치 브레이크스루에 제한되지 않고, 터널링과 같은 다른 브레이크스루 메카니즘도 포함한다.
도 3에는 종래의 제1증폭기 배열, 소위 공통 컬렉터 배열의 회로도가 도시되어 있다. 전압원(1)은 저항기(3)를 통해 트랜지스터(T1)의 베이스에 접속되어 있다. 트랜지스터(T1)의 이미터는 제1노드(20)에 접속되어 있다. 전류원(5)은 이 제1노드(20)와 제2노드(21)와의 사이에 접속되어 있으며, 이들 노드중 적어도 각각의 어느 한 노드는 신호를 전달한다. 상기 제2노드(21)는 기준단자(31)에 접속되어 있다. 공급전압원(7)이 기준단자(30,31)에 접속되어 있다. 상기 트랜지스터(T1)의 컬렉터는 상기 기준단자(30)에 접속되어 있다. 이 증폭기 배열은 여기서는 전압원(1)과 저항기(3)에 의해 나타내어져 있는 고임피던스 출력과 저 임피던스 부하와의 사이에서 버퍼로 흔히 사용된다. 이 부하는 여기서는 노드(20)와 노드(21)와의 사이에 접속되어 있는 커패시터(9)에 의해 나타내어져 있는 실질적으로 용량성인 부분으로 이루어져 있다. 이 용량성 부하는 많은 것들에 의해 생길 수 있다. 예컨대, 이 증폭기 배열의 출력측은 통상 다른 트랜지스터 회로들의 입력측에 접속되게 된다. 이들 트랜지스터 회로의 입력측은 특히 집적회로에서 기생 커패시턴스를 흔히 가지고 있으며, 이에따라 상기 증폭기 배열의 출력측에는 용량성 부하가 걸리게 된다. 또한, 이 증폭기 배열의 출력측을 다른 회로에 접속하는 와이어는 집직회로에 기생 커패시턴스를 흔히 가지고 있다. 고임피던스 출력과 용량성 부하와의 조합은 흔히 고주파수에서 증폭기 배열의 불안정을 야기시킨다.
도 4에는 본 발명에 따른 전자 장치의 제1실시예의 회로도가 도시되어 있다. 이 도 4는 애노드가 노드(20)에 접속되어 있고 캐소드가 노드(21)에 접속되어 있음과 아울러 브레이크스루에서 동작하는 다이오드(11)가 상기 증폭기 배열에 추가되어 있다는 점에서 도 3과는 다르다. 용량성 부하에 병렬로 브레이크스루의 다이오드를 사용함으로써, 상기 부하의 용량성 부분은 특정 주파수대역에서 전부(또는 원한다면, 일부)가 보상될 수 있으며, 이에따라 앞서 언급한 불안정은 피할 수 있다. 음의 커패시턴스의 값이 상기 다이오드를 통해 흐르는 전류의 함수이므로, 그 음의 커패시턴스의 값은 상기 다이오드와 직렬로 추가적인 전류원을 설치함으로써 조절될 수 있다. 이상으로부터, 브레이크스루의 상기 다이오드를 사용하는 것은 증폭기의 출력측에서 나타나는 기생 커패시턴스를 보상하는데에 제한되지 않을 뿐더러, 증폭기의 입력측에 있는 기생 커패시턴스를 보상할 수 있음을 알 수 있다.
도 5에는 종래의 제2증폭기 배열의 회로도가 도시되어 있다. 이 도 5는, 저항기(13)가 트랜지스터(T1)의 컬렉터와 기준단자(30)와의 사이에 접속되어 있고; 트랜지스터(T2)와 전류원(15)이 추가되어 있고 이 트랜지스터(T2)의 베이스가 트랜지스터(T1)의 컬렉터에 접속되어 있으며, 상기 트랜지스터(T2)의 컬렉터가 상기 기준단자(30)에 접속되어 있고, 상기 전류원(15)이 트랜지스터(T2)의 이미터의 일측에 그리고 기준단자(31)의 또 다른 일측에 접속되어 있으며; 노드(20)는 이제 트랜지스터(T1)의 컬렉터와 트랜지스터(T2)의 베이스가 접속되어 있는 노드이며; 노드(21)는 상기 기준단자(30)에 접속되어 있고; 기생 커패시턴스를 나타내는 커패시터(9)가 노드(20)와 노드(21)와의 사이에 접속되어 있으며; 그리고 커패시턴스(10)가 트랜지스터(T1)의 이미터가 AC신호에 대해서 기준단자(31)에 사실상 단락되도록 제공되어 있다는 점에서 도 3과 다르다.
이런 종류의 증폭기 배열은 흔히 고주파 집적회로에 사용된다. 이 증폭기 배열의 대역폭의 지배적인 제한은 저항기(13)의 저항값과, 트랜지스터(T1)의 기생 커패시턴스(컬렉터-기판 커패시턴스, 컬렉터-베이스 커패시턴스)의 기생 커패시턴스, 와이어의 기생 커패시턴스 및 트랜지스터(T2)(컬렉터-베이스 커패시턴스, 베이스-이미터 커패시턴스, 및 확산 커패시턴스)의 기생 커패시턴스의 전체 커패시턴스값과의 곱으로 이루어진 시정수에 의해 주로 결정되며, 결과적으로 얻어지는 상기 커패시턴스 값은 상기 노드(20)와 노드(21)와의 사이에서 커패시터(9)의 커패시턴스로 도시되어 있다.
도 6에는 본 발명에 따른 전자 장치의 제2실시예의 회로도가 도시되어 있다. 도 6은 상기 저항기(13)가, 애노드는 노드(21)에 접속되고 캐소드는 노드(20)에 접속된 다이오드(11)로 대체되었다는 점에서 도 5와는 다르다. 저항기(13)를 브레이크스루에서 동작하는 다이오드로 대체함으로써, 커패시터(9)의 커패시턴스 값은(적어도 부분적으로는) 보상될 수 있으며, 이에따라 증폭기 배열의 대역폭이 증가한다. 상기 저항기(13)에 병렬로 다이오드(11)를 설치하는 것도 가능하지만, 브레이크스루에서 동작하는 다이오드(11)의 미분 저항은 상기 저항기(13)를 대체하여 사용될 수 있다. 트랜지스터(T2)는 도 5 및 도 6의 증폭기 배열에 필수적인 것이 아닐 뿐만 아니라, 상기 증폭기 배열의 대역폭을 제한하는 기생 커패시턴스의 가능한 발생원을 보여주는 역할을 한다. 또한, 도 5의 트랜지스터(1)의 컬렉터-베이스 접합상에 브레이크스루에서 구동되는 다이오드를 접속함으로써, 이 트랜지스터의 베이스에 다이오드의 애노드를 접속함으로써, 그리고 이 트랜지스터의 컬렉터에 다이오드의 캐소드를 접속함으로써, 상기 트랜지스터(T1)의 컬렉터-베이스 커패시턴스를 보상할 수도 있다. 피드백 저항기가 트랜지스터의 컬렉터와 베이스와의 사이에 접속되어 있는 도 5의 여러 가지 증폭기 배열은 트랜지스터의 컬렉터-베이스 커패시턴스의 보상을 위해 브레이크스루에서 구동되는 다이오드를 구비할 수도 있다. 그러한 보상을 위해, 다이오드의 애노드는 트랜지스터의 베이스에 접속되고, 다이오드의 캐소드는 트랜지스터의 컬렉터에 접속된다.
도 7에는 집적화된 반도체 장치를 나타내는 도면이 도시되어 있다. 케이스 또는 하우징(61)내의 반도체 몸체(62)는 지지대(63)에 장착되어 있고, 상기 집적화된 반도체 장치의 본드패드(bondpad)(66)는 본딩된 와이어(65)를 통해 접속 핀(64)에 접속되어 있다. 상기 집적화된 반도체 장치의 본드패드는 반도체 장치의 기판에 기생 커패시턴스를 가지고 있다. 상기 본드패드와 상기 기판과의 사이에 있는 기생 커패시턴스는 이 본드패드와 기판과의 사이에 접속되어 있는 브레이크스루의 다이오드에 의해 보상될 수 있다. 상기 집적화된 반도체 장치는 이 특정예에서 상기 본드패드(66)에 접속되어 있는 적어도 1개의 상호접속 와이어(67)를 구비하고 있다. 잘 알려진 바와같이, 상호접속 와이어는 또한, 장치들간에 접속을 제공하는데 사용되며, 이들 장치는 상기 반도체 몸체(62)에 집적화되어 있다. 집적회로의 상호접속 와이어는 와이어와 예컨대 반도체 몸제(62)의 기판과의 사이에 기생 커패시턴스를 가지고 있고, 이 기생 커패시턴스는 상기 와이어와 기판과의 사이에 접속되어 브레이크스루에서 구동되는 다이오드에 의해 보상될 수 있다. 실제로, 상호접속 와이어에 상기 다이오드가 접속되도록 되어 있더라도, 이 예는 브레이크스루에서 동작하는 다이오드가 또한 그러한 상호접속 와이어의 기생 커패시턴스의 보상에 사용될 수 있음을 설명하기 위해 의도된 것에 불과하다.
도 8에는 본드패드와, 개략적으로 본 발명의 취지에 따라 사용된 다이오드와 를 구비하고 있는 반도체 장치의 단면도가 도시되어 있다. 도시된 반도체 장치의 구조는 설명을 위해 의도된 것에 불과하며, 그에 한정하는 의미로 고려되어서는 안된다. 반도체 재료는 흔히 알려져 있는 방법 단계들로 제조된다. 영역( I )은 도 7의 본드패드(66)와 유사한 금속 본드패드이다. 본드패드 대신에, 상기 영역( I )은 또한 상호접속 와이어를 나타낼 수도 있다. 영역(II)은 SiO2의 절연층이다. 영역(III)은 n형 재료로 크게 도핑된 영역(V)과 영역(VI)을 접속하는 금속 접촉부(VIII)를 가지고 있는, SiO2의 얇은 층이다. 영역(VI)은 소위 매몰된 n형임과 아울러, 기준전위측에 접속되어 있다. 영역(IV)은 또 다른 SiO2층이다. 영역(VII)은 반도체 재료의 p형 기판임과 아울러, 통상 접지기준측에 접속되어 있다. 매몰된 n 층없이, 본드패드(영역 I )와 기판(영역 VII)과의 사이에 기생 커패시턴스가 존재한다. 반도체 몸체상에 밀접한 간격을 두고 있는 다수의 장치를 가지고 있는, 과밀하게 패킹(packing)된 반도체 장치에서, 가능한 기생 커패시턴스는 본드패드에 밀접해 있는 장치들과 본드패드와의 사이에서 생성된다. 이에따라 상기 본드패드로부터 다수의 기생 커패시턴스가 생성된다. 이 커패시턴스의 양 및 값은 양호하게 설정되지 않으며, 따라서 보상하기에 어렵다. 상기 매몰된 n층(VI)을 추가함으로써, 기생 커패시턴스는 본드패드와 상기 매몰된 n층(VI)과의 사이에서 생성되게 된다. 상기 층과 상기 본드패드간의 간격이 이들 사이의 층의 두께에 의해 잘 조절됨에 따라, 양호하게 설정된 기생 커패시턴스가 얻어지며, 이때 이 커패시턴스는 상기 본드패드와 상기 매몰된 n층과의 사이에 있는 영역에 억제된다. 따라서, 상기 본드패드와 상기 인접 장치와의 사이에는 큰 기생 커패시턴스가 더 이상 존재하지 않게 된다. 양호하게 설정된 기생 커패시턴스는 본드패드로부터 기판에까지, 심지어는 인접 장치에 까지에서 불충분하게 설정된 어떠한 기생 커패시턴스보다도 용이하게 보상될 수 있다. 상기 기생 커패시턴스의 보상을 위해, 브레이크스루의 다이오드(11)가 상기 본드패드와 상기 매몰된 n층과의 사이에 접속될 수 있다. 이를 위해, 상기 본드패드는 비교적 낮은 바이어스 전압으로 바이어스될 수 있고 상기 매몰된 n층은 구동을 위해 충분히 높은 바이어스 전압으로 바이어스될 수 있으며, 이에따라 브레이크스루의 다이오드(11)가 역바이어스된다.
도 4에서 전압원(1)에 공급된 전압의 적절한 바이어스 전압성분을 선택함으로써, 다이오드(11)는 브레이크스루에서 구동되게 된다. 전압원(7)에 의해 적절한 전압값을 선택함으로써 도 6의 다이오드(11)도 브레이크스루에서 자동적으로 구동되게 된다. 예컨대, 본드패드와 기판과의 사이에 접속되어 있는 다이오드의 경우에, 브레이크스루에서 다이오드를 구동하기 위해서는 별개의 바이어스회로가 필요할 수 있다. 도 9의 회로도는 본 발명의 취지에 따라 사용된 다이오드 바이어스 회로를 나타낸다. 이 예시적인 회로는 도 4 및 도 6에서와 같이, 공급 또는 바이어스전압의 적절한 선택에 의해 가능한 브레이크스루가 존재하지 않으면 사용될 수 있다. 도시된 회로는 원칙적으로 간단한 트랜지스터 회로이며, 이때 트랜지스터(T3)의 베이스는 전압원(17)에 의해 공급된 바이어스전압을 수신한다. 트랜지스터(T3)의 이미터는 저항기(19)를 통해 기준단자(30)에 접속되어 있다. 상기 다이오드는 기준단자(31)에 접속되어 있는 노드(21)와 트랜지스터(T3)의 컬렉터에 접속되어 있는 노드(20)와의 사이에 접속되어 있다. 전압원(7)은 기준단자(30)와 기준단자(31)와의 사이에 접속되어 있다. 다이오드(11)의 양단전압이 충분히 크면, 다이오드(11)는 브레이크스루에서 구동되게 된다. 전압원(17)에 의해 공급된 전압및 저항기(19)의 저항값의 적절한 선택에 의해, 상기 다이오드를 통해 흐르는 전류는 원하는 값으로 설정될 수 있다. 이 바이어스 회로는 노드(20)에 의해 나타내어진 본드 패드에 접속될 때 예컨대 상기 다이오드에 바이어스를 걸어주기 위해 사용될 수 있으며, 이때 기판은 노드(21)로 나타내어질 수 있다.
브레이크스루에서 동작하는 다이오드는 가변 커패시턴스 다이오드에 병렬로 브레이크스루의 다이오드를 스위칭함으로써 가변 커패시턴스 다이오드의 최소 커패시턴스 값을 줄이는데 유리하게 사용될 수 있으며, 이에따라 가변 커패시턴스의 상대적인 범위가 증가한다. 브레이크스루의 다이오드를 이용하거나 임피던스 매칭 네트워크에서 브레이크스루의 다이오드를 이용하는 표면탄성파(SAW)필터의 입력 커패시턴스의 보상과 같은 다른 응용도 가능할 수 있다.
보상수단으로서 브레이크스루의 다이오드를 사용하면 코일과 같은 종래의 보상수단에 비해, 상기 다이오드의 남아있는 미분저항으로 인해 DC에 대해서는 단락이 존재하지 않게 된다는 또 다른 이점이 있다. 이는, 어떠한 DC 차단용 커패시터, 즉 상당히 큰 커패시턴스 값을 위해 상당한 칩면적을 필요로 함과 아울러 여분의 핀을 요구하는 외부 커패시터로 구현됨에 따라, 결과적으로 집적회로에서 바람직하지 않은 DC 차단용 커패시터를 필요로 하지 않음을 의미한다. 이 특성은 도 6에서 이용되며, 이때 다이오드는 도 5의 저항기(13)를 대체하고 커패시턴스(9)를 보상해준다.
지금까지 설명한 본 발명의 실시예들은 예시적인 것이지 제한의 의미는 아니다. 이전에 도시된 회로에서, NPN(또는 PNP) 트랜지스터는 물론 PNP(또는 NPN) 트랜지스터로 대체될 수 있으며, 이 경우에 다이오드(11)의 방향은 반대로 되어야 한다. 상기 다이오드는 트랜지스터로 구현될 수 있는데, 이 경우에는 베이스-이미터 또는 베이스-컬렉터만이 사용된다. 첨부된 청구의 범위에 한정되는 본 발명의 범위로부터 벗어나지 않고 당업자에 의해서 이들 실시예에 대한 여러 가지의 수정예가 행해질 수 있다.

Claims (8)

  1. 두 노드(20,21), 및 상기 두 노드들 사이의 용량성 임피던스의 적어도 일부를 보상하는 수단을 구비하고 있는 전자 장치에 있어서,
    상기 보상 수단은 상기 노드(20,21)에 접속된 역바이어스 다이오드(11)를 구비하고 있고, 상기 다이오드(11)는 브레이크스루(breakthrough)에서 구동되는 것을 특징으로 하는 전자 장치.
  2. 제1항에 있어서,
    상기 전자 장치는 공통 컬렉터 구조의 트랜지스터(T1)를 구비하고 있고, 상기 다이오드(11)는 상기 트랜지스터(T1)의 이미터와 기준단자(31) 사이에 접속되어 있는 것을 특징으로 하는 전자 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 전자 장치는 공통 이미터 구조의 트렌지스터(T1)를 구비하고 있고, 상기 다이오드(11)는 상기 트랜지스터(T1)의 컬렉터와 기준단자(30) 사이에 접속되어 있는 것을 특징으로 하는 전자 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 전자 장치는 반도체 재료상에 있는 집적회로인 것을 특징으로 하는 전자 장치.
  5. 제4항에 있어서,
    상기 노드 중 어느 한 노드는 본드패드에 접속되는 것을 특징으로 하는 전자 장치.
  6. 제4항에 있어서,
    상기 노드 중 어느 한 노드는 상기 집적회로의 상호접속 와이어에 접속되고, 기판에 대한 상기 와이어의 커패시턴스는 보상될 용량성 커패시턴스의 일부인 것을 특징으로 하는 전자 장치.
  7. 제5항에 있어서,
    매몰 층이 상기 본드패드 또는 상기 상호접속 와이어와 상기 반도체 재료의 기판과의 사이에 설치되고, 상기 다이오드는 상기 본드패드 또는 상기 상호접속 와이어와 상기 매몰층과의 사이에 접속되는 것을 특징으로 하는 전자 장치.
  8. 제1항 또는 제2항에 있어서,
    상기 전자 장치는 상기 다이오드(11)를 통하여 바이어스 전류를 제공하는 수단을 더 구비하고 있는 것을 특징으로 하는 전자 장치.
KR1019960706408A 1995-03-13 1996-02-15 원하지않는커패시턴스를보상하는수단을구비한전자장치 KR100369911B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95200600.5 1995-03-13
EP95200600 1995-03-13

Publications (2)

Publication Number Publication Date
KR970703619A KR970703619A (ko) 1997-07-03
KR100369911B1 true KR100369911B1 (ko) 2003-06-19

Family

ID=8220085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960706408A KR100369911B1 (ko) 1995-03-13 1996-02-15 원하지않는커패시턴스를보상하는수단을구비한전자장치

Country Status (7)

Country Link
US (1) US5694071A (ko)
EP (1) EP0760165B1 (ko)
JP (1) JP4031032B2 (ko)
KR (1) KR100369911B1 (ko)
DE (1) DE69637117T2 (ko)
TW (1) TW377518B (ko)
WO (1) WO1996028847A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2301706A (en) * 1995-06-01 1996-12-11 Plessey Semiconductors Ltd Intergrated inductor arrangement
JP4930571B2 (ja) * 2009-10-20 2012-05-16 サンケン電気株式会社 容量性負荷の駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501635B1 (ko) * 1969-10-06 1975-01-20
US3786321A (en) * 1973-03-08 1974-01-15 Bell Telephone Labor Inc Color camera tube target having integral indexing structure
US4158787A (en) * 1978-05-08 1979-06-19 Hughes Aircraft Company Electromechanical transducer-coupled mechanical structure with negative capacitance compensation circuit
US4360745A (en) * 1979-10-10 1982-11-23 Hughes Aircraft Company Depletion capacitance compensator
DE3121671A1 (de) * 1981-05-30 1982-12-16 Philips Patentverwaltung Gmbh, 2000 Hamburg "schaltungsanordnung mit einer integrierten halbleiterschaltung"

Also Published As

Publication number Publication date
TW377518B (en) 1999-12-21
JPH10500554A (ja) 1998-01-13
WO1996028847A1 (en) 1996-09-19
US5694071A (en) 1997-12-02
KR970703619A (ko) 1997-07-03
JP4031032B2 (ja) 2008-01-09
DE69637117T2 (de) 2008-02-07
DE69637117D1 (de) 2007-07-19
EP0760165A1 (en) 1997-03-05
EP0760165B1 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
US6417735B1 (en) Amplifier with bias compensation using a current mirror circuit
US4214252A (en) Semiconductor device having a MOS-capacitor
US7595696B2 (en) Power amplifier
US6775525B1 (en) Radio communication apparatus and semiconductor device
EP0439230B1 (en) Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits
US6559718B2 (en) Semiconductor integrated circuit device
US6724270B2 (en) Oscillation circuit of cascode connection type
KR100369911B1 (ko) 원하지않는커패시턴스를보상하는수단을구비한전자장치
JPH07211875A (ja) ゲートアレイ用アナログ出力駆動回路
US4230999A (en) Oscillator incorporating negative impedance network having current mirror amplifier
KR0177928B1 (ko) 광대역 증폭회로
US7081799B2 (en) Bipolar transistor, oscillation circuit, and voltage controlled oscillator
CA2371066A1 (en) Overvoltage protection
US5578862A (en) Semiconductor integrated circuit with layer for isolating elements in substrate
JPS6229158A (ja) 電圧クランプ回路を含む集積回路装置
KR890003415B1 (ko) 반도체 집적회로
US4017749A (en) Transistor circuit including source voltage ripple removal
KR100364486B1 (ko) 반도체 장치
US5475327A (en) Variable impedance circuit
JP4037752B2 (ja) 追尾回路
JP3373267B2 (ja) Ｌｃ素子及び半導体装置
KR0184520B1 (ko) 반도체 회로 장치
JPH0160967B2 (ko)
JPH07170134A (ja) 増幅器回路
EP0091996B1 (en) An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it.

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19961113

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010215

Comment text: Request for Examination of Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20061209