[go: up one dir, main page]

KR100364398B1 - Plasma Display Panel and Driving Method Thereof - Google Patents

Plasma Display Panel and Driving Method Thereof Download PDF

Info

Publication number
KR100364398B1
KR100364398B1 KR1020000041528A KR20000041528A KR100364398B1 KR 100364398 B1 KR100364398 B1 KR 100364398B1 KR 1020000041528 A KR1020000041528 A KR 1020000041528A KR 20000041528 A KR20000041528 A KR 20000041528A KR 100364398 B1 KR100364398 B1 KR 100364398B1
Authority
KR
South Korea
Prior art keywords
sustain
scan
electrode
discharge
priming
Prior art date
Application number
KR1020000041528A
Other languages
Korean (ko)
Other versions
KR20020008857A (en
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000041528A priority Critical patent/KR100364398B1/en
Publication of KR20020008857A publication Critical patent/KR20020008857A/en
Application granted granted Critical
Publication of KR100364398B1 publication Critical patent/KR100364398B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2925Details of priming
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 발광효율 및 콘트라스트를 향상시킴과 아울러 전극수를 감소시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel capable of improving the luminous efficiency and contrast and reducing the number of electrodes.

본 발명의 플라즈마 디스플레이 패널은 주사라인마다 형성된 주사/서스테인전극과, 주사/서스테인전극과 교차되는 방향으로 형성되는 어드레스전극과, n(단, n은 1이상의 홀수) 번째 주사/서스테인전극과 n+1 번째 주사/서스테인전극의 사이에 형성되어 이웃한 두 주사/서스테인전극에서 각각 공통으로 사용되는 프라이밍 전극을 구비한다.The plasma display panel of the present invention includes a scan / sustain electrode formed for each scan line, an address electrode formed in a direction intersecting the scan / sustain electrode, an n-th scan / sustain electrode, and n + A priming electrode is formed between the first scan / sustain electrodes and commonly used in two adjacent scan / sustain electrodes.

본 발명에 의하면, 방전셀의 주변부에 형성된 주사/서스테인전극과 방전셀의 경계부에 형성된 프라이밍전극라인간에 넓은 발광면적을 가지는 서스테인 방전을 함으로써 발광효율을 향상시킬 수 있다.According to the present invention, the light emission efficiency can be improved by performing a sustain discharge having a large light emitting area between the scan / sustain electrode formed at the periphery of the discharge cell and the priming electrode line formed at the boundary of the discharge cell.

Description

플라즈마 디스플레이 패널 및 그 구동방법{Plasma Display Panel and Driving Method Thereof}Plasma Display Panel and Driving Method Thereof

본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로 특히, 발광효율 및 콘트라스트를 향상시킴과 아울러 전극수를 감소시킬 수 있도록 한 플라즈마 디스플레이 패널 및 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof, and more particularly, to a plasma display panel and a driving method capable of improving the luminous efficiency and contrast and reducing the number of electrodes.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when ultraviolet light generated by gas discharge excites the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1은 종래의 3전극 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge PDP.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24)의 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode alternating surface discharge type PDP is formed on a scan / sustain electrode 12Y and a common sustain electrode 12Z formed on an upper substrate 10, and a lower substrate 18. An address electrode 20X is provided. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 12Y and the common sustain electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 12Y and the common sustain electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

도 2는 종래의 3 전극 교류 면방전형 PDP의 구동장치를 나타내는 도면이다.2 is a view showing a driving apparatus of a conventional three-electrode AC surface discharge type PDP.

도 2를 참조하면, 종래의 3 전극 교류 면방전형 PDP의 구동장치는 m×n 개의 방전셀들(1)이 주사/서스테인전극라인들(Y1내지Ym), 공통서스테인전극라인들(Z1내지Zm) 및 어드레스전극라인들(X1내지Xn)과 접속되게끔 매트릭스 형태로 배치된 PDP(30)와, 주사/서스테인전극라인들(Y1내지Ym)을 구동하기 위한 주사/서스테인 구동부(32)와, 공통서스테인전극라인들(Z1내지Zm)을 구동하기 위한 공통서스테인 구동부(34)와, 기수 번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)과 우수 번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)을 분할 구동하기 위한 제 1 및 제 2 어드레스 구동부(36A,36B)를 구비한다. 주사/서스테인 구동부(32)는 주사/서스테인전극라인들(Y1내지Ym)에 스캔펄스와 서스테인펄스를 순차적으로 공급하여 방전셀들(1)이 라인 단위로 순차적으로 주사되게 함과 아울러 m×n 개의 방전셀들(1) 각각에서의 방전이 지속되게 한다. 공통서스테인 구동부(34)는 공통서스테인전극라인들(Z1내지Zm) 모두에 서스테인 펄스를 공급하게 된다. 제 1 및 제 2 어드레스 구동부(36A,36B)는 스캔펄스에 동기되게끔 영상 데이터를 어드레스전극라인들(X1내지Xn)에 공급하게 된다. 제 1 어드레스 구동부(36A)는 기수 번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)에 영상데이터를 공급하고 제 2 어드레스 구동부(36B)는 우수 번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)에 영상데이터를 공급한다.Referring to FIG. 2, in the conventional three-electrode alternating current surface-discharge type PDP driving apparatus, m × n discharge cells 1 have scan / sustain electrode lines Y1 to Ym and common sustain electrode lines Z1 to Zm. ) And a PDP 30 arranged in a matrix so as to be connected to the address electrode lines X1 to Xn, a scan / sustain driver 32 for driving the scan / sustain electrode lines Y1 to Ym; Common sustain driver 34 for driving common sustain electrode lines Z1 to Zm, odd-numbered address electrode lines X1, X3, ..., Xn-3, Xn-1 and even-numbered address electrode lines First and second address drivers 36A and 36B for dividing and driving (X2, X4, ..., Xn-2, Xn) are provided. The scan / sustain driver 32 sequentially supplies scan pulses and sustain pulses to the scan / sustain electrode lines Y1 to Ym so that the discharge cells 1 are sequentially scanned in line units, and m × n The discharge in each of the four discharge cells 1 is continued. The common sustain driver 34 supplies a sustain pulse to all of the common sustain electrode lines Z1 to Zm. The first and second address drivers 36A and 36B supply image data to the address electrode lines X1 through Xn in synchronization with the scan pulse. The first address driver 36A supplies image data to the odd-numbered address electrode lines X1, X3, ..., Xn-3, Xn-1, and the second address driver 36B supplies the even-numbered address electrode lines ( Image data is supplied to X2, X4, ..., Xn-2, Xn).

이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 도 3과 같이 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드별(SF1내지SF8) 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The three-electrode AC surface discharge type PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray levels of an image. Each subfield is further divided into a reset period for uniformly discharging the discharge, an address period for selecting the discharge cells, and a sustain period for expressing the gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. In addition, each of the eight subfields SF1 to SF8 is divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased.

도 4는 종래의 3전극 교류 면방전형 PDP의 구동방법에 있어서 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동파형을 나타낸 파형도이다.4 is a waveform diagram showing a driving waveform supplied to each electrode line of the PDP in each subfield in the conventional method of driving a three-electrode AC surface discharge type PDP.

도 4를 참조하면, 하나의 서브필드는 전 화면을 초기화하는 리셋 기간, 전 화면을 선 순차 방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어진다. 먼저 리셋 기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 공통서스테인전극라인(Z)에 공급되는 방전펄스로 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 간에 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 순차적으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 이때, 공통서스테인전극라인(Z)들에는 소정레벨의 직류전압이 공급되며, 이 직류전압은 어드레스전극라인(X)과 주사/서스테인전극라인(Y) 사이의 어드레스 방전이 안정적으로 일어날 수 있게 한다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다.Referring to FIG. 4, one subfield is divided into a reset period for initializing the entire screen, an address period for writing data while scanning the entire screen in a linear sequential manner, and a sustain period for maintaining the light emission state of the cells in which the data is written. Lose. First, during the reset period, the discharge cells are initialized, and discharge is generated between the scan / sustain electrode line (Y) and the common sustain electrode line (Z) by a discharge pulse supplied to the common sustain electrode line (Z) to assist the address discharge. Priming charged particles and wall charges are formed in the cells. In the address period, scan pulses (-Vs) are sequentially applied to the scan / sustain electrode lines (Y) of the PDP, and data pulses (Vd) are synchronized with the scan pulses (-Vs) to each address electrode line (X). Supplied to. At this time, a common level DC voltage is supplied to the common sustain electrode lines Z, and the DC voltage enables stable address discharge between the address electrode line X and the scan / sustain electrode line Y. . In the sustain period, a sustain pulse is supplied to the scan / sustain electrode line Y and the common sustain electrode line Z to emit light of the selected discharge cells in the address period.

하지만, 이와 같이 구동되는 종래의 PDP는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)이 방전셀의 중앙부에 집중되어 있기 때문에 발광효율, 즉 휘도가 저하되는 문제점이 있다. 또한, 리셋기간에 일어나는 리셋방전이 발광을 수반하여 콘트라스트 저하된다. 더불어, 방전셀마다 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)이 형성되기 때문에 코스트(Cost)가 높아진다.However, the conventional PDP driven as described above has a problem in that luminous efficiency, that is, luminance is lowered because the scan / sustain electrode line Y and the common sustain electrode line Z are concentrated in the center of the discharge cell. In addition, the reset discharge occurring in the reset period decreases the contrast with light emission. In addition, since the scan / sustain electrode line Y and the common sustain electrode line Z are formed for each discharge cell, the cost is increased.

따라서, 본 발명의 목적은 발광효율 및 콘트라스트를 향상시킴과 아울러 전극수를 감소시킬 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.Accordingly, an object of the present invention relates to a plasma display panel and a method of driving the same, which can improve the luminous efficiency and contrast and reduce the number of electrodes.

도 1은 종래의 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.1 is a perspective view showing a discharge cell structure of a conventional plasma display panel.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 전체적인 전극 라인 및 방전셀의 배치 구조를 도시한 평면도.FIG. 2 is a plan view showing an arrangement of electrode lines and discharge cells of the plasma display panel shown in FIG. 1;

도 3은 도 1에 도시된 플라즈마 디스플레이 패널에서 한 프레임의 계조를 나타내는 도면.3 is a diagram illustrating gray levels of one frame in the plasma display panel shown in FIG. 1;

도 4는 도 1에 도시된 PDP의 구동방법에 있어서 서브필드 별로 플라즈마 디스플레이 패널의 각 전극 라인에 공급되는 구동파형을 나타내는 파형도.FIG. 4 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of a plasma display panel for each subfield in the driving method of the PDP shown in FIG. 1;

도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 전극구조를 나타내는 평면도.5 is a plan view showing an electrode structure of a plasma display panel according to an embodiment of the present invention.

도 6은 도 5에 도시된 플라즈마 디스플레이 패널에 공급되는 구동파형을 나타내는 파형도.FIG. 6 is a waveform diagram illustrating a driving waveform supplied to the plasma display panel shown in FIG. 5.

도 7a 내지 도 7d는 도 6의 도시된 서스테인 기간에 발생되는 서스테인 방전 순서를 나타내는 도면.7A to 7D are diagrams showing a sustain discharge sequence occurring in the sustain period shown in FIG.

도 8a 내지 도 8d는 도 7a 내지 도 7d의 서스테인 방전에 의해 전극라인들에흐르는 전류를 나타내는 도면.8A to 8D are diagrams showing currents flowing through electrode lines by the sustain discharge of FIGS. 7A to 7D;

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1,40 : 방전셀 10 : 상부기판1,40: discharge cell 10: upper substrate

12Y : 주사/서스테인전극 12Z : 공통서스테인전극12Y: scan / sustain electrode 12Z: common sustain electrode

14,22 : 유전체층 16 : 보호막14,22 dielectric layer 16: protective film

18 : 하부기판 20X : 주사/서스테인전극18: lower substrate 20X: scanning / sustaining electrode

24 : 격벽 26 : 형광체층24: partition 26: phosphor layer

30 : PDP 32 : 주사/서스테인 구동부30: PDP 32: scan / sustain drive unit

34 : 공통서스테인 구동부 36A : 제 1 어드레스 구동부34: common sustain driver 36A: first address driver

34B : 제 2 어드레스 구동부 42 : 블랙 매트릭스34B: second address driver 42: black matrix

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 주사라인마다 형성된 주사/서스테인전극과, 주사/서스테인전극과 교차되는 방향으로 형성되는 어드레스전극과, n(단, n은 1이상의 홀수) 번째 주사/서스테인전극과 n+1 번째 주사/서스테인전극의 사이에 형성되어 이웃한 두 주사/서스테인전극에서 각각 공통으로 사용되는 프라이밍 전극을 구비한다.In order to achieve the above object, the plasma display panel of the present invention includes a scan / sustain electrode formed for each scan line, an address electrode formed in a direction crossing the scan / sustain electrode, and n (where n is an odd number of 1 or more). And a priming electrode formed between the sustain electrode and the n + 1 th scan / sustain electrode and commonly used in two neighboring scan / sustain electrodes.

또한, 본 발명의 플라즈마 디스플레이 패널의 구동방법은 프라이밍전극과 어드레스전극에 소정의 전압을 인가하여 리셋방전을 일으키는 단계를 포함한다.In addition, the driving method of the plasma display panel of the present invention includes applying a predetermined voltage to the priming electrode and the address electrode to cause a reset discharge.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 5 내지 도 8d를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 8D.

도 5는 본 발명의 실시예에 의한 PDP의 전극구조를 나타내는 도면이다.5 is a diagram illustrating an electrode structure of a PDP according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 PDP는 어드레스전극라인들(X1내지Xn)과 교차되는 방향으로 형성되는 주사/서스테인전극라인들(Y1내지Ym) 및 프라이밍전극라인들(P1내지Pm/2)을 구비한다. 주사/서스테인전극라인들(Y1내지Ym)과 어드레스전극라인들(X1내지Xn)의 교차부에는 방전셀들(40)이 형성된다. 프라이밍전극라인들(P1내지Pm/2)은 방전셀들(40)의 경계부에 형성되고, 프라이밍전극라인들(P1내지Pm/2) 상에는 블랙 매트릭스(42)가 형성된다. 또한, 프라이밍전극라인들(P1내지Pm/2)은 n(단, n은 1 이상의 홀수) 번째 주사/서스테인전극라인과 n+1 번째 주사/서스테인전극라인의 사이에 형성된다. 주사/서스테인전극라인들(Y1내지Ym)은 프라이밍전극라인들(P1내지Pm/2)과 넓은 거리를 유지할 수 있도록 방전셀의 주변부에 형성된다. 이를 종래의 PDP와 대비해 보면, 본 발명에서는 방전셀들(40)의 사이에 프라이밍전극라인들(P1내지Pm/2)이 형성되므로 서스테인펄스를 공급받는 공통서스테인전극, 즉 프라이밍전극라인들(P1내지Pm/2)의 수를 1/2로 줄일 수 있다.Referring to FIG. 5, the PDP of the present invention includes scan / sustain electrode lines Y1 to Ym and priming electrode lines P1 to Pm / 2 formed in a direction crossing the address electrode lines X1 to Xn. It is provided. Discharge cells 40 are formed at the intersections of the scan / sustain electrode lines Y1 to Ym and the address electrode lines X1 to Xn. The priming electrode lines P1 to Pm / 2 are formed at the boundary of the discharge cells 40, and the black matrix 42 is formed on the priming electrode lines P1 to Pm / 2. In addition, priming electrode lines P1 to Pm / 2 are formed between the n th scan / sustain electrode line and the n + 1 th scan / sustain electrode line. The scan / sustain electrode lines Y1 to Ym are formed at the periphery of the discharge cell to maintain a large distance from the priming electrode lines P1 to Pm / 2. In contrast to the conventional PDP, in the present invention, since the priming electrode lines P1 to Pm / 2 are formed between the discharge cells 40, the common sustain electrodes supplied with the sustain pulse, that is, the priming electrode lines P1. The number of to Pm / 2) can be reduced to 1/2.

도 6은 도 5에 도시된 본 발명의 PDP의 구동파형을 나타내는 파형도이다.FIG. 6 is a waveform diagram illustrating a driving waveform of the PDP of the present invention shown in FIG. 5.

도 6을 참조하면, 본 발명의 PDP의 구동파형은 전 화면을 초기화하는 리셋 기간, 전 화면을 선순차 방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어진다. 먼저, 리셋 기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 프라이밍전극라인(P)에 공급되는 방전펄스로 주사/서스테인전극라인(Y)과 프라이밍전극라인(P) 간에 방전을 일으켜 각 방전셀들(40)에 프라이밍 하전입자 및 벽전하를 형성시킨다. 이때, 리셋방전에 의해 발생되는 미세발광은 프라이밍전극라인(P) 상에 형성되는 블랙 매트릭스(42)에 의해 차단된다. 리셋기간에 발생된 프라이밍 하전입자들은 프라이밍전극라인(P)과 인접된 방전셀에 공급된다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 순차적으로 인가되고, 스캔펄스에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 프라이밍전극라인(P)에 서스테인 펄스(SUSP)가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다. 이때, 서스테인 방전은 주사/서스테인전극라인(Y) 및 프라이밍전극라인(P) 사이에 일어나기 때문에 방전 경로가 긴 서스테인 방전을 일으킬 수 있다.Referring to FIG. 6, the driving waveform of the PDP according to the present invention includes a reset period for initializing the entire screen, an address period for writing data while scanning the entire screen in a linear order manner, and a sustain for maintaining the light emission state of the cells in which the data is written. Divided into periods. First, in the reset period, the discharge cells are initialized, and discharge is generated between the scan / sustain electrode line Y and the priming electrode line P by the discharge pulse supplied to the priming electrode line P to assist the address discharge. Priming charged particles and wall charges are formed in the field 40. At this time, the fine light emission generated by the reset discharge is blocked by the black matrix 42 formed on the priming electrode line (P). Priming charged particles generated during the reset period are supplied to the discharge cells adjacent to the priming electrode line (P). In the address period, scan pulses (-Vs) are sequentially applied to each scan / sustain electrode line (Y) of the PDP, and data pulses (Vd) are supplied to each address electrode line (X) in synchronization with the scan pulses. In the sustain period, the sustain pulse SUSP is supplied to the scan / sustain electrode line Y and the priming electrode line P to emit light of the discharge cells selected in the address period. At this time, since the sustain discharge is generated between the scan / sustain electrode line (Y) and the priming electrode line (P), the sustain discharge may have a long discharge path.

서스테인 기간을 상세히 설명하면, 먼저, 기수(Odd) 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)에 서스테인 펄스(SUSP)가 공급된다. 이때, 오방전을 방지하기 위해서 우수(even) 번째 주사/서스테인전극라인(Y2,Y4,…,Ym)에는 서스테인 펄스(SUSP)보다 낮은 레벨을 가지는 직류전압(Vm)이 공급된다. 또한, 각각의 주사/서스테인전극라인(Y) 사이에는 프라이밍전극라인(P)이 형성되어 있기 때문에 방전은 거리가 짧은 주사/서스테인전극라인(Y)과 프라이밍전극라인(P) 간에 발생한다. 즉, 오방전을 방지하기 위하여 공급되는 직류전압(Vm)은 생략될 수 있다. 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)에 서스테인 펄스(SUSP)가 공급되면 도 7a와 같이 어드레스 기간에 선택된 방전셀들에 포함된 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)과 프라이밍전극라인(P)간에 서스테인 방전이 발생한다. 이때, 전류는 도 8a와 같이 기수번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)으로부터 프라이밍전극라인(P)으로 흐르게 된다. 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)과 프라이밍전극라인(P) 간에 서스테인 방전이 발생된 후 프라이밍전극라인(P)에 서스테인 펄스(SUSP)가 공급된다. 프라이밍전극라인(P)에 서스테인펄스가 공급되면 도 7b와 같이 프라이밍전극라인(P)과 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym) 간에 서스테인 방전이 발생한다. 즉, 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)에는 잔류 벽전하가 형성되어 있기 때문에 상대적 전위차에 의해 프라이밍전극라인(P)과 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym) 간에 서스테인 방전이 발생한다. 이때, 전류는 도 8b와 같이 프라이밍전극라인(P)으로부터 우수번째 주사/서스테인전극라인(Y2,Y4,…,Ym)으로 흐르게 된다. 프라이밍전극라인(P)에 서스테인펄스가 공급된 후 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym)에 서스테인펄스(SUSP)가 공급된다. 이때 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)에는 오방전 방지를 위한 직류전압(Vm)이 공급된다. 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym)에 서스테인펄스(SUSP)가공급되면 도 7c와 같이 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym)과 프라이밍전극라인(P) 간에 방전이 일어난다. 이때, 전류는 도 8c와 같이 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym)으로부터 프라이밍전극라인(P)으로 흐르게 된다. 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym)에 서스테인펄스(SUSP)가 공급된 후 프라이밍전극라인(P)에 서스테인펄스(SUSP)가 공급된다. 프라이밍전극라인(P)에 서스테인펄스(SUSP)가 공급되면 도 7d와 같이 프라이밍전극라인(P)과 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1) 간에 방전이 일어난다. 즉, 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym)에는 잔류 벽전하가 형성되어 있기 때문에 상대적 전위차에 의해 프라이밍전극라인(P)과 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1) 간에 서스테인 방전이 일어난다. 이때, 전류는 도 8d와 같이 프라이밍전극라안(P)으로부터 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)으로 흐르게 된다.When the sustain period is described in detail, first, the sustain pulse SUSP is supplied to the odd-numbered scan / sustain electrode lines Y1, Y3, ..., Ym-1. At this time, the DC voltage Vm having a level lower than the sustain pulse SUSP is supplied to the even-numbered scan / sustain electrode lines Y2, Y4, ..., Ym in order to prevent mis-discharge. Further, since the priming electrode line P is formed between each scan / sustain electrode line Y, the discharge occurs between the scan / sustain electrode line Y and the priming electrode line P having a short distance. That is, the DC voltage Vm supplied in order to prevent erroneous discharge can be omitted. When the sustain pulse SUSP is supplied to the odd-numbered scan / sustain electrode lines Y1, Y3, ..., Ym-1, the odd-numbered scan / sustain electrode line Y1 included in the discharge cells selected in the address period as shown in FIG. 7A. , Y3, ..., Ym-1) and sustain discharge generate | occur | produce between the priming electrode line P. FIG. At this time, the current flows from the radix scan / sustain electrode lines Y1, Y3, ..., Ym-1 to the priming electrode line P as shown in FIG. 8A. After a sustain discharge is generated between the odd-numbered scan / sustain electrode lines Y1, Y3,..., Ym-1 and the priming electrode line P, a sustain pulse SSUS is supplied to the priming electrode line P. When the sustain pulse is supplied to the priming electrode line P, a sustain discharge occurs between the priming electrode line P and the even-numbered scan / sustain electrode lines Y2, Y4, ..., Ym as shown in FIG. 7B. That is, since residual wall charges are formed in the odd-numbered scan / sustain electrode lines Y1, Y3, ..., Ym-1, the priming electrode line P and the even-numbered scan / sustain electrode line Y2, Sustain discharge occurs between Y4, ..., Ym). At this time, the current flows from the priming electrode line P to the even-numbered scan / sustain electrode lines Y2, Y4, ..., Ym as shown in FIG. 8B. After the sustain pulse is supplied to the priming electrode line P, the sustain pulse SSUS is supplied to the even-numbered scan / sustain electrode lines Y2, Y4, ..., Ym. At this time, a direct current voltage Vm is supplied to the odd-numbered scan / sustain electrode lines Y1, Y3,..., Ym-1 to prevent erroneous discharge. When the sustain pulse SSUS is supplied to the even-numbered scan / sustain electrode lines Y2, Y4,..., And Ym, the even-numbered scan / sustain electrode lines Y2, Y4 .., Ym and the priming electrode line as shown in FIG. 7C. Discharge occurs between P). At this time, the current flows from the even-numbered scan / sustain electrode lines Y2, Y4, ..., Ym to the priming electrode line P as shown in FIG. 8C. After the sustain pulse SSUS is supplied to the even-numbered scan / sustain electrode lines Y2, Y4, ..., Ym, the sustain pulse SSUS is supplied to the priming electrode line P. When the sustain pulse SSUS is supplied to the priming electrode line P, a discharge occurs between the priming electrode line P and the odd-numbered scan / sustain electrode lines Y1, Y3, ..., Ym-1 as shown in FIG. 7D. That is, since residual wall charges are formed in even-numbered scan / sustain electrode lines Y2, Y4, ..., Ym, the priming electrode line P and the odd-numbered scan / sustain electrode line Y1, Y3, ..., and sustain discharge occurs between Ym-1). At this time, the current flows from the priming electrode Ra inside P to the odd-numbered scan / sustain electrode lines Y1, Y3, ..., Ym-1 as shown in FIG. 8D.

본 발명의 실시예에 따른 서스테인 방전은 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1), 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym), 우수 번째 주사/서스테인전극라인(Y2,Y4,…,Ym), 기수 번째 주사/서스테인전극라인(Y1,Y3,…,Ym-1)의 순으로 발생되며, 이와 같은 과정을 반복하여 소정시간 반복하여 계조를 표현하게 된다. 또한, 서스테인 기간에 전류는 서스테인 방전시마다 그 흐름이 변화된다. 즉, 전류는 서스테인 방전시마다 주사/서스테인전극라인(Y)과 프라이밍전극라인(P)간에 교번적으로 흐르게 된다. 따라서, 플라즈마 디스플레이 패널의 노이즈를 최소화 할 수 있다.Sustain discharge according to an embodiment of the present invention is the odd-numbered scan / sustain electrode line (Y1, Y3, ..., Ym-1), even-numbered scan / sustain electrode line (Y2, Y4, ..., Ym), even-numbered scan / It is generated in the order of the sustain electrode lines (Y2, Y4, ..., Ym) and the scan scan / sustain electrode lines (Y1, Y3, ..., Ym-1) in the order. Done. Also, in the sustain period, the current changes in flow every time sustain discharge is performed. That is, the current alternately flows between the scan / sustain electrode line Y and the priming electrode line P at each sustain discharge. Therefore, noise of the plasma display panel can be minimized.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법에 의하면 방전셀의 주변부에 형성된 주사/서스테인전극과 방전셀의 경계부에 형성된 프라이밍전극라인간에 넓은 발광면적을 가지는 서스테인 방전을 함으로써 발광효율을 향상시킬 수 있다. 또한, 리셋방전이 발생되는 미세발광을 블랙 매트릭스로 차단함으로써 콘트라스트를 향상시킬 있다. 나아가, 공통서스테인전극라인으로 사용되는 프라이밍전극라인을 방전셀의 경계부에 형성함으로써 전극수를 주사/서스테인전극라인의 절반으로 줄일 수 있다.As described above, according to the plasma display panel and the driving method thereof according to the present invention, the light emission efficiency is achieved by performing a sustain discharge having a large emission area between the scan / sustain electrode formed at the periphery of the discharge cell and the priming electrode line formed at the boundary of the discharge cell. Can improve. In addition, the contrast can be improved by blocking the fine light emission in which the reset discharge is generated by the black matrix. Further, the number of electrodes can be reduced to half of the scan / sustain electrode line by forming the priming electrode line used as the common sustain electrode line at the boundary of the discharge cell.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (9)

주사라인마다 형성된 주사/서스테인전극과,A scan / sustain electrode formed for each scan line; 상기 주사/서스테인전극과 교차되는 방향으로 형성되는 어드레스전극과,An address electrode formed in a direction crossing the scan / sustain electrode; n(단, n은 1이상의 홀수) 번째 주사/서스테인전극과 n+1 번째 주사/서스테인전극의 사이에 형성되어 이웃한 두 주사/서스테인전극에서 각각 공통으로 사용되는 프라이밍 전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.n (where n is an odd number of one or more) and a priming electrode formed between the n + 1 th scan / sustain electrodes and commonly used in two neighboring scan / sustain electrodes. Plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 프라이밍 전극은 상기 방전셀들의 경계부에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the priming electrode is formed at a boundary of the discharge cells. 제 1 항에 있어서,The method of claim 1, 상기 프라이밍 전극상에 블랙 매트릭스가 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a black matrix is formed on the priming electrode. 제 2 항에 있어서,The method of claim 2, 상기 주사/서스테인전극은 상기 방전셀의 경계부에 형성된 프라이밍 전극과 넓은 폭을 유지할 수 있도록 상기 방전셀의 주변부에 형성되는 것을 특징으로 하는플라즈마 디스플레이 패널.And the scan / sustain electrode is formed at a periphery of the discharge cell to maintain a wide width with the priming electrode formed at the boundary of the discharge cell. 주사라인마다 형성된 주사/서스테인전극과, 상기 주사/서스테인전극과 직교하는 방향으로 형성된 어드레스전극과, n(n은 1이상의 홀수)번째 주사/서스테인전극과 n+1번째 주사/서스테인전극 사이에 형성되어 이웃한 두 주사/서스테인전극에서 각각 공통으로 사용되는 프라이밍 전극을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서,A scan / sustain electrode formed for each scan line, an address electrode formed in a direction orthogonal to the scan / sustain electrode, and between n (n is an odd number of one or more) scan / sustain electrodes and n + 1 scan / sustain electrodes In the driving method of the plasma display panel having a priming electrode commonly used in two adjacent scan / sustain electrodes, respectively, 상기 프라이밍전극과 어드레스전극에 소정의 전압을 인가하여 리셋방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And applying a predetermined voltage to the priming electrode and the address electrode to cause a reset discharge. 제 5 항에 있어서,The method of claim 5, 리셋기간에 상기 프라이밍 전극에 소정레벨의 전압을 가지는 리셋펄스가 공급되는 단계와,Supplying a reset pulse having a predetermined level of voltage to the priming electrode in a reset period; 상기 리셋펄스에 동기되어 상기 리셋펄스 보다 낮은 레벨의 전압을 가지는 오방전 방지펄스가 상기 어드레스 전극에 인가되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And applying an anti-discharge prevention pulse having a voltage lower than the reset pulse to the address electrode in synchronization with the reset pulse. 제 5 항에 있어서,The method of claim 5, 서스테인 기간에 상기 주사/서스테인전극과 상기 프라이밍전극 간에 교번적으로 서스테인 펄스가 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a sustain pulse supplied alternately between the scan / sustain electrode and the priming electrode in a sustain period. 제 7 항에 있어서,The method of claim 7, wherein 상기 서스테인 펄스는 상기 기수 번째 주사/서스테인전극, 프라이밍 전극, 우수 번째 주사/서스테인전극 및 프라이밍 전극의 순으로 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the sustain pulses are supplied in order of the odd-numbered scan / sustain electrode, the priming electrode, the even-numbered scan / sustain electrode, and the priming electrode. 제 8 항에 있어서,The method of claim 8, 상기 기수 번째 주사/서스테인전극에 상기 서스테인 펄스가 공급될 때 상기 우수 번째 주사/서스테인전극에 상기 서스테인 펄스보다 낮은 전압 레벨을 가지는 직류 전압이 공급되는 단계와,Supplying a DC voltage having a voltage level lower than that of the sustain pulse to the even-numbered scan / sustain electrode when the sustain pulse is supplied to the odd-numbered scan / sustain electrode; 상기 우수 번째 주사/서스테인전극에 상기 서스테인 펄스가 공급될 때 상기 기수 번재 주사/서스테인전극에 상기 서스테인 펄스보다 낮은 전압 레벨을 가지는 직류 전압이 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And supplying a DC voltage having a voltage level lower than that of the sustain pulse to the odd-numbered scan / sustain electrode when the sustain pulse is supplied to the even-numbered scan / sustain electrode. Way.
KR1020000041528A 2000-07-20 2000-07-20 Plasma Display Panel and Driving Method Thereof KR100364398B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000041528A KR100364398B1 (en) 2000-07-20 2000-07-20 Plasma Display Panel and Driving Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000041528A KR100364398B1 (en) 2000-07-20 2000-07-20 Plasma Display Panel and Driving Method Thereof

Publications (2)

Publication Number Publication Date
KR20020008857A KR20020008857A (en) 2002-02-01
KR100364398B1 true KR100364398B1 (en) 2002-12-11

Family

ID=19678892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041528A KR100364398B1 (en) 2000-07-20 2000-07-20 Plasma Display Panel and Driving Method Thereof

Country Status (1)

Country Link
KR (1) KR100364398B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265163A (en) * 1998-03-18 1999-09-28 Fujitsu Ltd Driving method of AC PDP

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265163A (en) * 1998-03-18 1999-09-28 Fujitsu Ltd Driving method of AC PDP

Also Published As

Publication number Publication date
KR20020008857A (en) 2002-02-01

Similar Documents

Publication Publication Date Title
KR100341313B1 (en) Plasma Display Panel And Apparatus And Method Of Driving The Same
KR20040013160A (en) Method Of Driving Plasma Display Panel
KR100324262B1 (en) Plasma Display Panel and Method of Driving the same
US20040169621A9 (en) Plasma display and driving method thereof
KR20010060783A (en) Plasma Display Panel and Method of Driving the Same
JP2005141257A (en) Method for driving plasma display panel
KR20060067277A (en) Driving Method of Plasma Display Panel
KR100421487B1 (en) Driving Method of Plasma Display Panel
KR100330033B1 (en) Method for Driving Plasma Display Panel
KR100336606B1 (en) Plasma Display Panel and Method of Driving the Same
KR100359021B1 (en) Method of Driving Plasma Display Panel
KR100364398B1 (en) Plasma Display Panel and Driving Method Thereof
KR100359016B1 (en) Plasma Display Panel and Method of Driving the same
KR100667109B1 (en) Plasma Display Panel and Driving Method thereof
KR100481215B1 (en) Plasma display panel and driving method thereof
KR100579332B1 (en) Electrode Structure of Plasma Display Panel
KR100365506B1 (en) Plasma Display Panel and Driving Method Thereof
KR100359572B1 (en) Plasma Display Panel
KR100373529B1 (en) Plasma Display Panel and Driving Method Thereof
KR100359570B1 (en) Plasma Display Panel
KR100336609B1 (en) Method of Driving Plasma Display Panel
KR20020039706A (en) Reset Circuit in Plasma Display Panel
KR100764760B1 (en) Plasma Display Panel and Driving Method thereof
KR100373534B1 (en) Driving Method of Plasma Display Panel
KR20010104080A (en) Plasma display panel and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000720

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020527

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021009

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050912

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060911

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070918

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20080926

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20101009