KR100363642B1 - 반도체 소자의 접촉부 형성 방법 - Google Patents

Abstract

반도체 소자의 다층 배선 구조를 요구하는 기술에서 게이트, 소스/드레인을 금속 배선층과 연결하는 콘택 홀 또는 금속 배선층 사이를 연결하는 비아 홀 등의 접촉홀 형성시 생산 비용의 증대없이 효과적으로 스텝 커버리지를 개선하기 위하여, 반도체 소자의 전극 또는 금속 배선 패턴이 형성된 하부 박막 상부에 절연막을 증착하고 평탄화한 후, 절연막 상부에 감광막을 도포하고 노광현상하여 내부 측벽이 계단 형태로된 감광막 패턴을 형성하고 하드 베이크하여 내부 측벽의 계단 형태를 부드러운 곡선 형태로 형성한다. 그리고, 내부 측벽이 부드러운 곡선형으로 된 감광막 패턴을 마스크로 절연막을 건식 식각하여 접촉홀을 형성하고, 감광막 패턴을 제거한 후, 베리어 메탈과 텅스텐을 증착하고 평탄화하여 반도체 소자의 접촉부를 형성한다. 이와 같이 부드러운 곡선 형태를 가진 감광막 패턴을 마스크로 절연막을 건식 식각하여 상부에서 하부까지 부드러운 기울기를 가진 접촉홀을 형성하여 반도체 소자의 접촉부를 형성함으로써 별도의 공정 추가없이 완전한 스텝 커버리지 문제를 해결할 수 있으며, 텅스텐 증착시 보이드 등의 발생을 방지할 수 있어 반도체 소자 제조 공정의 수율을 향상시킬 수 있다.

Description

반도체 소자의 접촉부 형성 방법{METHOD FOR FORMING CONTACT HOLE OF SEMICONDUCTOR DEVICES}

본 발명은 반도체 소자를 제조하는 공정에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정 중 절연막을 통해 전기적으로 격리된 상하부 도전막을 전기적으로 접속하기 위한 접촉부를 형성하기 위한 방법에 관한 것이다.

반도체 집적회로가 고집적화됨에 따라 제한된 면적 내에서 반도체 기판에 형성된 게이트, 소스/드레인과 금속 배선층을 연결하는 콘택과 금속 배선 층간을 연결하는 비아 등을 효과적으로 형성하는 방법들이 제시되고 있다.

특히 집적회로에서의 배선층 다층화하는 다층 배선 기술이 사용되고 있는 데, 다층 배선 기술은 집적회로 내에서의 배선을 다층화하여 제한된 면적의 단일 기판 내에 반도체 소자를 고집적화시키는 방법으로 반도체 소자간에 배선이 통과하는 공간을 고려할 필요가 없기 때문에 반도체 칩의 크기를 작게 가져갈 수 있는 장점이 있다. 그러나 다층 배선 기술은 성막 공정을 반복하여 실시하므로 표면에서의 배선 단선 등의 불량이 발생할 수 있다. 특히, 배선 간의 교차부에서의 단차에 의해 생기는 스텝 커버리지(step coverage) 불량이나 접촉 불량 등이 큰 문제가 되고 있다.

또한 콘택 홀 또는 비아 홀을 형성하고 베리어 메탈(barrier metal)을 증착한 후, 콘택 홀 또는 비아 홀을 매입하기 위한 텅스텐 증착시 홀 내부에 보이드(void)가 발생하는 등의 공정 결함 문제가 있다.

따라서, 최근에는 콘택, 비아 등과 같은 반도체 소자의 접촉구 형성 공정에서 스텝 커버리지 개선 및 보이드 방지 등을 위하여 콘택 홀 또는 비아 홀에 베리어 메탈을 증착할 경우 아르곤(Ar) 가스 등을 이용한 스퍼터 식각(sputter etch)에 의해 콘택 홀 또는 비아 홀의 상부 부분이 경사를 갖도록 한 다음, 홀을 매입하기 위하여 텅스텐을 증착한다.

그러나, 이와 같은 방법에서는 콘택 홀 또는 비아 홀 등과 같은 접촉홀 상부 부분의 아르곤 스퍼터 식각이 접촉홀의 하부 부분까지 부드러운 기울기를 갖지 못하므로 완전하게 스텝 커버리지 문제를 해결할 수 없으며, 반도체 기판 상에서 균일도 측면에서 만족스럽지 못하다.

또한, 아르곤 스퍼터 식각 공정의 추가로 인하여 생산 비용이 증가되는 문제점이 있다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 반도체 소자의 다층 배선 구조를 요구하는 기술에서 게이트, 소스/드레인을 금속 배선층과 연결하는 콘택 홀 또는 금속 배선층 사이를 연결하는 비아 홀 등의 접촉홀 형성시 생산 비용의 증대없이 효과적으로 스텝 커버리지를 개선하는 데 있다.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따라 반도체 소자의 접촉부를 형성하는 방법을 개략적으로 도시한 공정도이다.

상기와 같은 목적을 달성하기 위하여, 본 발명은 접촉부를 형성하기 위한 절연막의 상부에 내부 측벽이 부드러운 곡선형으로 된 감광막 패턴을 형성한 후, 이를 마스크로 절연막을 건식 식각하여 접촉홀을 형성하는 것을 특징으로 한다.

상기 감광막 패턴의 내부 측벽을 부드러운 곡선 형태로 형성하기 위하여, 절연막 상부에 감광막을 도포하고 노광현상하여 내부 측벽이 계단 형태로된 감광막 패턴을 형성한 후, 감광막 패턴을 하드 베이크하여 내부 측벽의 계단 형태를 부드러운 곡선 형태로 형성하는 것을 특징으로 한다.

또한, 상기 감광막 패턴의 내부 측벽을 계단 형태로 형성하기 위하여, 감광막의 도포시 도포 온도를 순차적 또는 연속적으로 변화시키거나 감광막의 도포시 노광 에너지에 대한 감도가 다른 감광막을 적층 구조로 도포하는 것을 특징으로 한다.

또한, 상기 감광막 패턴의 내부 측벽을 계단 형태로 형성하기 위하여, 감광막의 노광시 노광 에너지를 순차적 또는 연속적으로 변화시키는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따라 반도체 소자의 접촉부를 형성하는 방법을 개략적으로 도시한 공정도이다.

먼저 도 1a에 도시한 바와 같이, 게이트, 소스/드레인을 포함하는 반도체 소자의 반도체 소자 전극이 형성된 반도체 기판 또는 반도체 소자의 회로 연결을 위한 금속 박막 패턴이 형성된 금속 배선층 등의 하부 박막(1) 상부에 상부 금속 배선층과의 전기적 격리를 위한 절연막(2)을 증착하고, 평탄화한다. 그리고, 절연막(2) 상부에 감광막을 도포하고, 콘택 홀 또는 비아 홀과 같은 접촉홀 패턴이 형성된 마스크로 노광현상하여 내부 측벽이 계단 형태로 형성된 감광막 패턴(3)을 형성한다. 이때, 계단 형태의 감광막 패턴(3)을 형성하기 위하여, 감광막의 도포시 도포 온도를 순차적 또는 연속적으로 변화시킴으로써 감광막의 하부에서 상부로의 노광 에너지에 대한 감도를 순차적 또는 연속적으로 변화시켜 노광현상시 계단 형태가 되도록 하거나, 감광막의 노광시 노광 에너지를 순차적 또는 연속적으로 변화시킴으로써 노광되는 감광막의 감도를 하부에서 상부로 순차적 또는 연속적으로 변화시켜 노광현상시 계단 형태가 되도록 한다. 또한, 감광막의 도포시 노광 에너지에 대한 감도가 다른 감광막을 적층 구조로 도포하여 노광 현상시 계단 형태가 되도록 한다.

그 다음 도 1b에 도시한 바와 같이, 계단 형상으로 형성된 감광막 패턴(3)을 하드 베이크(hard bake)하여 계단 형상이 부드러운 곡선 형태로 된 감광막 패턴(3)을 형성한다.

그 다음 도 1c에 도시한 바와 같이, 부드러운 곡선 형태로 된 감광막 패턴을마스크로 드러난 절연막(2)을 건식 식각하여 콘택 홀 또는 비아 홀의 접촉홀을 형성한다. 이때, 건식 식각에 의해 절연막(2)이 부드러운 곡선 형태를 가진 감광막 패턴과 동일한 형태로 식각되므로 접촉홀의 상부에서 하부 부분까지 부드러운 기울기를 가지므로 완전하게 스텝 커버리지 문제를 해결할 수 있다. 이후, 감광막 패턴을 제거하고, 부드러운 기울기를 가진 접촉홀을 가진 절연막(2) 전면에 베리어 메탈(4)을 증착한다.

그 다음 도 1d에 도시한 바와 같이, 베리어 메탈(4)이 증착된 절연막(2) 전면에 텅스텐(5)을 두껍게 증착하여 접촉홀을 매입하고, 화학 기계적 연마(chemical machanical polishing, CMP) 등에 의해 절연막(2)의 상부면이 드러나도록 평탄화함으로써 콘택 홀 또는 비아 홀 등과 같은 반도체 소자의 접촉부를 완성한다.

이와 같이 본 발명은 부드러운 곡선 형태를 가진 감광막 패턴을 마스크로 절연막을 건식 식각하여 상부에서 하부까지 부드러운 기울기를 가진 접촉홀을 형성하여 콘택 홀 또는 비아 홀 등과 같은 반도체 소자의 접촉부를 형성함으로써 완전한 스텝 커버리지 문제를 해결할 수 있을 뿐만 아니라 반도체 기판 상에서 만족스러운 균일성을 얻을 수 있으며, 종래 아르곤 스퍼터 식각 등과 같은 추가 공정이 없으므로 생산 비용을 감소시킬 수 있으며, 부드러운 기울기를 가진 접촉홀에 텅스텐을 증착하므로 보이드 등의 발생을 방지할 수 있어 반도체 소자 제조 공정의 수율을 향상시킬 수 있다.

Claims (5)

1. (정정)반도체 소자의 전극 또는 금속 배선 패턴이 형성된 하부 박막 상부에 절연막을 증착하고 평탄화하는 단계와;

   상기 절연막 상부에 도포 온도를 순차적 또는 연속적으로 변화시켜 감광막을 도포하고 노광현상함으로써 내부 측벽이 계단 형태로 된 감광막 패턴을 형성하고, 상기 내부 측벽이 계단 형태로된 감광막 패턴을 하드 베이크하여 상기 내부 측벽의 계단 형태를 부드러운 곡선 형태로 형성하는 감광막 패턴을 형성하는 단계와;

   상기 감광막 패턴을 마스크로 상기 절연막을 건식 식각하여 접촉홀을 형성하는 단계와;

   상기 감광막 패턴을 제거하고, 베리어 메탈과 텅스텐을 증착하여 상기 접촉홀을 매입하는 단계와;

   상기 텅스텐과 베리어 메탈을 화학 기계적 연마하여 상기 절연막의 상부면이 드러나도록 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 접촉부 형성 방법.
2. (삭제)
3. (삭제)
4. (2회정정)반도체 소자의 전극 또는 금속 배선 패턴이 형성된 하부 박막 상부에 절연막을 증착하고 평탄화하는 단계와;

   상기 절연막 상부에 노광 에너지에 대한 감도가 다른 감광막을 적층 구조하여 도포하고 노광현상함으로써 내부 측벽이 계단 형태로 된 감광막 패턴을 형성하고, 상기 내부 측벽이 계단 형태로된 감광막 패턴을 하드 베이크하여 상기 내부 측벽의 계단 형태를 부드러운 곡선 형태로 형성하는 감광막 패턴을 형성하는 단계와;

   상기 감광막 패턴을 마스크로 상기 절연막을 건식 식각하여 접촉홀을 형성하는 단계와;

   상기 감광막 패턴을 제거하고, 베리어 메탈과 텅스텐을 증착하여 상기 접촉홀을 매입하는 단계와;

   상기 텅스텐과 베리어 메탈을 화학 기계적 연마하여 상기 절연막의 상부면이 드러나도록 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 접촉부 형성 방법.
5. (정정)반도체 소자의 전극 또는 금속 배선 패턴이 형성된 하부 박막 상부에 절연막을 증착하고 평탄화하는 단계와;

   상기 절연막 상부에 감광막을 도포하고, 도포된 상기 감광막의 노광시 노광 에너지를 순차적 또는 연속적으로 변화시켜 노광현상함으로써 내부 측벽이 계단 형태로 된 감광막 패턴을 형성하고, 상기 내부 측벽이 계단 형태로된 감광막 패턴을 하드 베이크하여 상기 내부 측벽의 계단 형태를 부드러운 곡선 형태로 형성하는 감광막 패턴을 형성하는 단계와;

   상기 감광막 패턴을 마스크로 상기 절연막을 건식 식각하여 접촉홀을 형성하는 단계와;

   상기 감광막 패턴을 제거하고, 베리어 메탈과 텅스텐을 증착하여 상기 접촉홀을 매입하는 단계와;

   상기 텅스텐과 베리어 메탈을 화학 기계적 연마하여 상기 절연막의 상부면이 드러나도록 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 접촉부 형성 방법.