KR100362474B1

KR100362474B1 - 전이중통신기능이구현된아이이이이1394인터페이스장치

Info

Publication number: KR100362474B1
Application number: KR1019980044120A
Authority: KR
Inventors: 박성현
Original assignee: 삼성전자 주식회사
Priority date: 1998-10-21
Filing date: 1998-10-21
Publication date: 2006-03-27
Anticipated expiration: 2018-10-21
Also published as: US6771612B1; KR20000026539A

Abstract

본 발명의 IEEE 1394 인터페이스 장치는 비디오 신호를 생성하는 소스 생성부와 상기 소스 생성부에 의해 생성된 비디오 신호를 디스플레이하기 위한 디스플레이부를 가지는 제1 시스템과 IEEE 1394 케이블을 전 이중 통신 방식으로 인터페이스한다.

이를 위해, IEEE 1394 인터페이스 장치는 IEEE 1394 케이블로부터 수신되는 신호를 상기 제1 시스템의 디스플레이부로 전송하는 것과 상기 소스 발생부에 의해 생성된 신호를 상기 IEEE 1394 케이블로 전송하는 것이 가능한 양 방향 포트와, 상기 제1 시스템의 소스 생성부에 의해 생성된 이소크로너스 신호를 상기 IEEE 1394 케이블로 전송하는 단 방향 포트를 가지는 포트 스위치를 구비하고 있다.

Description

전 이중 통신 기능이 구현된 아이이이이 1394 인터페이스 장치

본 발명은 인터페이스 장치에 관한 것으로서, 특히 IEEE(Institute of Electrical and Electronic Engineers) 1394 인터페이스 장치에 관한 것이다.

디지털 비디오의 혁명이 가시화 되면서, 각 가전 제품간의 고속 디지털 인터페이스가 요구되어지고 있다. 이러한 요구의 예로서는 MPEG(moving picture expert group)-2 전송 스트림(transfer stream; 이하 'TS'라 함)을 이용한 셋-탑 박스(set-top box), TV, 디지털 비디오 카세트 레코더(digital video cassette recorder; DVCR), 디지털 비디오 캠코더(digital video camcorder; DVC), 컴퓨터 및 주변 기기간의 제어 및 데이터 인터페이스가 있다.

IEEE 1394 인터페이스는 IEEE 1394 프로토콜에 근거한 것으로서, 이와 같은 고속의 디지털 인터페이스에 적합한 인터페이스로서 근래 각광받고 있는 것 중의 하나이다.

도1은 IEEE 1394 인터페이스를 이용한 종래의 어플리케이션을 나타내는 도면이다.

도1에서, IEEE 1394 인터페이스를 이용한 종래의 어플리케이션은 소스 발생부(10), 디스플레이부(20)(또는 저장부)와 IEEE 1394 인터페이스부(30)로 이루어진다.

소스 발생부(10)는 전송 스트림(transfer stream; 이하 'TS'라 함) 형태의 비디오 신호를 생성하며, 생성된 신호를 디스플레이부(20)(또는 저장부)로 전송하거나 IEEE 1394 인터페이스부(30)를 통해 물리층(IEEE 1394 케이블)으로 전송한다.

디스플레이부(20)는 소스 발생부(10)로부터 전송되는 또는 IEEE 1394 인터페이스부(30)를 통해 외부로부터 전송되는 비디오 신호를 디스플레이한다.

IEEE 1394 인터페이스부(30)는 소스 발생부(10)로부터의 신호를 외부(물리층)와 인터페이스하거나 외부로부터의 신호를 디스플레이부(20)와 인터페이스하기 위한 것이다.

도2는 도1에 도시한 IEEE 1394 인터페이스부(30)를 상세하게 나타내는 도면이다.

도2에 도시한 바와 같이, 종래의 IEEE 1394 인터페이스부(30)는 인터페이스(31), 수신기(32), CRC(cycle redundancy check) 검사기(33), 송신기(34), 수신 제어기(35), 사이클 모니터(36), 사이클 타이머(37), 송신 제어기(38), 버퍼(39, 40)로 이루어진다.

도2에서, 물리층으로부터 수신되는 신호는 인터페이스(31)를 통해 수신기(32)로 수신되며, CRC 검사기(33)는 수신되는 신호의 오류 여부를 검사한다. 오류 검사를 마친 수신 신호 중 동화상 데이터 신호와 같은 이소크로너스 (isochronous; 이하 'ISO' 신호라 함) 신호는 수신 제어기(35)를 통해 버퍼(39)로 전송되며, 비동기(asynchronous) 신호는 수신 제어기(35)를 통해 버퍼(40)로 전송된다. 또한, 수신 제어기(35)는 수신기(32)로부터 수신되는 신호를 사이클 모니터(36)로 전송하며, 사이클 모니터(36)는 수신 신호의 타이밍을 모니터링한다.

버퍼(39)는 ISO 신호의 수신 및 송신 신호를 임시 저장하기 위한 FIFO (first-in first-out) 메모리로서, 수신시에는 IRF(Isochronous Receiving FIFO) 메모리로 사용되며, 송신시에는 ITF(Isochronous Transmitting FIFO) 메모리로 사용된다. 버퍼(39)를 거친 수신 ISO 신호는 도1에 도시한 디스플레이부(20)로 전송된다.

버퍼(40)는 비동기 신호의 수신 및 송신 신호를 임시 저장하기 위한 FIFO 메모리로서, 수신시에는 ARF(Asynchronous Receiving FIFO) 메모리로 사용되며, 송신시에는 ATF(Asynchronous Transmitting FIFO) 메모리로 사용된다. 버퍼(40)를 거친 수신 비동기 신호는 전체 동작을 제어하기 위한 마이크로 컨트롤러(마이컴)로 전송된다.

한편, 도1의 소스 발생부(10)에서 생성된 동화상과 같은 ISO 전송 신호는 버퍼(39)에 임시 저장된다. 이 때, 버퍼(39)와 소스 발생부(또는 디스플레이부)와의 신호 송수신을 위한 포트는 한 개의 양 방향 포트를 사용한다. 따라서, 양 방향으로의 ISO 신호의 송, 수신은 가능하나, 동시에 양 방향으로의 통신은 할 수 없게 된다.

버퍼(39)를 거친 ISO 신호는 송신 제어기(38)를 통해 송신기(34)로 전송된다. 이 때, 송신 제어기(38)는 사이클 타이머(37)의 시간 정보에 따라 ISO 전송 신호의 동기 타이밍을 맞춘 후, 송신기(34)로 전송한다. 송신기(34)로부터 출력되는 타이밍이 조절된 ISO 신호는 CRC 검사기(33)에 의해 오류 체크를 위한 CRC 부호가 더해져 물리층으로 전송된다.

한편, 도1 및 도2에 도시한 종래의 IEEE 1394 인터페이스부(30)는 기본적으로 반 이중(half duplex) 통신 방식만을 지원하고, 전 이중(full duplex) 통신 방식은 지원하지 않는다.

즉, 도3a에 도시한 바와 같이 소스 발생부(10)로부터 생성되는 비디오 신호는 디스플레이부(20)로 전송됨과 동시에 IEEE 1394 인터페이스부(30)와 물리층을 통해 다른 가전 제품으로 전송되며, 또한 도3b에 도시한 바와 같이 외부 가전 제품으로부터 생성된 비디오 신호는 IEEE 인터페이스부(30)를 통해 디스플레이부(20)로 수신된다. 그러나, 종래의 IEEE 1394 인터페이스에서는 하나의 양 방향 포트만을 가지고 있기 때문에 소스 발생부(10)로부터 생성된 신호를 IEEE 1394 인터페이스부(30)를 통해 물리층으로 전송하면서 이와 동시에 물리층으로부터 수신되는 신호를 인터페이스부(30)를 통해 디스플레이부(20)로 전송하는 것, 즉, 전 이중 방식의 통신은 불가능하였다.

따라서, 종래의 IEEE 1394 인터페이스에서는 PIP(picture-in-picture) 또는 TV 폰(phone) 등의 쌍방향 애플리케이션이 구현되지 못한다는 문제점이 있었다.

본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 극복하기 위한 것으로서, 전 이중 방식의 통신 기능을 지원하는 IEEE 1394 인터페이스를 제공하기 위한 것이다.

상기와 같은 목적을 달성하기 위해 본 발명은 이소크로너스 비디오 신호를 생성하는 소스 생성부와 상기 소스 생성부에 의해 생성된 비디오 신호를 디스플레이하기 위한 디스플레이부를 가지는 제1 시스템과 IEEE 1394 케이블을 전 이중 통신 방식으로 인터페이스한다.

이를 위해, 본 발명의 하나의 특징에 따른 IEEE 1394 인터페이스 장치는

상기 IEEE 1394 케이블로부터 수신되는 이소크로너스 신호의 타임 스탬프 정보를 분석하여, 전송 중에 발생된 패킷 데이터의 위치 이동을 복구하기 위한 복구 패킷 블록; 상기 소스 생성부에 의해 생성된 이소크로너스 신호의 패킷 데이터의 위치를 나타내는 타임 스탬프를 상기 이소크로너스 신호에 부가하기 위한 타임 스탬프 삽입 블록; 및 상기 복구 패킷 블록에 의해 복구된 이소크로너스 신호를 상기 제1 시스템의 디스플레이부로 전송하며, 상기 제1 시스템의 소스 생성부에 의해 생성된 이소크로너스 신호를 수신하여 상기 타임 스탬프 삽입 블록으로 전송하는 양방향 포트인 제1 포트와, 상기 복구 패킷 블록에 의해 복구된 이소크로너스 신호를 상기 제1 시스템의 디스플레이부로 전송하는 단방향 포트인 제2 포트를 가지며, 상기 제1 포트를 통해 상기 복구 패킷 블록에 의해 복구된 이소크로너스 신호를 상기 디스플레이부로 전송함과 동시에 상기 제2 포트를 통해 상기 소스 발생부에 의해 생성된 이소크로너스 신호를 상기 타임 스탬프 삽입 블록으로 전송하는 것이 가능하도록 상기 제1 포트 및 제2 포트와 상기 복구 패킷 블록 및 타임 스탬프 삽입 블록 사이에 형성되는 이소크로너스 신호의 전송 경로를 각각 제어하는 포트 스위치를 포함한다.

또한, 상기 IEEE 1394 인터페이스 장치는 패킷 데이터의 위치 정보를 나타내는 타임 스탬프를 가지고 있는 이소크로너스 신호를 상기 IEEE 1394 케이블로부터 수신하는 수신기; 상기 수신기에 의해 수신되는 신호의 타이밍을 모니터링하기 위한 사이클 모니터; 상기 사이클 모니터의 모니터링 결과에 기초하여 상기 타임 스탬프 삽입 블록에 의해 형성된 이소크로너스 신호의 동기 타이밍을 맞추는 사이클 타이머; 및 상기 사이클 타이머에 의해 동기 타이밍이 맞추어진 이소크로너스 신호 를 상기 IEEE 1394 케이블로 전송하는 송신기를 더 포함할 수 있다.

여기서, 상기 IEEE 1394 인터페이스 장치는 상기 수신기로부터 수신되는 이소크로너스 신호를 임시 저장하기 위한 제1 버퍼와, 상기 포트 스위치로부터 수신되는 상기 소스 생성부에 의해 생성된 이소크로너스 신호를 임시 저장하기 위한 제2 버퍼를 더 포함할 수 있으며, 상기 IEEE 1394 케이블로부터 수신되는 이소크로너스 신호의 에러를 체크하며, 상기 송신기로부터 송신되는 이소크로너스 신호에 에러 체크를 위한 CRC 부호를 부가하는 CRC 검사기를 더 포함할 수 있다.

이하에서는 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.

도4는 본 발명의 실시예에 따른 디지털 TV 시스템의 블록도를 나타내는 도면이다.

도4에 도시한 바와 같이, 본 발명의 실시예에 따른 디지털 TV 시스템의 블록도는 안테나(110), 튜너부(120), 디멀티플렉서(130), 오디오 디코더(210), 비디오 디코더(220), CPU(central processing unit)(400), IEEE 인터페이스부(300)로 이루어진다. 도4에서, 안테나(110), 튜너부(120)와 디멀티플렉서(130)는 소스 발생부(100)를 이루며, 오디오 디코더(210), 비디오 디코더(220)는 디스플레이부(200)를 이룬다.

안테나(110)는 디지털 위성 또는 공중파를 통해 송신되는 RF(radio frequency) 신호를 수신하며, 튜너부(120)는 안테나로부터 수신되는 RF 신호 중 원하는 채널을 선택하고, 선택된 신호를 중간 주파수 대역(intermediate frequency; IF)의 신호로 전환시킨다. 또한, 튜너부(120)는 이 IF 신호에 대한 에러 정정(forward error correction; FEC)을 수행한다.

디멀티플렉서(130)는 튜너부(120)로부터 출력되는 신호 중 해당 프로그램을 선택하고, 오디오 신호와 비디오 신호를 분리하여 각각 오디오 디코더(210)와 비디오 디코더(220)로 출력한다. 또한, 디멀티플렉서(130)는 튜너부(120)로부터 출력되는 신호를 IEEE 1394 인터페이스부(300)를 통해 물리층(IEEE 1394 케이블)으로 전송하며, IEEE 1394 인터페이스부(300)를 통해 외부로부터 전송되는 신호를 오디오 신호와 비디오 신호로 분리한 후 각각 오디오 디코더(210)와 비디오 디코더(220)로 전송한다.

오디오 디코더(210) 및 비디오 디코더(220)는 디멀티플렉서(130)를 통해 출력되는 오디오 신호 및 비디오 신호를 각각 디코딩하여 스피커와 디스플레이로 출력한다. CPU(400)는 버스(BUS)를 통해 튜너부(120), 디멀티플렉서(130), 오디오 디코더(210), 디스플레이(220)의 동작을 제어한다.

한편, 본 발명의 실시예에 따른 디지털 TV 시스템의 IEEE 1394 인터페이스부(300)는 물리층으로부터 디멀티플렉서(130)로 신호를 전송함과 동시에 디멀티플렉서로부터 물리층으로 신호를 전송하는 전 이중(full duplex) 통신 방식이 가능하다. 도5는 전 이중 통신 방식이 가능한 IEEE 1394 인터페이스부(300)를 상세하게 나타내는 도면이다.

도5에 도시한 바와 같이, 본 발명의 실시예에 따른 IEEE 1394 인터페이스부(300)는 IEEE 1394 인터페이스(310), 수신기(320), CRC 검사기(321), 송신기(330), 수신 제어기(340), 사이클 모니터(341), 사이클 타이머(342), 송신 제어기(350), IRF 버퍼(361), ITF 버퍼(362), ARF 버퍼(363), ATF 버퍼(364), RCPB(371), TSIB(372), 포트 스위치(380), 인터페이스(390)로 이루어진다.

도5에서, 물리층으로부터 수신되는 신호는 IEEE 1394 인터페이스(310)를 통해 수신기(320)로 수신되며, CRC 검사기(321)는 수신되는 신호의 오류 여부를 검사하여 오류가 있는 패킷 데이터는 폐기처리한다.

오류 검사를 마친 수신 신호 중 동화상 데이터 신호와 같은 이소크로너스 (ISO) 신호는 수신 제어기(340)를 통해 이소크로너스 수신 버퍼(IRF)(361)에 전송되며, 비동기 신호는 수신 제어기(340)를 통해 비동기 수신 버퍼(ARF)(363)에 전송된다.

또한, 수신 제어기(340)는 수신 신호를 사이클 모니터(341)로 전송하며, 사이클 모니터(341)는 수신 신호의 타이밍을 모니터링한다.

복구 패킷 블록(ReConstruction Packet block; 이하 'RCPB'라 함)(371)은 IRF 버퍼(361)를 거친 수신 ISO 신호의 타임 스탬프(time stamp) 정보를 분석하여 패킷 데이터의 위치를 재배치(복구)한 후, 복구된 신호를 포트 스위치(380)로 전송한다. 포트 스위치(380)에 전송되는 복구된 수신 ISO 신호는 양방향 포트(A) 또는 단방향 포트(B)를 통해 도4의 디멀티플렉서(130)로 전송된다. 디멀티플렉서(130)로 전송된 신호는 앞서도 언급한 바와 같이 오디오 신호와 비디오 신호로 분리된 후, 오디오 디코더(210)와 비디오 디코더(220)를 통해 각각 스피커와 디스플레이로 전송된다.

ARF 버퍼(363)를 거친 수신 비동기 신호는 인터페이스(363)를 통해 도4의 CPU(400)로 전송된다.

한편, 도4의 디멀티플렉서(130)로부터 송신되는 ISO 신호는 양방향 포트(A)를 통해 타임 스탬프 삽입 블록(time stamp insertion block; 이하 'TSIB'라 함)(372)에 수신되며, TSIB(372)는 송신 ISO 신호의 패킷 데이터의 위치를 나타내는 타임 스탬프를 헤더 정보로 부가하여 ITF 버퍼(362)로 전송하고, ITF 버퍼(362)는 송신 ISO 신호를 임시 저장한다.

ITF 버퍼(362)를 거친 ISO 신호는 송신 제어기(350)를 통해 송신기(330)로 전송된다. 이 때, 송신 제어기(330)는 사이클 타이머(342)의 시간 정보에 따라 ISO 전송 신호의 동기 타이밍을 맞춘 후, 송신기(330)로 전송한다. 송신기(330)로부터 출력되는 동기 타이밍이 조절된 ISO 신호는 CRC 검사기(321)에 의해 오류 체크를 위한 CRC 부호가 더해져 IEEE 1394 인터페이스(310)를 통해 물리층으로 전송된다.

도5에 도시한 IEEE 1394 인터페이스부(300)는 앞서도 언급한 바와 같이 디멀티플렉서(소스 발생부)(130)와 물리층간의 양 방향 신호 전송이 가능한 양 방향 포트(A)와 물리층으로부터 디멀티플렉서(디스플레이부)로의 전송만이 가능한 단 방향 포트(B)를 가지는 포트 스위치(380)를 가지고 있으며, 이에 따라 전 이중 방식의 통신이 가능해진다.

즉, 소스 발생부(100)로부터 물리층으로 비디오 신호를 전송함과 동시에 물리층으로부터 수신되는 신호를 디스플레이부(200)로 전송하는 전 이중 통신을 사용하고자 하는 경우, 소스 발생부(100)로부터 물리층으로의 신호 전송은 양 방향 포트 스위치(A)를 사용하고 물리층으로부터 디스플레이부(300)로의 신호 전송은 단 방향 포트 스위치(B)를 사용하면 가능해 진다.

도6은 이와 같은 전이중 통신 방식이 가능한 포트 스위치의 예를 나타내는 도면이다.

도6에 도시한 바와 같이, 본 발명의 실시예에 따른 포트 스위치는 AND 게이트(381, 382), 멀티플렉서(385), 전송 게이트(386, 384), 버퍼(383)로 이루어진다.

도6에서, RCPB(371)로부터 전송되는 ISO 신호는 AND 게이트(382)의 하나의 입력 단자와 멀티플렉서(385)의 하나의 입력 단자에 전송되며, 포트 A의 인에이블 신호(En(A))는 AND 게이트(382)의 다른 입력 단자와 AND 게이트(381)의 하나의 입력 단자에 공급된다.

AND 게이트(382)의 출력 신호는 전송 게이트(384)에 연결되며, 전송 게이트(384)의 출력 신호는 양 방향 포트 A를 통해 디멀티플렉서(또는 디스플레이부)로 출력된다. 이때, 전송 게이트(384)는 인에이블 신호(En0)에 의해 신호의 전송 여부가 결정된다.

한편, 디멀티플렉서(또는 소스발생부)로부터의 ISO 신호는 양 방향 포트 A를 통해 버퍼(383)에 전송되며, 버퍼(383)의 출력 신호는 AND 게이트(381)의 다른 입력 단자와 멀티플렉서(385)의 다른 입력 단자에 공급된다. AND 게이트(381)의 출력 신호는 TSIB(372)로 출력된다.

멀티플렉서(385)는 선택 신호(Sel)에 의해 입력 단자에 입력되는 두 신호 중 하나를 출력하며, 멀티플렉서(386)의 출력 신호는 전송 게이트(386)를 통해 단 방향 포트(B)를 거쳐 디멀티플렉서(또는 디스플레이부)로 출력한다. 이때 전송 게이트(386)는 포트 B의 인에이블 신호(En(B))에 의해 신호의 전송 여부가 결정된다.

도6에 도시한 포트 스위치에 의하면 인에이블 신호(En(A), En(B), En0)와 멀티플렉서의 선택 신호에 의해 다양한 형태의 신호의 전송을 구현할 수 있으며, 이를 도7a 내지 도7g를 참조하여 설명한다.

도7a 내지 및 도7g는 본 발명의 실시예에 따른 포트 스위치의 구현 예를 나타내는 도면이다.

먼저, 도7a에 도시한 구현 예는 소스 발생부(100)(멀티플렉서)로부터의 ISO 신호가 포트 스위치(380)를 통해 TSIB로 전송되며, RCPB로부터 디스플레이부(200)로는 신호가 전송되지 않은 경우를 나타낸다. 도7a 도시한 신호의 전송의 구현은 인에이블 신호(En(A)를 하이 상태로 하여 AND 게이트(381, 382)를 인에이블시키고, 인에이블 신호 (En(B), En0)를 각각 로우 상태로 하여 전송 게이트(386, 384)의 전송을 차단하면 된다.

한편, 도7b에 도시한 신호의 전송을 위해 위해서는, 인에이블 신호(En(A)를 하이 상태로 하여 AND 게이트(381, 382)를 인에이블시키고, 인에이블 신호 (En(B))를 하이 상태로 하여 전송 게이트(384)의 전송을 인에이블시킨다. 그러면, TSIB 신호로부터 전송되는 ISO 신호는 양 방향 포트 A를 통해 디스플레이부로 전송된다. 그리고, 인에이블 신호(En0)를 로우 상태로 하여 전송 게이트(386)의 전송을 차단하면 된다.

이와 유사하게, 도7c에 도시한 신호의 전송을 구현하기 위해서는 인에이블 신호(En(A)를 하이 상태로 하여 AND 게이트(381)를 인에이블시킨다. 또한, 멀티플렉서(385)의 선택 신호를 통해 전송 게이트(383)의 출력 신호를 선택하고 인에이블 신호(En0)를 하이 상태로 하여 전송 게이트(386)를 인에이블시킨다. 이와 같이 하면, 소스 발생부(100)에서 생성된 신호는 포트 A를 통해 TSIB로 전송됨과 동시에, 포트 B를 통해 디스플레이부(200)로 전송된다.

도7f 및 도7g는 전 이중 통신 방식을 나타내는 신호 전송의 예를 도시하고 있다. 도7f 및 도7g에 도시한 신호의 전송을 구현하기 위해서는 먼저, 인에이블 신호(En(A)를 하이 상태로 하여 AND 게이트(381)를 인에이블시킨다. 또한, 멀티플렉서(385)의 선택 신호를 통해 RCPB로부터 전송되는 신호를 선택하고 인에이블 신호(En0)를 하이 상태로 하여 전송 게이트(386)를 인에이블시킨다. 이와 같이 하면, 소스 발생부(100)에서 생성된 신호는 포트 A를 통해 TSIB로 전송되며, RCPB로부터 전송되는 신호는 포트 B를 통해 디스플레이부로 전송된다.

한편, 도8d 및 도8f에 도시한 신호 전송의 구현 예는 위에서 설명한 내용으로부터 본 발명이 속하는 기술분야의 전문가에 의해 쉽게 이해될 수 있기 때문에 그 상세한 설명은 생략한다.

이상에서 본 발명의 실시예를 상세하게 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 밖의 다양한 변형이나 변경이 가능한 것은 물론이다.

예컨대, 본 발명의 실시예에서 IEEE 1394 인터페이스부는 2개의 포트를 가지는 포트 스위치를 구비하고 있으나, 그 이상의 포트 스위치를 구비할 수도 있다. 또한, 상기 포트 스위치의 포트 중 하나는 양 방향 포트이고 다른 하나는 단 방향 포트이나 이 외에 두 개 모두 양 방향 포트로 구현할 수도 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 IEEE 1394 인터페이스부는 다수의 포트를 구비하여 전 이중 통신이 가능하도록 하기 때문에 PIP 또는 TV 폰 등의 쌍방향 애플리케이션을 적은 비용으로 구현할 수 있다.

도2는 도1의 IEEE 1394 인터페이스부를 상세하게 나타내는 도면이다.

도3a 및 도3b는 종래의 IEEE 1394 인터페이스부의 구현 예를 나타내는 도면이다.

도4는 본 발명의 실시예에 따른 디지털 TV 시스템의 블록도이다.

도5는 본 발명의 실시예에 따른 IEEE 1394 인터페이스부의 상세 블록도이다.

도6은 도5의 포트 스위치를 상세하게 나타내는 도면이다.

Claims

이소크로너스 비디오 신호를 생성하는 소스 생성부와 상기 소스 생성부에 의해 생성된 비디오 신호를 디스플레이하기 위한 디스플레이부를 가지는 제1 시스템과 IEEE 1394 케이블을 인터페이스하기 위한 IEEE 1394 인터페이스 장치에 있어서,

상기 IEEE 1394 케이블로부터 수신되는 이소크로너스 신호의 타임 스탬프 정보를 분석하여, 전송 중에 발생된 패킷 데이터의 위치 이동을 복구하기 위한 복구 페킷 블록;

상기 소스 생성부에 의해 생성된 이소크로너스 신호의 패킷 데이터의 위치를 나타내는 타임 스탬프를 상기 이소크로너스 신호에 부가하기 위한 타임 스탬프 삽입 블록; 및

상기 복구 패킷 블록에 의해 복구된 이소크로너스 신호를 상기 제1 시스템의 디스플레이부로 전송하며, 상기 제1 시스템의 소스 생성부에 의해 생성된 이소크로너스 신호를 수신하여 상기 타임 스탬프 삽입 블록으로 전송하는 양방향 포트인 제1 포트와, 상기 복구 패킷 블록에 의해 복구된 이소크로너스 신호를 상기 제1 시스템의 디스플레이부로 전송하는 단방향 포트인 제2 포트를 가지며, 상기 제1 포트를 통해 상기 복구 패킷 블록에 의해 복구된 이소크로너스 신호를 상기 디스플레이부로 전송함과 동시에 상기 제2 포트를 통해 상기 소스 발생부에 의해 생성된 이소크로너스 신호를 상기 타임 스탬프 삽입 블록으로 전송하는 것이 가능하도록 상기 제1 포트 및 제2 포트와 상기 복구 패킷 블록 및 타임 스탬프 삽입 블록 사이에 형성되는 이소크로너스 신호의 전송 경로를 각각 제어하는 포트 스위치

를 포함하는 IEEE 1394 인터페이스 장치.
제1항에서,

패킷 데이터의 위치 정보를 나타내는 타임 스탬프를 가지고 있는 이소크로너스 신호를 상기 IEEE 1394 케이블로부터 수신하는 수신기;

상기 수신기에 의해 수신되는 신호의 타이밍을 모니터링하기 위한 사이클 모니터;

상기 사이클 모니터의 모니터링 결과에 기초하여 상기 타임 스탬프 삽입 블록에 의해 형성된 이소크로너스 신호의 동기 타이밍을 맞추는 사이클 타이머; 및

상기 사이클 타이머에 의해 동기 타이밍을 맞추어진 이소크로너스 신호를 상기 IEEE 1394 케이블로 전송하는 송신기

를 더 포함하는 IEEE 1394 인터페이스 장치.
제2항에서,

상기 수신기로부터 수신되는 이소크로너스 신호를 임시 저장하기 위한 제1 버퍼와, 상기 포트 스위치로부터 수신되는 상기 소스 생성부에 의해 생성된 이소크로너스 신호를 임시 저장하기 위한 제2 버퍼를 더 포함하는 IEEE 1394 인터페이스 장치.
제3항에서,

상기 IEEE 1394 케이블로부터 수신되는 이소크로너스 신호의 에러를 체크하며, 상기 송신기로부터 송신되는 이소크로너스 신호에 에러 체크를 위한 CRC 부호를 부가하는 CRC 검사기를 더 포함하는 IEEE 1394 인터페이스 장치.
제4항에서,

상기 수신기 및 송신기와 상기 IEEE 1394 케이블을 인터페이스 하기 위한 인터페이스를 더 포함하는 IEEE 1394 인터페이스 장치.
제2항에서,

상기 포트 스위치는

상기 복구 패킷 블록으로부터 수신되는 이소크로너스 신호가 제1 입력 단자에 인가되며, 제1 인에이블 신호가 제2 입력단자에 인가되는 제1 AND 게이트와,

상기 제1 AND 게이트의 출력 신호가 입력으로 인가되고 출력 신호가 상기 제1 포트에 인가되며, 제2 인에이블 신호에 의해 전송 여부가 결정되는 제1 전송 게이트와,

상기 소스 생성부에 의해 생성되는 이소크로너스 신호를 상기 제1 포트를 통해 인가되는 버퍼와,

상기 버퍼의 출력이 제1 입력 단자에 인가되고 상기 제1 인에이블 신호가 제2 입력 단자에 인가되며, 출력 신호가 상기 타임 스탬프 삽입 블록으로 인가되는 제2 AND 게이트와,

상기 제1 버퍼의 출력 신호와 상기 복구 패킷 블록으로부터의 신호 중 하나를 선택하기 위한 멀티플렉서와,

상기 멀티플렉서의 출력 신호가 입력으로 인가되고 출력 신호가 상기 제2 포트에 인가되며, 제3 인에이블 신호에 의해 전송 여부가 결정되는 제2 전송 게이트를 포함하는 IEEE 1394 인터페이스 장치.
이소크로너스 비디오 신호를 생성하는 소스 생성부와 상기 소스 생성부에 의해 생성된 비디오 신호를 디스플레이하기 위한 디스플레이부를 가지는 제1 시스템과 IEEE 1394 케이블을 인터페이스하기 위한 IEEE 1394 인터페이스 장치에 있어서,

상기 IEEE 1394 케이블을 통해 외부로부터 수신되는 신호를 상기 디스플레이부로 전송하며 상기 소스 발생부에 의해 생성된 비디오 신호를 상기 IEEE 케이블로 전송할 수 있는 양 방향 포트; 및

상기 IEEE 1394 케이블을 통해 외부로부터 수신되는 신호를 상기 디스플레이부로 전송하는 단 방향 포트를 가지며,

상기 양 방향 포트를 통해 상기 IEEE 1394 케이블에 의해 복구된 비디오 신호를 상기 디스플레이부로 전송함과 동시에 상기 단 방향 포트를 통해 상기 소스 발생부에 의해 생성된 비디오 신호를 상기 IEEE 1384 케이블로 전송하는 것이 가능하도록 상기 양 방향 포트 및 단 방향 포트와 IEEE 1394 케이블 사이에 형성되는 비디오 신호의 전송 경로를 각각 제어하는

것을 특징으로 하는 IEEE 1394 인터페이스 장치.