[go: up one dir, main page]

KR100361658B1 - 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 - Google Patents

반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 Download PDF

Info

Publication number
KR100361658B1
KR100361658B1 KR1020000071976A KR20000071976A KR100361658B1 KR 100361658 B1 KR100361658 B1 KR 100361658B1 KR 1020000071976 A KR1020000071976 A KR 1020000071976A KR 20000071976 A KR20000071976 A KR 20000071976A KR 100361658 B1 KR100361658 B1 KR 100361658B1
Authority
KR
South Korea
Prior art keywords
high voltage
voltage
signal
response
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000071976A
Other languages
English (en)
Other versions
KR20020042186A (ko
Inventor
김형동
김광현
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000071976A priority Critical patent/KR100361658B1/ko
Priority to US10/000,178 priority patent/US6535447B2/en
Publication of KR20020042186A publication Critical patent/KR20020042186A/ko
Application granted granted Critical
Publication of KR100361658B1 publication Critical patent/KR100361658B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법을 공개한다. 이 장치는 고전압 레벨을 승압하기 위한 복수개의 서브 고전압 발생회로들, 테스트 모드에서 고전압 검출신호 및 복수개의 제어신호들 각각에 응답하여 복수개의 서브 고전압 발생회로들의 동작을 각각 제어하기 위한 복수개의 제어회로들, 액티브 신호에 응답하여 인에이블되고 고전압의 레벨 강하를 검출하여 고전압 검출신호를 발생하기 위한 고전압 레벨 검출회로, 및 테스트 모드에서 외부로부터 인가되는 신호들에 응답하여 복수개의 제어신호들의 상태를 설정하기 위한 모드 설정 회로로 구성되어 있다. 따라서, 테스트 모드에서 인에이블되는 전압 발생기의 개수를 조절하면서 테스트를 수행함으로써 오버킬링을 방지할 수 있다. 또한, 테스트 모드에서 필요로하는 전압 발생기의 개수보다 적은 수의 전압 발생기들을 인에이블하여 테스트를 수행하는 것이 가능하므로 반도체 메모리 장치의 신뢰성이 향상된다.

Description

반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법{Semiconductor memory device and voltage level control method thereof}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치 내부에서 필요로하는 전압들을 발생하기 위한 전압 발생회로들을 구비한 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법에 관한 것이다.
종래의 반도체 메모리 장치는 워드 라인으로부터 인가되는 신호에 응답하여 NMOS트랜지스터가 온됨에 의해서 메모리 셀과 비트 라인사이에 데이터의 전송이 이루어지게 된다. 그런데, NMOS트랜지스터는 특성상 "하이"레벨의 데이터 전송시에 문턱전압의 손실이 발생하기 때문에 충분한 "하이"레벨의 전압을 전달할 수 없다.
그래서, 종래의 반도체 메모리 장치는 워드 라인 인에이블시에 워드 라인으로 전원전압보다 높은 고전압을 인가함으로써 충분한 "하이"레벨의 전압을 전달할 수 있도록 고전압 발생회로를 구비하고 있다.
종래의 반도체 메모리 장치의 고전압 발생회로는 스탠바이 및 액티브 모드에서 동작하는 메인 고전압 발생회로와 액티브 모드에서만 동작하는 서브 고전압 발생회로로 구성되어 있다.
즉, 액티브 모드시에는 스탠바이 모드시와 달리 고전압의 레벨 강하가 심하므로, 메인 고전압 발생회로뿐만아니라 서브 고전압 발생회로가 동작하여 고전압의 레벨 강하를 빠르게 보상해주게 된다.
예를 들어 설명하면, 액티브 모드시에 1개의 워드 라인을 인에이블하기 위하여 필요한 서브 고전압 발생회로의 수가 2개이고, 테스트 모드에서 4개의 워드 라인들을 동시에 인에이블하여 테스트를 수행한다고 하면, 8개의 서브 고전압 발생회로들을 구비하도록 구성한다. 즉, 정상 모드시에 1개의 워드 라인을 인에이블하기 위하여 필요한 서브 고전압 발생회로의 수가 n개로 정해지면, 테스트 모드시에 4개의 워드 라인들을 인에이블하기 위하여 4n개의 서브 고전압 발생회로들을 구비하도록 구성한다.
그런데, 정상 모드시에 n개의 서브 고전압 발생회로에 의해서 공급되는 전하량이 실험에 의해서 계산된 전하량에 마아진을 두어 설계되기 때문에 테스트 모드에서 4n개의 서브 고전압 발생회로들에 의해서 공급되는 전하량은 실제적으로 소모되는 전하량보다 커지게 된다.
결과적으로, 실제적인 반도체 메모리 장치는 테스트 모드에서 4n개의 서브 고전압 발생회로들에 의해서 전하량이 공급되어야 할 만큼 고전압의 레벨 강하가 발생하지 않는다.
이와같은 테스트 모드시에 서브 고전압 발생회로에 의한 고전압의 과잉 공급은 정상인 반도체 메모리 장치를 불량으로 스크린(screen)할 가능성이 상당히 높다.
그런데, 종래의 반도체 메모리 장치는 패키지 상태의 테스트 모드에서 서브 고전압 발생회로의 개수를 제어할 수 있는 방법이 없었으며, 장치 전체에서 필요로 하는 서브 고전압 발생회로의 개수를 검증할 수 있는 방법이 없었다.
상술한 바와 같은 문제점은 고전압 발생회로뿐만아니라 장치 내부의 다른 전압 발생회로들에서도 발생될 수 있다.
본 발명의 목적은 테스트 모드 및 정상 모드에서 필요로하는 서브 고전압 발생회로의 개수를 조절할 수 있는 반도체 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 반도체 메모리 장치의 전압 레벨 조절방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 제1형태는 고전압 레벨을 승압하기 위한 복수개의 서브 고전압 발생회로들, 테스트 모드에서 고전압 검출신호 및 복수개의 제어신호들 각각에 응답하여 상기 복수개의 서브 고전압 발생회로들의 동작을 각각 제어하기 위한 복수개의 제어수단들, 액티브 신호에 응답하여 인에이블되고 상기 고전압의 레벨 강하를 검출하여 상기 고전압 검출신호를 발생하기 위한 고전압 레벨 검출수단, 및 상기 테스트 모드에서 외부로부터 인가되는 신호들에 응답하여 상기 복수개의 제어신호들의 상태를 설정하기 위한 모드 설정 수단을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 제2형태는 전압 레벨을 승압하기 위한 복수개의 전압 발생회로들, 테스트 모드에서 전압 검출신호 및 복수개의 제어신호들 각각에 응답하여 상기 복수개의 전압 발생회로들의 동작을 각각 제어하기 위한 복수개의 제어수단들, 상기 전압의 레벨 강하를 검출하여 상기 전압 검출신호를 발생하기 위한 전압 레벨 검출수단, 및 상기 테스트 모드에서 모드 설정 제어신호에 응답하여 상기 복수개의 제어신호들의 상태를 설정하기 위한 모드 설정 수단을 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 전압 레벨 조절방법은 전압 레벨을 승압하기 위한 복수개의 전압 발생회로들을 구비한 반도체 메모리 장치의 전압 레벨 조절방법에 있어서, 패키지 상태의 테스트 모드에서 모드 설정 수단으로 상기 복수개의 전압 발생회로들의 동작을 각각 제어하기 위한 복수개의 제어신호들을 인가하는 단계, 및 상기 복수개의 제어신호들에 응답하여 상기 복수개의 전압 발생회로들이 동작하여 테스트를 수행하는 단계를 구비하는 것을 특징으로 한다.
도1은 종래의 반도체 메모리 장치의 고전압 발생회로의 실시예의 블록도이다.
도2는 도1에 나타낸 서브 고전압 검출기의 실시예의 회로도이다.
도3은 도1에 나타낸 서브 고전압 검출기의 실시예의 회로도이다.
도4는 종래의 반도체 메모리 장치의 서브 고전압 발생회로의 실시예의 구성을 나타내는 블록도이다.
도5는 본 발명의 반도체 메모리 장치의 고전압 발생회로의 실시예의 블록도이다.
도6은 도5에 나타낸 제어회로의 실시예의 회로도이다.
도7은 도5에 나타낸 퓨즈 프로그램 회로의 실시예의 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법을 설명하기 전에 종래의 반도체 메모리 장치의 고전압 발생회로를 설명하면 다음과 같다.
도1은 종래의 반도체 메모리 장치의 고전압 발생회로의 실시예의 블록도로서, 서브 고전압 검출기(10), 서브 고전압 발생기(12), 메인 고전압 검출기(14), 및 메인 고전압 발생기(16)로 구성되어 있다.
도1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
서브 고전압 검출기(10)는 액티브 모드에서 액티브 신호(PR)에 응답하여 고전압(VPP)의 레벨 강하를 검출하여 서브 고전압 검출신호(VPPS)를 발생한다. 서브 고전압 발생기(12)는 서브 고전압 검출신호(VPPS)에 응답하여 고전압(VPP)을 승압한다. 메인 고전압 검출기(14)는 스탠바이 및 액티브 모드에서 고전압(VPP)의 레벨 강하를 검출하여 메인 고전압 검출신호(VPPM)를 발생한다. 메인 고전압 발생기(16)는 메인 고전압 검출신호(VPPM)에 응답하여 고전압(VPP)을 승압한다.
도2는 도1에 나타낸 서브 고전압 검출기의 실시예의 회로도로서, PMOS트랜지스터(P1), NMOS트랜지스터들(N1, N2, N3), 및 인버터들(I1, I2, I3)로 구성되어 있다.
도2에 나타낸 회로의 동작을 설명하면 다음과 같다.
전원전압(VCC)과 노드(S)사이에 직렬 연결된 PMOS트랜지스터(P1)와 NMOS트랜지스터(N1)로 구성되고, 각각의 게이트로는 접지전압과 고전압(VPP)이 인가된다. 노드(S)와 접지전압사이에 직렬 연결된 NMOS트랜지스터들(N2, N3)로 구성되고, 각각의 게이트로는 액티브 신호(PR)와 고전압(VPP)이 인가된다. 그리고, 노드(S)의 신호를 버퍼하여 신호(VPPS)를 발생하기 위한 3개의 직렬 연결된 인버터들(I1, I2, I3)로 구성되어 있다.
도2에 나타낸 회로의 동작을 설명하면 다음과 같다.
"하이"레벨의 액티브 신호(PR)가 인가되면 NMOS트랜지스터(N2)가 온되어 서브 고전압 검출기(10)의 동작이 인에이블된다. 그리고, 노드(S)의 전압은 PMOS트랜지스터(P1) 및 NMOS트랜지스터들(N1, N2, N3)의 저항을 각각 R1, R2, R3, R4라고 할 때, (R3+R4)VCC/(R1+R2+R3+R4)로 나타낼 수 있다. 그런데, PMOS트랜지스터(P1)는 전류원으로서 포화영역에서 동작하기 때문에 저항(R1)의 저항 값을 무시할 수 있다. 따라서, 노드(S)의 전압은 (R3+R4)VCC/(R2+R3+R4)으로 나타낼 수 있다. 그리고, 액티브시에 저항(R3)의 저항 값이 고정되기 때문에, 노드(S)의 전압은 NMOS트랜지스터들(N1, N3)의 게이트로 인가되는 고전압(VPP)의 레벨 변화에 따라 달라지게 된다.
그래서, NMOS트랜지스터들(N1, N3)의 게이트로 인가되는 고전압(VPP)이 고전압 레벨을 유지하면, 저항들(R2, R4)의 저항 값이 작아지게 된다. 그러면, 상기 식으로부터 알 수 있듯이, 저항(R4)에 의한 저항 감소보다 저항들(R2, R4)에 의한 저항 감소가 더 커지게 되므로 노드(S)의 전압이 커지게 된다. 이때, 발생되는 노드(S)의 전압은 인버터(I1)가 "하이"레벨로 인식할 수 있는 레벨이 된다. 인버터들(I1, I2, I3)은 "하이"레벨의 신호를 반전하고 지연하여 "로우"레벨의 신호(VPPS)를 발생한다.
반면에, NMOS트랜지스터들(N1, N3)의 게이트로 인가되는 고전압(VPP)의 레벨이 강하하면, 저항들(R2, R4)의 저항 값이 커지게 된다. 그러면, 저항들(R4)에 의한 저항 증가보다 저항들(R2, R4)에 의한 저항 증가가 더 커지게 되므로 노드(S)의 전압이 작아지게 된다. 이때 발생되는 노드(S)의 전압은 인버터(I1)가 "로우"레벨로 인식할 수 있는 레벨이 된다. 인버터들(I1, I2, I3)은 "로우"레벨의 신호를 반전하고 지연하여 "하이"레벨의 신호(VPPS)를 발생한다.
상술한 바와 같이 도2에 나타낸 서브 고전압 검출기는 액티브시에 고전압(VPP) 레벨이 유지되면 "로우"레벨의 신호(VPPS)를 발생하고, 고전압(VPP) 레벨이 강하하면 "하이"레벨의 신호(VPPS)를 발생한다.
도3은 도1에 나타낸 서브 고전압 발생기의 실시예의 회로도로서, NMOS캐패시터(NC), 다이오드(D), NMOS트랜지스터(N4), 및 캐패시터(C)로 구성되어 있다.
도3에 나타낸 회로의 동작을 설명하면 다음과 같다.
스탠바이시에 노드(A)는 전원전압(VCC)에서 다이오드(D)의 온 전압(0.7V)을 뺀 전압(VCC-0.7V)으로 프리차지된다. 그리고, 액티브시에 신호(VPPS)가 "하이"레벨로 천이하면 노드(A)의 전압이 전압(2VCC-0.7V)으로 승압된다. 이때 발생되는 노드(A)의 고전압은 다이오드 구성의 NMOS트랜지스터(N4)를 통하여 고전압 발생단자로 출력된다.
즉, 도3에 나타낸 서브 고전압 발생기는 스탠바이시에는 신호(VPPS)가 "로우"레벨이므로 노드(A)가 전압(VCC-0.7V)으로 프리차지되고 캐패시터(C)에 충전된 전압이 고전압 발생단자로 출력된다. 그리고, 액티브시에는 신호(VPPS)가 "하이"레벨로 천이하면 노드(A)의 전압이 전압(2VCC-0.7V)으로 승압되고, 승압된 전압이 NMOS트랜지스터(N4)를 통하여 고전압 발생단자로 출력된다.
도4는 종래의 반도체 메모리 장치의 실시예의 구성을 나타내는 블록도로서, 서브 고전압 발생기들(20-1 ~ 20-8), 및 서브 고전압 검출기(22)로 구성되어 있다.
도4에서, 30으로 표시한 라인은 고전압(VPP) 발생 라인을, 32로 표시한 라인은 고전압 검출 신호(VPPS) 발생 라인을 각각 나타낸다. 액티브 신호(PR)는 내부에서 워드 라인 인에이블시에 발생되는 신호이다.
도4에 나타낸 실시예의 서브 고전압 발생회로는 장치 내부에 2개의 메인 고전압 발생회로들(미도시)을 구비하고, 8개의 서브 고전압 발생기들(20-1 ~ 20-8)과 서브 고전압 검출기(22)를 메모리 셀 어레이(미도시)의 주변에 배치한 경우의 구성을 나타내는 것이다.
도4에 나타낸 블록들 각각의 동작을 설명하면 다음과 같다.
고전압 검출기(22)는 액티브 신호(PR)에 응답하여 인에이블되고, 고전압(VPP)의 레벨 강하를 검출하여 고전압 검출신호(VPPS)를 발생한다. 서브 고전압 발생기들(20-1 ~ 20-8)은 고전압 검출신호(VPPS)에 응답하여 고전압(VPP)을 승압한다.
상술한 바와 같이 종래의 반도체 메모리 장치는 장치 내부에서 발생되는 고전압 검출신호(VPPS)에 응답하여 8개의 서브 고전압 발생기들(22-1 ~ 22-8)이 모두 동작하여 고전압(VPP)의 레벨 강하를 보상하게 된다.
그런데, 종래의 반도체 메모리 장치는 패키지 상태의 테스트 모드시에 2개의 메인 고전압 발생기들(미도시)뿐만아니라 8개의 서브 고전압 발생기들이 동작하게 됨으로써 고전압(VPP) 발생 라인(30)으로 전하가 과잉 공급되어 오버킬링이 발생될 수가 있다.
또한, 패키지 상태의 테스트 모드시에 필요로하는 서브 고전압 발생기들보다 적은 수의 서브 고전압 발생기들을 동작시킴에 의해서 테스트를 수행할 필요가 있는데 종래의 반도체 메모리 장치는 패키지 상태에서 서브 고전압 발생기들의 인에이블과 디스에이블을 제어할 수 있는 방법이 없었다.
도5는 본 발명의 반도체 메모리 장치의 실시예의 구성을 나타내는 블록도로서, 도4에 나타낸 고전압 발생회로에 제어회로들(40-1 ~ 40-8), 모드 설정 레지스터(42), 퓨즈 프로그램 회로(44), 및 스위칭 회로(46)를 추가적으로 구비하여 구성되어 있다.
도5에서, 48로 표시한 신호 라인은 MRS 신호 라인을 나타낸다. 도면에서, 하나의 라인으로 나타내었으나, 스위칭 회로(46) 및 퓨즈 프로그램 회로(44)로부터 출력되는 8개의 신호들((MRS11 ~ MRS18), (MRS21 ~ MRS28))을 각각 나타낸다.
도5에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
모드 설정 레지스터(42)는 반도체 메모리 장치의 동작 모드를 제어하기 위한데이터를 저장하기 위한 것으로, 도시하지는 않았지만, 외부로부터 인가되는 "로우"레벨의 반전 칩 선택신호(CSB), 반전 로우 어드레스 스트로우브 신호(RASB), 반전 컬럼 어드레스 스트로우브 신호(CASB), 및 반전 라이트 인에이블 신호(WEB)와 같은 명령 신호(COM)를 인가하면, 이때 어드레스 인가 핀들(미도시)로부터 입력되는 데이터(Ai)가 저장된다. 즉, 패키지 상태의 테스트 모드에서, 모드 설정 레지스터(42)로 인가되는 데이터(Ai)를 달리함에 의해서 제어신호들(MRS0, MRS11 ~ MRS18)을 발생하고, 테스트 모드에서 정상 모드에서 필요로하는 서브 고전압 발생기들의 개수만을 인에이블하기 위한 제어신호들(MRS0, MRS11 ~ MRS18)을 발생한다. 제어회로들(40-1 ~ 40-8) 각각은 고전압 검출신호(VPPS)에 응답하여 서브 고전압 발생기들(20-1 ~ 20-8)의 동작을 인에이블하기 위한 신호들(ACT1 ~ ACT8)을 인에이블하고, 제어신호들(MRS1 ~ MRS8) 각각에 응답하여 신호들((ACT1 ~ ACT8)을 디스에이블한다. 퓨즈 프로그램 회로(30)는 모드 설정 레지스터(42)로부터 출력되는 제어신호(MRS0)에 응답하여 인에이블되고 제어신호들(MRS11 ~ MRS18) 각각에 응답하여 제어신호들(MRS21 ~ MRS28)을 발생한다. 제어회로들(40-1 ~ 40-8) 각각으로 인가되는 제어신호들(MRS1 ~ MRS8)은 제어신호들((MRS11 ~ MRS18), (MRS21 ~ MRS28))이다.
도5에 나타낸 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
패키지 상태의 테스트 모드에서 모드 설정 레지스터(42)로 모드 설정을 위한 "로우"레벨의 명령 신호들(COM)를 인가하고, 제어신호들(MRS1 ~ MRS8)의 상태를 결정하기 위한 데이터(Ai)를 입력하면 제어신호들(MRS0, MRS11 ~ MRS18)이 발생된다.이때, 입력되는 데이터(Ai)는 제어신호(MRS0)를 "로우"레벨로 한다. 스위칭 회로(46)는 "로우"레벨의 제어신호(MRS0)에 응답하여 인에이블되어 제어신호들(MRS11 ~ MRS18)을 MRS 신호 라인(48)으로 전송한다. 즉, 외부로부터 인가되는 데이터(Ai)에 응답하여 제어신호들(MRS11 ~ MRS18)의 상태를 달리함에 의해서 패키지 상태의 테스트 모드에서 필요로하는 서브 고전압 발생기들(20-1 ~ 20-8)의 개수를 결정함은 물론, 정상 모드에서 필요로하는 서브 고전압 발생기들(20-1 ~ 20-8)의 개수를 결정한다.
또한, 본 발명의 반도체 메모리 장치는 패키지 상태의 테스트 모드에서 필요로하는 서브 고전압 발생기들의 수보다 적은 수의 서브 고전압 발생기들을 인에이블하여 테스트를 수행하는 것이 가능하다.
그리고, 패키지 상태의 테스트 모드에서 정상 모드에서 필요로하는 서브 고전압 발생기들(20-1 ~ 20-8)의 적절한 개수가 정해지면 모드 설정 레지스터(42)로 모드 설정을 위한 "로우"레벨의 명령 신호(COM)를 인가하고, 제어신호들(MRS0 ~ MRS8)의 상태를 결정하기 위한 데이터(Ai)를 입력하면 제어신호들(MRS0, MRS21 ~ MRS28)이 프로그램된다. 이때, 입력되는 데이터(Ai)는 제어신호(MRS0)를 "하이"레벨로 한다. 그러면, 스위칭 회로(46)는 오프되고, 모드 설정 레지스터(42)로부터 출력되는 제어신호들(MRS11 ~ MRS18)에 응답하여 퓨즈 프로그램 회로(44)가 프로그램되어 제어신호들(MRS21 ~ MRS28)의 상태가 고정된다. 이에 따라, 서브 고전압 발생기들(20-1 ~ 20-8)의 인에이블 및 디스에이블 상태가 고정된다.
도6은 도5에 나타낸 제어회로의 실시예의 회로도로서, 인버터(I4), 및 NOR게이트(NOR)로 구성되어 있다.
도6에 나타낸 제어회로는 도5에 나타낸 제어회로(40-1)의 실시예의 구성을 나타내는 것으로, 도6에 나타낸 회로의 동작을 설명하면 다음과 같다.
제어신호(MRS1)가 "로우"레벨인 경우에 "하이"레벨의 고전압 검출신호(VPPS)가 발생되면 인버터(I4)는 "로우"레벨의 신호를 발생하고, NOR게이트(NOR)는 "로우"레벨의 신호에 응답하여 "하이"레벨의 제어신호(ACT1)를 발생한다. 그리고, "하이"레벨의 제어신호(MRS1)가 인가되면 NOR게이트(NOR)는 "로우"레벨의 제어신호(ACT1)를 발생한다.
도6에 나타낸 제어회로는 제어신호(MRS1)가 "로우"레벨인 경우에 "하이"레벨의 고전압 검출신호(VPPS)가 발생되면 제어신호(ACT1)를 인에이블하고, 제어신호(MRS1)가 "하이"레벨인 경우에는 제어신호(MRS1)의 상태에 관계없이 제어신호(ACT1)를 디스에이블한다.
도7은 도5에 나타낸 퓨즈 프로그램 회로의 실시예의 회로도로서, 8개의 퓨즈 회로들(44-1 ~ 44-8)로 구성되어 있다.
8개의 퓨즈 회로들(44-1 ~ 44-8) 각각은 퓨즈(F), NMOS트랜지스터들(N5, N6), 인버터들(I5, I6)로 구성된 래치(LA), 및 인버터들(I7, I8)로 구성되어 있다.
도7에 나타낸 퓨즈 회로(44-1)의 동작을 설명하면 다음과 같다.
"하이"레벨의 제어신호(MRS0)가 인가되면 NMOS트랜지스터(N6)가 온되고, "하이"레벨의 제어신호(MRS11)가 인가되면 NMOS트랜지스터(N5)가 온되어 퓨즈(F)를 통하여 노드(B)로 전류가 흘러 퓨즈(F)가 컷팅되고, 노드(B)는 "로우"레벨이 된다.인버터들(I5, I6)로 구성된 래치(LA)는 "로우"레벨의 신호를 반전하고 래치하여 "하이"레벨의 신호를 발생한다. 인버터들(I7, I8)은 "하이"레벨의 신호를 버퍼하여 "하이"레벨의 제어신호(MRS21)를 발생한다.
반면에, "하이"레벨의 제어신호(MRS0)가 인가되면 NMOS트랜지스터(N6)가 온되고, "로우"레벨의 제어신호(MRS11)가 인가되면 NMOS트랜지스터(N5)가 오프되어 퓨즈(F)가 컷팅되지 않고, 노드(B)는 "하이"레벨을 유지한다. 래치(LA)는 "하이"레벨의 신호를 반전하고 래치하여 "로우"레벨의 신호를 발생한다. 인버터들(I7, I8)은 "로우"레벨의 신호를 버퍼하여 "로우"레벨의 제어신호(MRS21)를 발생한다.
상술한 바와 같은 방법으로 제어신호(MRS0) 및 제어신호들(MRS12 ~ MRS18)에 응답하여 퓨즈 회로들(44-2 ~ 44-8) 각각을 프로그램함에 의해서 제어신호들(MRS21 ~ MRS28)의 상태가 결정된다.
즉, 도5에 나타낸 본 발명의 반도체 메모리 장치의 퓨즈 프로그램 회로는 테스트 모드에서 정상 모드에서 필요로하는 서브 고전압 발생기들의 개수를 결정하여 프로그램하기 위한 것이다.
만일, 이 회로를 구비하지 않는 경우에는 테스트 모드와 정상 모드에서 필요로하는 서브 고전압 발생기들의 개수만을 결정하고, 설계 단계에서 이를 반영하여 테스트 모드와 정상 모드에서 필요로하는 최적의 서브 고전압 발생기들만을 구비하도록 구성할 수 있다.
도5의 실시예에서는 퓨즈 프로그램 회로를 구비하는 반도체 메모리 장치를 설명하였으나, 퓨즈 프로그램 회로는 반드시 구비하지 않더라도 상관없다.
본 발명은 고전압 발생회로 뿐만아니라 장치 내부의 다른 전압 발생회로들, 예를 들면, 내부전압 발생회로, 기판 전압 발생회로, 비트 라인 프리차지 전압 발생회로 등에도 적용될 수 있다. 즉, 이들 회로들의 경우에도 장치 내부에 다수개가 배치되는데, 본 발명의 방법을 적용하여 패키지 상태의 테스트 모드에서 정상 모드에서 필요로하는 회로의 개수만큼만 인에이블되도록 할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법은 테스트 모드에서 인에이블되는 전압 발생기의 개수를 조절하면서 테스트를 수행함으로써 오버킬링을 방지할 수 있다.
또한, 테스트 모드에서 필요로하는 전압 발생기의 개수보다 적은 수의 전압 발생기들을 인에이블하여 테스트를 수행하는 것이 가능하므로 반도체 메모리 장치의 신뢰성이 향상된다.
그리고, 본 발명의 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법은 테스트 모드에서 정상 모드에서 필요한 최적의 전압 발생기들만 인에이블되도록 프로그램하는 것이 가능하다.

Claims (10)

  1. 고전압 레벨을 승압하기 위한 복수개의 서브 고전압 발생회로들;
    테스트 모드에서 고전압 검출신호 및 복수개의 제어신호들 각각에 응답하여 상기 복수개의 서브 고전압 발생회로들의 동작을 각각 제어하기 위한 복수개의 제어수단들;
    액티브 신호에 응답하여 인에이블되고 상기 고전압의 레벨 강하를 검출하여 상기 고전압 검출신호를 발생하기 위한 고전압 레벨 검출수단; 및
    상기 테스트 모드에서 외부로부터 인가되는 신호들에 응답하여 상기 복수개의 제어신호들의 상태를 설정하기 위한 모드 설정 수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 반도체 메모리 장치는
    상기 테스트 모드에서 상기 모드 설정 수단으로부터 인가되는 신호들에 응답하여 상기 복수개의 제어신호들의 상태를 고정하기 위한 퓨즈 프로그램 수단을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 복수개의 제어수단들 각각은
    상기 모드 설정 수단으로부터 출력되는 해당 제어신호에 응답하여 상기 해당 서브 고전압 발생회로의 동작을 디스에이블하고, 상기 고전압 검출신호에 응답하여상기 해당 서브 고전압 발생회로의 동작을 인에이블하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제2항에 있어서, 상기 퓨즈 프로그램 수단은
    전원전압과 노드사이에 연결된 퓨즈;
    상기 모드 설정 제어신호가 인가되는 게이트와 상기 노드에 연결된 드레인을 가진 제1NMOS트랜지스터;
    상기 제1NMOS트랜지스터의 소스에 연결된 드레인과 접지전압에 연결된 소스와 상기 해당 신호가 인가되는 게이트를 가진 제2NMOS트랜지스터;
    상기 노드의 신호를 반전하고 래치하기 위한 래치; 및
    상기 래치의 출력신호를 버퍼하여 상기 해당 제어신호의 상태를 결정하기 위한 버퍼를 상기 모드 설정 수단으로부터 출력되는 신호들 각각에 대하여 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 전압 레벨을 승압하기 위한 복수개의 전압 발생회로들;
    테스트 모드에서 전압 검출신호 및 복수개의 제어신호들 각각에 응답하여 상기 복수개의 전압 발생회로들의 동작을 각각 제어하기 위한 복수개의 제어수단들;
    상기 전압의 레벨 강하를 검출하여 상기 전압 검출신호를 발생하기 위한 전압 레벨 검출수단; 및
    상기 테스트 모드에서 모드 설정 제어신호에 응답하여 상기 복수개의 제어신호들의 상태를 설정하기 위한 모드 설정 수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 반도체 메모리 장치는
    상기 테스트 모드에서 상기 모드 설정 수단으로부터 인가되는 신호들에 응답하여 상기 복수개의 제어신호들의 상태를 고정하기 위한 퓨즈 프로그램 수단을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제5항에 있어서, 복수개의 제어수단들 각각은
    상기 모드 설정 수단으로부터 출력되는 해당 제어신호에 응답하여 상기 해당 전압 발생회로의 동작을 디스에이블하고, 상기 전압 검출신호에 응답하여 상기 해당 전압 발생회로의 동작을 인에이블하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 퓨즈 프로그램 수단은
    전원전압과 노드사이에 연결된 퓨즈;
    상기 모드 설정 제어신호가 인가되는 게이트와 상기 노드에 연결된 드레인을 가진 제1NMOS트랜지스터;
    상기 제1NMOS트랜지스터의 소스에 연결된 드레인과 접지전압에 연결된 소스와 상기 해당 신호가 인가되는 게이트를 가진 제2NMOS트랜지스터;
    상기 노드의 신호를 반전하고 래치하기 위한 래치; 및
    상기 래치의 출력신호를 버퍼하여 상기 해당 제어신호의 상태를 결정하기 위한 버퍼를 상기 모드 설정 수단으로부터 출력되는 신호들 각각에 대하여 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 전압 레벨을 승압하기 위한 복수개의 전압 발생회로들을 구비한 반도체 메모리 장치의 전압 레벨 조절방법에 있어서,
    패키지 상태의 테스트 모드에서 모드 설정 수단으로 상기 복수개의 전압 발생회로들의 동작을 각각 제어하기 위한 복수개의 제어신호들을 인가하는 단계; 및
    상기 복수개의 제어신호들에 응답하여 상기 복수개의 전압 발생회로들이 동작하여 테스트를 수행하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 전압 레벨 조절방법.
  10. 제9항에 있어서, 상기 전압 레벨 조절 방법은
    상기 패키지 상태에서 테스트를 수행함에 의해서 정상 모드시에 필요로하는 전압 발생회로의 개수가 정해지면 상기 복수개의 전압 발생회로들의 인에이블 및 디스에이블을 퓨즈 프로그램 수단에 의해서 고정하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 전압 레벨 조절방법.
KR1020000071976A 2000-11-30 2000-11-30 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 Expired - Fee Related KR100361658B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000071976A KR100361658B1 (ko) 2000-11-30 2000-11-30 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US10/000,178 US6535447B2 (en) 2000-11-30 2001-11-30 Semiconductor memory device and voltage level control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000071976A KR100361658B1 (ko) 2000-11-30 2000-11-30 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법

Publications (2)

Publication Number Publication Date
KR20020042186A KR20020042186A (ko) 2002-06-05
KR100361658B1 true KR100361658B1 (ko) 2002-11-22

Family

ID=19702492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000071976A Expired - Fee Related KR100361658B1 (ko) 2000-11-30 2000-11-30 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법

Country Status (2)

Country Link
US (1) US6535447B2 (ko)
KR (1) KR100361658B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047173A (ko) * 2002-11-29 2004-06-05 주식회사 하이닉스반도체 노이즈를 감소시킨 전압 발생장치
KR100558475B1 (ko) * 2003-04-16 2006-03-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 배치 방법
JP4825436B2 (ja) * 2005-03-29 2011-11-30 ルネサスエレクトロニクス株式会社 半導体記憶装置及び半導体装置
KR100695421B1 (ko) * 2005-03-31 2007-03-15 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기
CA2541046A1 (en) * 2006-03-27 2007-09-27 Mosaid Technologies Incorporated Power supply testing architecture
KR100798797B1 (ko) * 2006-06-30 2008-01-29 주식회사 하이닉스반도체 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
KR100870433B1 (ko) * 2007-06-08 2008-11-26 주식회사 하이닉스반도체 반도체 소자
KR20090036395A (ko) * 2007-10-09 2009-04-14 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 인식회로
JP2009177044A (ja) * 2008-01-28 2009-08-06 Panasonic Corp 電気ヒューズ回路
TWI473099B (zh) * 2011-12-23 2015-02-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417630B2 (ja) * 1993-12-17 2003-06-16 株式会社日立製作所 半導体集積回路装置とフラッシュメモリ及び不揮発性記憶装置
US6094395A (en) * 1998-03-27 2000-07-25 Infineon Technologies North America Corp. Arrangement for controlling voltage generators in multi-voltage generator chips such as DRAMs
US5966339A (en) * 1998-06-02 1999-10-12 International Business Machines Corporation Programmable/reprogrammable fuse
KR100355226B1 (ko) * 1999-01-12 2002-10-11 삼성전자 주식회사 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치

Also Published As

Publication number Publication date
US20020064078A1 (en) 2002-05-30
KR20020042186A (ko) 2002-06-05
US6535447B2 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
KR0135108B1 (ko) 스트레스 테스트 회로를 포함하는 반도체 메모리 장치
US6125069A (en) Semiconductor memory device with redundancy circuit having a reference resistance
US7173480B2 (en) Device for controlling the operation of internal voltage generator
US7643356B2 (en) Semiconductor memory device having input device
US20070133254A1 (en) Test mode control device using nonvolatile ferroelectric memory
KR20010073605A (ko) 반도체 메모리 장치의 고전압 방전회로
US6337828B2 (en) Semiconductor memory device having function of supplying stable power supply voltage
KR19980015251A (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지
KR100592349B1 (ko) 반도체 장치, 그 시험 방법 및 반도체 집적 회로
KR20220127907A (ko) 전력 전압 선택 회로
US11342906B2 (en) Delay circuits, and related semiconductor devices and methods
KR100314644B1 (ko) 리페어퓨즈셀의과소거확인회로
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
EP0740308B1 (en) Dynamic semiconductor memory device
US7539072B2 (en) Semiconductor memory device
US5909402A (en) Circuit for driving/controlling sensing amplifier
US5544123A (en) Semiconductor memory device having a test circuit
US5208777A (en) Semiconductor memory device
US20080042730A1 (en) Internal voltage generating circuit and method for generating internal voltage using the same
US9001610B2 (en) Semiconductor device generating internal voltage
GB2296593A (en) Boosting voltage circuit for semiconductor memory device
US5771198A (en) Source voltage generating circuit in semiconductor memory
US5963077A (en) Auto mode selector
KR100192586B1 (ko) 반도체 메모리 장치의 전류 센스앰프
US6553520B1 (en) Integrated circuit devices with mode-selective external signal routing capabilities and methods of operation therefor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001130

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010129

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001130

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20051007

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20061030

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20071101

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20081103

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20091016

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20101029

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20111101

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20121031

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20131031

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151009