KR100359795B1

KR100359795B1 - 액정표시장치및그제조방법

Info

Publication number: KR100359795B1
Application number: KR1019950025950A
Authority: KR
Inventors: 배성식
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 1995-08-22
Filing date: 1995-08-22
Publication date: 2003-01-14
Anticipated expiration: 2015-08-22
Also published as: US5742363A; KR970011965A

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 폴리실리콘 박막트랜지스터에 있어서 오프셋(offset)영역을 마스크없이 형성하고, 트랜지스터의 누설전류를 줄이기 위한 것이다.

본 발명은 절연기판과; 상기 절연기판상에 형성되며 소정영역에 고농도 불순물 영역을 가진 활성층; 상기 활성층 상부에 형성된 게이트절연막; 상기 게이트절연막 상부에 차례로 형성되며 서로 다른 폭을 갖는 하부게이트전극과 상부게이트전극; 상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 가지면서, 콘택홀 이외의 전면에 형성된 층간절연막; 상기 콘택홀을 통해 상기 활성층의 고농도 불순물영역에 각각 접속되는 소오스전극 및 드레인전극을 포함하여 이루어지는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 폴리실리콘 박막 트랜지스터에 있어서 오프셋(offset)영역을 마스크없이 형성하고, 트랜지스터의 누설전류를 줄이는데 적당하도록 한 것이다.

제1도에 종래의 오프셋형 폴리실리콘 액정표시장치의 단면구조를 나타내었다.

제1도의 액정표시장치를 형성하기 위한 제조공정을 제2도를 참조하여 설명하면 다음과 같다.

먼저, 제2도 (a)에 도시된 바와 같이 절연기판(1)상에 버퍼층(2)과 폴리실리콘층(3)을 차례로 형성한다.

이어서 제2도 (b)에 도시된 바와 같이 상기 폴리실리콘층(3)을 사진식각공정에 의해 소정 패턴으로 패터닝하여 활성층(3)을 형성한 후, 그 전면에 개이트절연막(4)과 게이트 형성용 도전층(5)을 차례로 형성한다.

다음에 제2도 (c)에 도시된 바와 같이 상기 게이트 형성용 도전층(5) 및 게이트절연막(4)을 게이트 패턴으로 패터닝한 후, 감광막을 도포하고 이를 선택적으로 노광 및 현상하여 활성층(3)의 오프셋영역을 형성하기 위한 감광막패턴(6)을 형성한 다음, 이 감광막패턴(6)을 마스크로 이용하여 상기 활성층(3)에 선택적으로 이온도핑을 행하여 소오스 및 드레인영역을 형성한다. 여기서, 상기 감광막패턴(6)이 남아 있는 활성층(3)의 게이트 양단부위가 오프셋영역이 된다,

이어서 제2도 (d)에 도시된 바와 같이 상기 감광막패턴을 제거한 후, 기판 전면에 층간절연막(7)을 형성하고, 이를 선택적으로 식각하여 상기 활성층(3)의 소오스 및 드레인영역을 각각 노출시키는 콘택홀을 형성한다.

다음에 제2도 (e)에 도시된 바와 같이 금속을 증착한 후, 이를 소정패턴으로 패터닝하여 상기 콘택홀을 통해 상기 활성층(3)의 소오스 및 드레인영역에 각각 접속되는 소오스전극(8)과 드레인전극(9)을 형성한다.

상기 종래의 오프셋형 폴리실리콘 박막트랜지스터에 있어서는 오프셋영역을 형성하기 위해 게이트전극상에 오프셋영역 형성용 마스크(감광제패턴(6))를 사용해야 한다. 따라서 마스크수가 증가하게 되고, 또한 공정중의 미스얼라인(mis-align)으로 인해 양 전극간의 오프셋영역이 다르게 되는 경우가 발생할 수도 있다.

본 발명은 이와 같은 문제를 해결하기 위한 것으로, 이중게이트에 의한 단락을 방지하고 누설전류를 줄일 수 있는 박막트랜지스터구조 및 마스크업이 오프셋영역을 형성할 수 있는 액정표시장치 제조방법을 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명의 액정표시장치는 절연기판과, 상기 절연기판상에 형성되며 소정영역에 고농도 불순물영역을 가진 활성층, 상기 활성층 상부에 형성된 게이트절연막, 상기 게이트절연막 상부에 차례로 형성되며 서로 다른 폭을 갖는 하부게이트전극과 상부게이트전극, 상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 가지면서 콘택홀이외의 전면에 형성된 층간절연막, 상기 콘택홀을 통해 상기 활성층의 고농도 불순물영역에 각각 접속되는 소오스전극 및 드레인전극을 포함하여 이루어진다.

상기 목적을 달성하기 위한 본 발명의 액정표시장치 제조방법은 절연기판상에 활성층을 형성하는 단계와, 상기 전면에 게이트절연막을 형성하는 단계, 상기 게이트절연막위에 제1도전층 및 제2도전층을 차례로 형성하는 단계, 상기 제2도전층 및 제1도전층을 선택적으로 식각하여 제1, 제2게이트패턴을 동시에 형성하는 단계, 상기 제2게이트패턴을 마스크로 이용하여 상기 제1도전층을 오버에칭하여 상기 제2게이트패턴으로 이루어진 상부게이트전극과 제1게이트패턴으로 이루어진 하부게이트전극을 형성하는 단계, 상기 상부게이트전극을 마스크로 사용하여 상기 게이트 절연막 패턴을 형성하는 단계; 상기 활성층의 노출된 부위에 고농도 불순물영역을 형성하는 단계, 상기 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 형성하는 단계, 상기 층간절연막 전면에 금속층물 형성하는 단계, 및 상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역에 각각 접속되는 소오스전극과 드레인전극을 형성하는 단계를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제3도에 본 발명에 의한 오프셋영역을 갖춘 폴리실리콘 박막트랜지스터의 단면구조를 도시하였다.

본 발명의 액정표시장치는 도시된 바와 같이 투명절연기판(1)상에 버퍼층(2)을 형성하고, 양단부분에 형성된 소오스 및 드레인영역과 소오스 및 드레인영역 내측으로 소오스 및 드레인영역과 각각 인접하여 형성된 오프셋영역(10) 및 오프셋영역 사이에 형성된 채널층으로 이루어진 활성층(3)이 형성되고, 활성층(3)상부에 게이트절연막(4)과 하부게이트전극(5") 및 상부게이트전극(5')이 차례로 형성되고, 상기 활성층(3) 및 게이트전극 상부에 상기 활성층의 소오스 및 드레인영역을 노출시키는 콘택홀을 가진 층간절연막(7)을 형성하여 소오스전극(8)과 드레인전극(9)이 상기 콘택홀을 통해 소오스 및 드레인영역과 각각 접속되어 형성된 구조로 되어 있다.

상기 상부게이트전극(5')과 하부게이트전극(5")은 각기 다른 폭을 가지는데, 상부게이트전극(5')의 폭이 하부게이트전극(5")의 폭보다 크다.

상기 오프셋영역(10)은 상기 상부게이트전극(5')과 하부게이트전극(5")의 폭이 차이가 남에 따라 하부게이트전극(5")의 양단으로 돌출되는 상부게이트전극(5')부분 하부에 해당하는 활성층(3) 영역에 형성된다.

다음에 제4도를 참조하여 본 발명의 액정표시장치 제조방법을 설명한다.

먼저, 제4도 (a)에 도시된 바와 같이 투명절연기판(1)상에 버퍼층(2)파 폴리실리콘층(3)을 차례로 형성한다.

이어서 제4도 (b)에 도시된 바와 같이 상기 폴리실리콘층(3)을 사진식각공정에 의해 소정 패턴으로 패터닝하여 활성층(3)을 형성한 후, 그 전면에 게이트절연막(4)을 형성하고, 이위에 게이트전극 형성용 도전층으로서, 식각 선택성이 있는 제1도전층(5") 및 제2도전층(5')을 차례로 적층하여 형성한다.

다음에 제4도 (c)에 도시된 바와 같이 상기 제2도전층(5') 전면에 감광막(도시되지않음)을 도포하고 상기 감광막을 사진식각공정을 통해 소정의 게이트전극을형성하기 위한 감광막패턴으로 패터닝한 다음, 상기 감광막 패턴을 마스크로 이용하여 게이트전극을 형성하는바, 제2도전층(5') 및 제1도전층(5")을 동일 패턴으로 식각(건식 또는 습식)하여 제2도전층으로 된 상부 게이트전극(5')을 먼저 형성하고, 이어서 제1도전층(5")을 식각(건식 또는 습식)에 의해 오버에치(overetch)하여 하부 게이트전극(5")을 형성한다. 상기 상부 게이트와 하부 게이트는 Al, TiSi₂, Cr, Ta, Mo중에서 식각 선택성이 있는 물질로 적층하여 형성하는 것이 바람직하다.

다음에 제4도 (d)에 도시된 바와 같이 상기 감광막 패턴을 제거하고, 상기 상부게이트(5')를 마스크로 하여 상기 게이트절연막(4)을 식각(건식 또는 습식)한다(또한, 상기 감광막 패턴을 제거하지 않고 마스크로 사용하여 상기 게이트절연막을 식각할 수 있다). 이때, 게이트전극을 형성하기 위한 감광막 패턴을 마스크로 사용하여 상부게이트전극(5')을 식각에 의해 형성한 후, 상기 감광막을 제거한 후 상부 게이트전극을 마스크로 이용하거나 또는 상기 감광막을 제거하지 않고 마스크로 사용하여 제1도전층(5")과 게이트절연막(4)을 연속적으로 식각한 다음 제1도전층(5")만 오버에칭할 수도 있다.

이어서 노출된 활성중(3) 부위에 이온도핑을 행하여 소오스 및 드레인영역을 형성한다. 상기 이온도핑은 이온주입기, 이온 샤워 또는 이온 도핑장비를 이용하여 행한다. 이때, 상부게이트(5')와 오버에칭된 하부게이트(5")의 길이의 차이만큼의 길이를 갖는 오프셋영역(10)이 활성층에 설정되게 된다.

상기 오프셋영역을 형성하기 위해서는 별도의 마스크 공정이 필요없이 하부게이트전극의 식각 정도에 따라 오프셋영역의 폭이 조절된다.

다음에 제4도 (e)에 도시된 바와 같이 기판 전면에 층간절연막(SiO₂, SiN₄)(7)을 형성하고, 이를 선택적으로 식각하여 상기 활성층(3)의 소오스 및 드레인영역을 각각 노출시키는 콘택홀을 형성한다. 여기서, 하부게이트 전극이 Al이고 상부 게이트전극이 Cr인 경우 CVD로 증착된 층간 절연막이 SiO₂이면 Al의 힐록이 방지된다. 이어서 상기 그 전면에 금속을 증착한 다음 이를 소정패턴으로 패터닝하여 상기 콘택홀을 통해 상기 활성층(3)의 소오스 및 드레인영역에 각각 접속되는 소오스전극(8)과 드레인전극(9)을 형성한다.

한편, 상기 게이트전극 형성용 도전층(5", 5')을 이용하여 액정표시장치의 스토리지전극을 형성할 수 있는바, 제5도를 참조하여 이를 설명하면 다음과 같다.

먼저, 제5도 (a)와 같이 절연기판(1)상에 버퍼층(2)을 형성하고 이위에 식각 선택성이 있는 제1도전층(5") 및 제2절연층(5')을 적층, 형성한 후, 상기 제4도의 본 발명의 박막트렌지스터의 이중 게이트 형성공정과 동일한 공정을 진행하여 제1스토리지전극(5")과 제2스토리지전극(5')으로 구성되는 스토리지전극(5)을 형성한다.

이어서 제5도 (b)와 같이 기판 전면에 스토리지전극 절연막(7)(제4도의 박막트랜지스터 제조공정시의 층간절연막(7) 형성시 동시에 형성됨)을 형성하고, 이위에 금속(제4도의 박막트렌지스터의 소오스 및 드레인전극 형성용 금속)을 증착한 다음 소정 패턴으로 패터닝한다.

다음에 제5도 (c)와 같이 기판 전면에 보호막(11)을 형성한 후 제5도 (d)와 같이 상기 보호막(11)과 금속층(10)을 선택적으로 식각한 다음, 전면에 ITO를 증착하고 패터닝하여 화소전극(12)을 형성한다.

상기 보호막(11)과 금속층(10)은 식각 선택성이 있는 물질이기 때문에 층간절연막(7)의 에칭을 방지할 수 있다.

이와같이 행해지는 스토리지전극 형성공정은 상기 박막트랜지스터 형성공정이 진행될때 동시에 진행되며 그 결과는 제6도에 도시된 바와같은 구조로 나타나게 된다.

상기와 갈이 스토리지전극을 형성하면 스토리지전극이 2층 구조를 가지므로 단락을 방지할 수 있으며, 종래 게이트 절연막을 스토리지전극 절연막으로 사용하던 것과는 달리, 게이트절연막(통상 SiO₂)보다 유전율이 높은 층간절연막(통상 Si₃N₄)을 스토리지전극 절연막으로 사용하므로 스토리지전극 특성을 안정화시킬수 있다.

이상 상술한 바와 같이 본 발명은 이중 게이트전극을 이용하여 오프셋 구조를 형성함으로써 마스크수를 줄일 수 있으며, 오프셋구조를 이용함으로써 누설전류를 감소시킬 수 있다. 또한 이중 게이트구조에 의해 단락의 확률을 줄일 수 있으므로 박막트랜지스터의 성능 향상 및 수율 증대 효과를 얻을 수 있다.

제1도는 종래의 오프셋영역을 갖는 액정표시장치 단면구조도

제2도는 종래의 오프셋영역을 갖는 액정표시장치 제조방법을 도시한 공정순서도

제3도는 본 발명의 오프셋영역을 갖는 액정표시장치 단면구조도

제4도는 본 발명의 오프셋영역을 갖는 액정표시장치 제조방법을 도시한 공정순서도

제5도는 본 발명의 액정표시장치의 스토리지전극 형성방법을 도시한 공정순서도

제6도는 본 발명의 액정표시장치의 단면구조도

*도면의 주요부분에 대한 부호의 설명*

1.절연기판 2.버퍼층

3.활성층 4.게이트절연막

5'.상부게이트전극 5".하부게이트전극

7.층간절연막 8.소오스전극

9.드레인전극 10.도전층

11.보호막 12.화소전극

Claims

절연기판과;

상기 절연기판상에 형성되며 소정영역에 고농도 불순물영역을 가진 활성층;

상기 활성층 상부에 형성된 게이트절연막;

상기 게이트절연막 상부에 차례로 형성되며 서로 다른 폭을 갖는 하부게이트전극과 상부게이트전극;

상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 가지면서, 콘택홀이외의 전면에 형성된 층간절연막;

상기 콘택홀을 통해 상기 활성층의 고농도 불순물영역에 각각 접속되는 소오스전극 및 드레인전극을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 상부게이트전극은 상기 하부게이트전극보다 큰 폭을 갖는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기게이트전극은 상기 하부게이트전극의 상측 양단부위에서 각각 일정거리 돌출되어 형성된 것을 특징으로 하는 액정표시장치.
절연기판상에 활성층을 형성하는 단계와;

상기 절연기판 전면에 게이트절연막을 형성하는 단계;

상지 게이트절연막위에 제1도전층 및 제2도전층을 차례로 형성하는 단계;

상기 제2도전층 및 제1도전층을 선택적으로 식각하여 제1, 제2게이트패턴을 동시에 형성하는 단계;

상기 제2게이트패턴을 마스크로 이용하여 상기 제1도전층을 오버에칭하여 상기 제2게이트패턴으로 이루어진 상부게이트전극과 제1게이트패턴으로 이루어진 하부게이트전극을 형성하는 단계;

상기 상부게이트 전극을 마스크로 사용하여 상기 게이트 절연막 패턴을 형성하는 단계;

상기 활성층의 노출된 부위에 고농도 불순물영역을 형성하는 단계;

상기 절연기판 전면에 층간절연막을 형성하는 단계;

상기 층간절연막을 선택적으로, 식각하여 상기 활성중의 고농도 불순물영역을 노출시키는 콘택홀을 형성하는 단계;

상기 층간절연악 전면에 금속층을 형성하는 단계; 및

상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역에 각각 접속되는 소오스전극과 드레인전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
제4항에 있어서, 상기 제1도전층/제2도전층은 각각 Al, TiSix, Cr, Ta, Mo중에서 식각 선택성이 있는 물질로 적층하여 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
제4항에 있어서, 상기 제1, 제2게이트패턴과 상기 게이트 절연막 패턴은 게이트 전극용 마스크를 이용하여 상기 제2도전층, 상기 제1도전층, 상기 게이트절연막을 연속적으로 식각하여 형성함을 특징으로 하는 액정표시장치 제조방법.
절연기판상에 활성층을 형성하는 단계와;

상기 전면에 게이트절연막을 형성하는 단계;

상기 게이트절연막위에 제1도전층 및 제2도전층을 차례로 형성하는 단계;

상기 제2도전층 및 제1도전층을 선택적으로 식각하여 상부 게이트전극과 하부게이트전극을 형성함과 동시에 제1, 제2스토리지전극을 형성하는 단계;

상기 활성층의 노출된 부위에 고농도 불순물영역을 형성하는 단계;

상기 전면에 층간절연막을 형성하는 단계;

상기 층간절연막을 선택적으로 식각하여 상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 형성하는 단계;

상기 층간절연막 전면에 금속층을 형성하는 단계;

상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역에 각각 접속되는 소오스전극과 드레인전극을 형성함과 동시에 상기 제1, 제2스토리지전극 상부에 도전층을 형성하는 단계;

기판 전면에 보호막을 형성하는 단계;

상기 제2스토리지전극 상부의 상기 보호막과 상기 도전층의 소정 부분을 선택적으로 제거하는 단계; 및

상기 스토리지전극 부분을 포함하는 상기 보호막 상부영역에 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.