[go: up one dir, main page]

KR100358569B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100358569B1
KR100358569B1 KR1019990064091A KR19990064091A KR100358569B1 KR 100358569 B1 KR100358569 B1 KR 100358569B1 KR 1019990064091 A KR1019990064091 A KR 1019990064091A KR 19990064091 A KR19990064091 A KR 19990064091A KR 100358569 B1 KR100358569 B1 KR 100358569B1
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
contact plug
metal
etch stop
Prior art date
Application number
KR1019990064091A
Other languages
English (en)
Other versions
KR20010061595A (ko
Inventor
권세한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990064091A priority Critical patent/KR100358569B1/ko
Publication of KR20010061595A publication Critical patent/KR20010061595A/ko
Application granted granted Critical
Publication of KR100358569B1 publication Critical patent/KR100358569B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로,
반도체기판 상부에 제1금속배선 물질인 제1알루미늄막을 형성하고 상기 제1금속배선 물질 상부에 식각방지막을 형성한 다음, 상기 식각방지막을 제1금속배선 마스크를 이용하여 패터닝하고 전체표면상부에 금속배선 콘택플러그 물질인 제2알루미늄막을 형성한 다음, 상기 금속배선 콘택플러그 물질 상부에 감광막패턴을 형성하고 상기 감광막패턴과 식각방지막을 이용한 식각공정으로 상기 금속배선 콘택플러그 물질과 제1금속배선 물질을 식각하여 콘택플러그 및 제1금속배선을 형성한 다음, 상기 감광막패턴을 제거하고, 상기 콘택플러그의 상부면을 노출시키는 평탄화된 층간절연막을 형성한 다음, 상기 콘택플러그에 접속되는 제2금속배선을 형성하고 상기 제2금속배선 상부를 포함한 전체표면상부에 보호막을 형성함으로써 안정된 공정으로 금속배선을 형성하여 반도체소자의 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 금속배선 형성방법{A method for forming a metal line of semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 일반적인 듀얼 다마신 ( dual damascene ) 공정에서와 같이 금속 플러그와 금속배선을 형성시키는 방법이 아니라 금속배선과 금속 플러그를 형성시키는 방법으로 단차가 높은 경우에도 형성시킬 수 있으며, 저항이 낮은 금속으로 플러그를 형성하는 기술에 관한 것이다.
금속 인터콘넥션 ( metal interconnection ) 에서는 금속배선 사이를 콘택에 텅스텐 플러그를 형성시켜 연결하고 있다.
이때, 텅스텐의 매립과 식각이 필요하며 잔류물과 파티클에 의하여 수율이 저하되고 높은 콘택 저항을 가진다.
또한 이런 문제를 해결하기 위하여 금속 콘택과 금속배선을 동시에 형성시키는 듀얼 다마신 공정을 이용하여 금속 콘택과 금속배선에 금속을 증착하는 방법이 있으나, 공정이 어렵고 단차가 큰 경우에는 금속 매립이 어려워 텅스텐 플러그를 사용해야 하는 단점이 있다.
도 1a 내지 도 1c 는 종래기술의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 제1금속배선(13)을 형성한다. 그리고, 상기 제1금속배선(13) 상부를 평탄화시키는 층간절연막(15)을 형성한다.
그리고, 상기 층간절연막(15)을 CMP 공정으로 평탄화식각한다. (도 1a)
그 다음, 상기 제1금속배선(13)을 노출시키는 금속배선 콘택홀(17)을 형성한다.
이때, 상기 금속배선 콘택홀(17)은 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 형성한다.
그 다음, 상기 제1금속배선(13)에 접속되는 텅스텐 플러그(19)를 형성한다. 이때, 상기 텅스텐 플러그(19)는 전체표면상부에 텅스텐을 형성하고 이를 평탄화식각하여 형성한다.
이때, 상기 평탄화식각공정은 CMP 공정이나 에치백공정으로 실시한다.(도 1b)
그 다음, 상기 텅스텐 플러그(19)에 접속되는 제2금속배선(21)을 형성한다. 이때, 상기 제1금속배선(21)은 전체표면상부에 제2금속배선 물질을 증착하고 이를 금속배선 마스크를 이용하여 사진식각함으로써 형성한다.
그리고, 상기 제2금속배선(21) 상부를 평탄화된 보호막(23)을 형성한다. (도 1c)
상기한 종래기술은, 텅스텐 플러그를 사용하여 저항이 높고 공정중 잔류물이나 파티클이 용이하게 형성되어 반도체소자의 수율을 저하시킨다.
도 2a 내지 도 2d 는 종래기술의 제1실시예의 문제점을 해결하기 위하여, 듀얼 다마신 방법을 이용하는 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(31) 상부에 제1금속배선(33)을 형성한다. 이때, 상기 제1금속배선(33)은 전체표면 상부에 제1금속배선 물질을 증착하고 이를 제1금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 형성한다.
그리고, 상기 제1금속배선(33)을 상부를 CMP 방법으로 평탄화시켜 제1층간절연막(35)을 형성한다.
그리고, 상기 제1층간절연막(35) 상부에 식각방지막(37)을 형성한다.
그리고, 제2금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 식각방지막(37)을 식각한다. (도 2a)
그 다음, 전체표면상부에 제2층간절연막(39)을 형성한다. (도 2b)
그리고, 제2금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 제2층간절연막(39) 및 제1층간절연막(35)을 식각하여 상기 제1금속배선(33)을 노출시키는 콘택홀(41)을 형성하는 동시에 제1금속배선(33)이 형성될 영역의 상기 제2층간절연막(39)을 식각한다.
여기서, 상기 제2금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정은, 상기 식각방지막(37)로 인하여 상기 제1층간절연막(35)의 콘택영역만을 식각된다. (도 2c)
그 다음, 상기 제1금속배선(33)에 접속되는 제2금속배선 물질을 전체표면상부에 형성하고 이를 CMP 하여 제2금속배선(43)을 형성한다.
이때, 상기 제2금속배선(43) 물질의 증착공정으로 콘택홀(41)을 매립하는 제2금속배선 콘택플러그와 제2금속배선을 동시에 형성한다.
그 다음, 상기 제2금속배선(43) 상부에 보호막(45)을 형성한다. (도 2d)
상기한 바와같이 종래기술의 제2실시예에 따른 반도체소자의 금속배선 형성방법은, 낮은 콘택저항을 얻을 수 있으나, 매립이 어렵고 CMP 공정이 2번이나 사용되고, 식각방지막을 이용한 패터닝공정은 높은 식각선택비가 필요하여 첨단 공정기술이 사용되어야 하여 높은 생산단가를 필요로 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 텅스텐과 알루미늄의 식각선택비 차이를 이용하여 콘택플러그와 제1금속배선을 형성하고 후속공정으로 제2금속배선을 형성함으로써 공정을 단순화시키고 플러그 형성공정시 잔류물 및 파티클 발생을 방지하여 반도체소자의 특성 열화를 방지하는 동시에 반도체소자의 생산성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 종래기술의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2d 는 종래기술의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 3a 내지 도 3g 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31,51 : 반도체기판 13,33 : 제1금속배선
15,62 : 층간절연막 17,41 : 금속배선 콘택홀
19 : 텅스텐 플러그 21,43 : 제2금속배선
23,45,65 : 보호막 35 : 제1층간절연막
37 : 식각방지막 39 : 제2층간절연막
53 : 제1알루미늄막 55 : 텅스텐막
57 : 제1감광막패턴 59 : 제2알루미늄막
61 : 제2감광막패턴 63 : 제3알루미늄막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체기판 상부에 제1금속배선 물질인 제1알루미늄막을 형성하는 공정과,
상기 제1금속배선 물질 상부에 식각방지막을 형성하는 공정과,
상기 식각방지막을 제1금속배선 마스크를 이용하여 패터닝하는 공정과,
전체표면상부에 금속배선 콘택플러그 물질인 제2알루미늄막을 형성하는 공정과,
상기 금속배선 콘택플러그 물질 상부에 금속배선 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과,
상기 감광막패턴과 식각방지막을 이용한 식각공정으로 상기 금속배선 콘택플러그 물질과 제1금속배선 물질을 식각하여 콘택플러그 및 제1금속배선을 형성하는 공정과,
상기 감광막패턴을 제거하고, 상기 콘택플러그의 상부면을 노출시키는 평탄화된 층간절연막을 형성하는 공정과,
상기 콘택플러그에 접속되는 제2금속배선을 형성하는 공정과,
상기 제2금속배선 상부를 포함한 전체표면상부에 보호막을 형성하는 공정을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3a 내지 도 3g 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(51) 상부에 제1금속배선 물질인 제1알루미늄막(53)을 형성하고 그 상부에 제1텅스텐막(55)을 형성한다. 이때, 상기 제1텅스텐막(55)은 식각방지막으로서, 구리, 구리합금 또는 텅스텐 합금 중에서 한가지로 대신 형성할 수 있다.그리고, 상기 제1텅스텐막(55) 상부에 제1감광막패턴(57)을 형성한다.
이때, 상기 제1감광막패턴(57)은 제1금속배선 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 3a)
그 다음, 상기 제1감광막패턴(57)을 마스크로하여 상기 제1텅스텐막(55)을 식각하고 상기 제1감광막패턴(57)을 제거한다. (도 3b)
그리고, 전체표면상부에 제2알루미늄막(59)을 전체표면상부에 형성한다. (도 3c)
그 다음, 상기 제2알루미늄막(59) 상부에 제2감광막패턴(61)을 형성한다. 이때, 상기 제2감광막패턴(61)은 제1금속배선을 노출시킬 수 있는 제2금속배선 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 3d)
그리고, 상기 제2감광막패턴(61)을 마스크로하고 상기 텅스텐막(55)을 식각장벽으로 하여 상기 제2,1알루미늄막(59,53)을 식각함으로써 텅스텐 플러그와 제1금속배선를 형성한다.
이때, 상기 제2,1알루미늄막(59,53)의 식각공정은 BCl3가스를 이용하여 실시함으로써 상기 텅스텐막(55)과 상기 제2,1알루미늄막(59,53)이 식각선택비 차이를 가질 수 있도록 실시한다.
그 다음, 상기 제2감광막패턴(61)을 제거하고, 전체표면상부를 평탄화시키는 층간절연막(62)를 형성한다. (도 3e, 도 3f)
그 다음, 상기 텅스텐막(59)으로 형성된 텅스텐 플러그를 노출시키도록 상기 층간절연막(62)을 CMP 한다.
그리고, 상기 텅스텐 플러그에 접속되는 제3알루미늄막(63)으로 제2금속배선을 형성한다.
그리고, 상기 제2금속배선 상부에 보호막(65)을 형성한다. (도 3g)
본 발명의 다른 실시예는 상기 제1,2알루미늄(53,59) 대신 구리막을 사용하는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 서로 다른 금속배선 간의 단차가 커도 텅스텐막의 증착두께에 관계없이 식각방지막으로 사용하므로 플러그 형성시 알루미늄의 증착 두께만을 증가시켜 저항이 낮은 안정된 플러그를 형성할 수 있도록 하여 반도체소자의 제조공정을 단순화시키고 그에 따른 반도체소자의 생산성을 향상시킬 수 있는 효과를 제공한다.

Claims (4)

  1. 반도체기판 상부에 제1금속배선 물질인 제1알루미늄막을 형성하는 공정과,
    상기 제1금속배선 물질 상부에 식각방지막을 형성하는 공정과,
    상기 식각방지막을 제1금속배선 마스크를 이용하여 패터닝하는 공정과,
    전체표면상부에 금속배선 콘택플러그 물질인 제2알루미늄막을 형성하는 공정과,
    상기 금속배선 콘택플러그 물질 상부에 금속배선 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과,
    상기 감광막패턴과 식각방지막을 이용한 식각공정으로 상기 금속배선 콘택플러그 물질과 제1금속배선 물질을 식각하여 콘택플러그 및 제1금속배선을 형성하는 공정과,
    상기 감광막패턴을 제거하고, 상기 콘택플러그의 상부면을 노출시키는 평탄화된 층간절연막을 형성하는 공정과,
    상기 콘택플러그에 접속되는 제2금속배선을 형성하는 공정과,
    상기 제2금속배선 상부를 포함한 전체표면상부에 보호막을 형성하는 공정을 특징으로하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 금속배선 콘택플러그 물질과 제1금속배선 물질을 식각하는 공정은 BCl3가스를 이용하여 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 제2금속배선 물질은 알루미늄막인 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 식각방지막은 구리, 텅스텐, 구리합금 또는 텅스텐 합금 중에서 한가지로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법. 」
KR1019990064091A 1999-12-28 1999-12-28 반도체소자의 금속배선 형성방법 KR100358569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064091A KR100358569B1 (ko) 1999-12-28 1999-12-28 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064091A KR100358569B1 (ko) 1999-12-28 1999-12-28 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20010061595A KR20010061595A (ko) 2001-07-07
KR100358569B1 true KR100358569B1 (ko) 2002-10-25

Family

ID=19631409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064091A KR100358569B1 (ko) 1999-12-28 1999-12-28 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100358569B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125010A (ja) * 1992-10-12 1994-05-06 Fujitsu Ltd 半導体装置の製造方法
US5385867A (en) * 1993-03-26 1995-01-31 Matsushita Electric Industrial Co., Ltd. Method for forming a multi-layer metallic wiring structure
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JPH08293585A (ja) * 1995-02-20 1996-11-05 Matsushita Electric Ind Co Ltd 記憶装置及びその製造方法
JPH10125679A (ja) * 1996-10-21 1998-05-15 Oki Electric Ind Co Ltd 半導体素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125010A (ja) * 1992-10-12 1994-05-06 Fujitsu Ltd 半導体装置の製造方法
US5385867A (en) * 1993-03-26 1995-01-31 Matsushita Electric Industrial Co., Ltd. Method for forming a multi-layer metallic wiring structure
JPH08293585A (ja) * 1995-02-20 1996-11-05 Matsushita Electric Ind Co Ltd 記憶装置及びその製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JPH10125679A (ja) * 1996-10-21 1998-05-15 Oki Electric Ind Co Ltd 半導体素子およびその製造方法

Also Published As

Publication number Publication date
KR20010061595A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100272499B1 (ko) 다중 레벨 금속 집적회로내에 자기정렬된 바이어를 형성하는방법
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
JP2003179136A (ja) デュアルダマシン半導体製造のためのマスク層及び相互接続構造
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
KR100393967B1 (ko) 반도체 소자의 금속배선 형성방법
KR100358569B1 (ko) 반도체소자의 금속배선 형성방법
KR100514523B1 (ko) 반도체 소자의 금속배선 형성방법
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR100866121B1 (ko) 반도체 소자의 금속배선 형성방법
KR100884987B1 (ko) 반도체 소자의 구리배선 형성방법
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
KR100548527B1 (ko) 금속배선 형성방법
US7314831B2 (en) Copper line of semiconductor device and method for forming the same
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR100364808B1 (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
KR20030094453A (ko) 듀얼 다마신 공정을 이용한 반도체소자 제조방법
KR20010057679A (ko) 반도체 소자의 배선 형성 방법
KR20020002931A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991228

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20011130

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020727

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021015

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021016

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070914

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20081006

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20100920

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee