KR100355875B1 - 반도체 소자 분리 방법 - Google Patents
반도체 소자 분리 방법 Download PDFInfo
- Publication number
- KR100355875B1 KR100355875B1 KR1019990068478A KR19990068478A KR100355875B1 KR 100355875 B1 KR100355875 B1 KR 100355875B1 KR 1019990068478 A KR1019990068478 A KR 1019990068478A KR 19990068478 A KR19990068478 A KR 19990068478A KR 100355875 B1 KR100355875 B1 KR 100355875B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- nitride film
- etching
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명의 반도체 소자 분리 방법은 반도체 기판(11) 상에 완충 산화막(12) 및 질화막(13)을 연속하여 적층하는 단계, 질화막(13) 상부에 형성된 감광막 패턴(14)을 마스크로 하여 질화막(13), 완충 산화막(12) 및 반도체 기판(11)을 식각하여 트렌치(T)를 형성하는 트렌치 형성단계, 감광막 패턴(14)을 제거하고, 질화막을 식각용액에 의해 습식 식각하여 완충 산화막(12)과 접해있는 질화막의 양모서리(EG)를 둥굴게 형성하는 질화막 식각 단계, 트렌치(T) 내부에 라이너 산화막(15)을 형성하는 단계, 트렌치(T)가 형성된 반도체 기판(11) 및 습식 식각하여 양모서리가 둥굴게 형성된 질화막(13a) 상부에 절연막(16)을 증착하고 식각하여 트렌치(T) 내부를 절연막(16)으로 채우는 트렌치 절연막 패턴(16a)을 형성하는 단계, 질화막(13a)이 노출될 때까지 트렌치 절연막 패턴(16a)을 연마하는 단계 및 질화막(13a)을 식각하여 제거하는 단계로 구성된다.
본 발명은 트렌치의 가장자리에 형성된 라이너 산화막의 두께가 얇아지는 것을 방지할 수 있고, 가장자리의 형상을 개선하여 게이트 산화막 집적도의 특성 향상 및 누설전류의 발생을 방지할 수 있다.
Description
본 발명은 반도체 소자 분리 방법에 관한 것으로, 특히 반도체 기판 표면에 트렌치를 형성하여 반도체 소자를 분리하는 반도체 소자 분리 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법은 질화막을 이용하여 국부 산화막 형성(Local Oxidation of Silicon:LOCOS) 방법과 반도체 기판 표면에 트렌치(Trench)를 형성하여 소자를 분리하는 트렌치 소자 분리 방법이 있다.
국부 산화막 형성 방법은 질화막을 마스크로 해서 반도체 기판 자체를 열산화시키기 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 우수한 장점이 있으나 소자 분리 영역이 차지하는 면적이 크므로 미세화에 한계가 있다. 이에 반해 트렌치 소자 분리 방법은 반도체 기판 표면에 트렌치를 형성하여 절연막을 채운 후 평탄화하는 방법으로 소자 분리 영역이 차지하는 면적을 작게 형성할 수 있어 미세화에 유리하다.
도 1a 내지 도 1g는 종래의 반도체 기판 표면에 트렌치를 형성하여 반도체 소자 분리 방법을 위한 공정 순서를 도시한 단면도이다.
도 1a에 도시된 바와 같이 반도체 기판(1) 상에 100∼300Å 두께를 갖는 완충 산화막(PAD Oxide)(2)을 성장시키고, 완충 산화막(2) 상부에 1000∼3000Å 두께를 갖는 질화막(3)을 형성하고, 질화막(3) 상부에 감광막(4)을 도포하고, 마스크를 사용하여 반도체 기판(1) 표면에 소자 분리 영역인 트렌치를 형성하기 위해 감광막(4)을 노광 현상한다. 도 1b에 도시된 바와 같이 감광막(4)의 노광 현상에 의해 드러난 질화막(3) 및 완충 산화막(2)을 식각하여 제거하고, 다시 드러난 반도체 기판(1)을 3000∼7000Å의 깊이로 300∼500Å의 폭을 갖도록 식각하여 반도체 소자 분리 영역인 트렌치(T)를 형성한다. 도 1c에 도시된 바와 같이 트렌치(T)의 가장자리를 둥글리기(rounding) 위하여 트렌치(T) 내부에 라이너 산화막(5)을 형성한다. 라이너 산화막(5) 형성시 반도체 기판(1)의 표면의 결정방향은 <100>인데 반해 트렌치(T)의 식각 단면의 결정방향은 <110> 이므로 트렌치(T)의 가장자리의 라이너 산화막의 두께는 얇다. 도 1d에 도시된 바와 같이 트렌치(T)를 포함한 반도체 기판(1) 상부면에 화학 기상 증착법(Chemical Vapor Deposition:CVD)에 의해 산화막인 절연막(6)을 두껍게 증착하여 트렌치(T) 내부를 채운다. 도 1e에 도시된 바와 같이 절연막(6)이 형성된 반도체 기판(1) 상에 감광막을 도포한 후, 마스크를 사용하여 감광막을 노광 현상하여 트렌치(T) 상부의 절연막(6) 위에만 감광막 패턴(7)이 남도록 한다. 감광막 패턴(7)을 마스크로 하여 절연막(6)을 식각하여 트렌치 절연막 패턴(6a)을 형성한다. 도 1f에 도시된 바와 같이 감광막 패턴(7)을 제거하고, 기계 화학적 연마(Chemical Mechanical Polishing:CMP) 공정을 이용하여 질화막(3)이 있는데 까지 트렌치 절연막 패턴(6a)을 깍아내 평탄화하여 평탄화된 절연막 패턴(6b)을 형성한다. 도 1g에 도시된 바와 같이 노출된 질화막(3)을 습식 식각하여 제거한다.
도 2는 종래의 반도체 소자 분리 방법에 따라 트렌치 형성 후 라이너 산화막의 취약한 부분을 나타낸 확대도이다. 도 2에 도시된 바와 같이 라이너 산화막(5) 형성시 반도체 기판(1)의 표면의 결정방향과 트렌치(T)의 식각 단면의 결정방향은 상이하므로 트렌치(T)의 가장자리(a)의 라이너 산화막의 두께는 얇다.
따라서 종래의 반도체 소자 분리 방법은 트렌치의 가장자리의 라이너 산화막의 두께는 얇게 형성되므로 트렌치 가장자리에서 누설전류(Leakage Current)가 발생될 수 있고, 후공정인 게이트 산화막 형성시 게이트 산화막의 두께는 얇게 형성되므로 트렌치의 가장자리에 얇은 두께를 갖는 라이너 산화막에 의해 게이트 산화막 집적도(Gate Oxide Integrity:GOI)의 특성의 저하를 가져오고, 이로 인해 반도체 소자의 신뢰성 및 특성이 열악해지는 문제점을 가지고 있다.
본 발명의 목적은 트렌치 가장자리의 라이너 산화막의 두께가 얇아지는 것을 방지하여 트렌치 가장자리의 둥글리기 형상을 개선하여 게이트 산화막 집적도의 특성 향상 및 누설전류의 발생을 방지할 수 있는 반도체 소자 분리 방법을 제공하는 데 있다.
도 1a 내지 도 1g는 종래의 반도체 소자 분리 방법을 위한 공정 순서를 도시한 단면도,
도 2는 종래의 트렌치 형성 후 라이너 산화막의 취약한 부분을 나타낸 확대도,
도 3a 내지 도 3h는 본 발명의 반도체 소자 분리 방법을 위한 공정 순서를 도시한 단면도이다.
상기의 목적을 달성하기 위하여 본 발명의 반도체 소자 분리 방법은 반도체 기판 상에 완충 산화막 및 질화막을 연속하여 적층하는 단계; 질화막 상부에 감광막을 도포하고, 마스크를 사용하여 트렌치를 형성하기 위해 감광막을 노광 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 하여 질화막, 완충 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 트렌치 형성단계; 감광막 패턴을 제거하고, 질화막을 식각용액에 의해 습식 식각하여 완충 산화막과 접해 있는 질화막의 양모서리를 둥굴게 형성하는 질화막 식각 단계; 트렌치 내부에 라이너 산화막을 형성하는 단계; 트렌치가 형성된 반도체 기판 및 습식 식각하여 양모서리가 둥굴게 형성된 질화막 상부에 절연막을 증착하고, 절연막을 식각하여 트렌치 내부를 절연막으로 채우는 트렌치 절연막 패턴을 형성하는 단계; 습식 식각하여 양모서리가 둥굴게 형성된 질화막이 노출될때 까지 트렌치 절연막 패턴을 연마하는 단계; 및 질화막을 식각하여 제거하는 단계를 구비한 것을 특징으로 한다.
질화막 식각 단계에서 식각용액은 인산 용액이고, 식각용액의 온도는 120℃ 내지 180℃의 범위인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자 분리 방법을 상세히설명하고자 한다.
도 3a 내지 도 3h는 본 발명의 반도체 소자 분리 방법을 위한 공정 순서를 도시한 단면도 이다.
도 3a 내지 도 3h에 도시된 바와 같이 본 발명의 반도체 소자 분리 방법은 반도체 기판(11) 상에 완충 산화막(12) 및 질화막(13)을 연속하여 적층하는 단계,질화막(13) 상부에 감광막을 도포하고, 마스크를 사용하여 트렌치(T)를 형성하기 위해 감광막을 노광 현상하여 감광막 패턴(14)을 형성하고, 감광막 패턴(14)을 마스크로 하여 질화막(13), 완충 산화막(12) 및 반도체 기판(11)을 식각하여 트렌치(T)를 형성하는 트렌치 형성단계, 감광막 패턴(14)을 제거하고, 질화막을 식각용액에 의해 습식 식각하여 완충 산화막(12)과 접해 있는 질화막의 양모서리(EG)를 둥굴게 형성하는 질화막 식각 단계, 트렌치(T) 내부에 라이너 산화막(15)을 형성하는 단계, 트렌치(T)가 형성된 반도체 기판(11) 및 습식 식각하여 양모서리가 둥굴게 형성된 질화막(13a) 상부에 절연막(16)을 증착하고, 절연막(16)을 식각하여 트렌치(T) 내부를 절연막(16)으로 채우는 트렌치 절연막 패턴(16a)을 형성하는 단계, 습식 식각하여 양모서리가 둥굴게 형성된 질화막(13a)이 노출될 때까지 트렌치 절연막 패턴(16a)을 연마하는 단계 및 질화막(13a)을 식각하여 제거하는 단계로 구성된다.
질화막 식각 단계에서 식각용액은 인산 용액이고, 식각용액의 온도는 120℃ 내지 180℃의 범위인 것을 특징으로 한다.
상기의 구성에 따른 본 발명인 반도체 소자 분리 방법의 동작은 다음과 같다.
도 3a에 도시된 바와 같이 반도체 기판(11) 상에 100∼300Å 두께를 갖는 완충 산화막(12)을 성장시키고, 완충 산화막(12) 상부에 1000∼3000Å 두께를 갖는 질화막(13)을 형성한다. 질화막(13) 상부에 감광막을 도포하고, 마스크를 사용하여 트렌치(T)를 형성하기 위해 감광막을 노광 현상하여 감광막 패턴(14)을 형성한다. 도 3b에 도시된 바와 같이 감광막 패턴(14)을 마스크로 하여 질화막(13), 완충 산화막(12) 및 반도체 기판(11)을 식각하여 트렌치(T)를 형성한다. 도 3c에 도시된 바와 같이 감광막 패턴(14)을 제거하고, 질화막을 120℃ 내지 180℃의 온도 범위의 식각용액인 인산 용액을 사용하여 습식 식각하여 완충 산화막(12)과 접해있는 질화막의 양모서리(EG)를 둥굴게 형성한다. 질화막의 습식 식각시 질화막의 식각 두께는 100Å 이하가 되도록 제어한다. 도 3d에 도시된 바와 같이 트렌치(T) 내부에 라이너 산화막(15)을 형성한다. 라이너 산화막(15) 형성시 트렌치(T)의 가장자리에 형성되는 라이너 산화막(TEG)은 종래에 비해 둥근 형상을 갖게 되어 가장자리 둥굴리기(Corner Rounding)를 향상시키 수 있다. 도 3e에 도시된 바와 같이 트렌치(T)가 형성된 반도체 기판(11) 및 습식 식각하여 양모서리가 둥굴게 형성된 질화막(13a) 상부에 산화막인 절연막(16)을 증착한다. 도 3f에 도시된 바와 같이 절연막(16)이 형성된 반도체 기판(11) 상에 감광막을 도포한 후, 마스크를 사용하여 감광막을 노광 현상하여 트렌치(T) 상부의 절연막(16) 위에만 감광막 패턴(17)이 남도록 하고, 감광막 패턴(17)을 마스크로 하여 절연막(16)을 식각하여 트렌치(T) 내부를 절연막(16)으로 채우는 트렌치 절연막 패턴(16a)을 형성한다. 도3g에 도시된 바와 같이 감광막 패턴(17)을 제거하고, 기계 화학적 연마(CMP) 공정을 이용하여 습식 식각하여 양모서리가 둥굴게 형성된 질화막(13a)이 노출될 때까지 트렌치 절연막 패턴(16a)을 평탄하게 연마하여 평탄화된 절연막 패턴(16b)을 형성한다. 도 3h에 도시된 바와 같이 노출된 질화막(13a)을 습식 식각하여 제거한다.
본 발명의 반도체 소자 분리 방법은 트렌치의 가장자리에 형성된 라이너 산화막의 두께가 얇아지는 것을 방지할 수 있고, 가장자리의 형상을 개선하여 게이트 산화막 집적도의 특성 향상 및 누설전류의 발생을 방지하여 반도체 소자의 신뢰성 및 특성을 향상시킬 수 있다.
Claims (3)
- (정정) 반도체 기판에 트렌치를 형성하여 반도체 소자를 분리하는 반도체 소자 분리 방법에 있어서,상기의 반도체 기판 상에 완충 산화막 및 질화막을 연속하여 적층하는 단계;상기의 질화막 상부에 감광막을 도포하고, 마스크를 사용하여 상기의 트렌치를 형성하기 위해 감광막을 노광 및 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 하여 상기의 질화막, 완충 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 트렌치 형성단계;상기의 감광막 패턴을 제거하고, 상기의 질화막을 식각용액에 의해 습식 식각하여 상기의 완충 산화막과 접해 있는 상기의 질화막의 양모서리를 둥굴게 형성하는 질화막 식각 단계;상기의 트렌치 내부에 라이너 산화막을 형성하는 단계;상기의 트렌치가 형성된 반도체 기판 및 습식 식각하여 양모서리가 둥굴게 형성된 질화막 상부에 절연막을 증착하고, 상기의 절연막을 식각하여 상기의 트렌치 내부를 상기의 절연막으로 채우는 트렌치 절연막 패턴을 형성하는 단계;상기의 습식 식각하여 양모서리가 둥굴게 형성된 질화막이 노출될 때까지 상기의 트렌치 절연막 패턴을 연마하는 단계; 및상기의 질화막을 식각하여 제거하는 단계를 구비한 것을 특징으로 하는 반도체 소자 분리 방법.
- 제1항에 있어서, 상기의 질화막 식각 단계에서 식각용액은 인산 용액인 것을 특징으로 하는 반도체 소자 분리 방법.
- 제1항 또는 제2항에 있어서, 상기의 식각용액의 온도는 120℃ 내지 180℃의 범위인 것을 특징으로 하는 반도체 소자 분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068478A KR100355875B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 소자 분리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068478A KR100355875B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 소자 분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010087468A KR20010087468A (ko) | 2001-09-21 |
| KR100355875B1 true KR100355875B1 (ko) | 2002-10-12 |
Family
ID=19635560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990068478A KR100355875B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 소자 분리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100355875B1 (ko) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223747A (ja) * | 1997-02-06 | 1998-08-21 | Nec Corp | 半導体装置の製造方法 |
| KR19980084107A (ko) * | 1997-05-21 | 1998-12-05 | 문정환 | 반도체장치의 소자격리방법 |
| JPH11186378A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体集積回路および半導体集積回路の製造方法並びに半導体装置および半導体装置の製造方法 |
| US5930620A (en) * | 1997-09-12 | 1999-07-27 | Advanced Micro Devices | Resistance to gate dielectric breakdown at the edges of shallow trench isolation structures |
| KR19990066178A (ko) * | 1998-01-22 | 1999-08-16 | 구본준 | 반도체장치의 소자격리방법 |
| JPH11284064A (ja) * | 1998-01-13 | 1999-10-15 | Texas Instr Inc <Ti> | トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法 |
| US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
-
1999
- 1999-12-31 KR KR1019990068478A patent/KR100355875B1/ko not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223747A (ja) * | 1997-02-06 | 1998-08-21 | Nec Corp | 半導体装置の製造方法 |
| KR19980084107A (ko) * | 1997-05-21 | 1998-12-05 | 문정환 | 반도체장치의 소자격리방법 |
| US5930620A (en) * | 1997-09-12 | 1999-07-27 | Advanced Micro Devices | Resistance to gate dielectric breakdown at the edges of shallow trench isolation structures |
| US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
| JPH11186378A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体集積回路および半導体集積回路の製造方法並びに半導体装置および半導体装置の製造方法 |
| JPH11284064A (ja) * | 1998-01-13 | 1999-10-15 | Texas Instr Inc <Ti> | トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法 |
| KR19990066178A (ko) * | 1998-01-22 | 1999-08-16 | 구본준 | 반도체장치의 소자격리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010087468A (ko) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR100355875B1 (ko) | 반도체 소자 분리 방법 | |
| KR100325609B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH11121609A (ja) | 半導体装置の製造方法 | |
| KR100478496B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
| KR980012242A (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| KR100325626B1 (ko) | 반도체 소자 분리 방법 | |
| KR100829366B1 (ko) | 반도체 소자의 트렌치 및 트렌치 형성 방법 | |
| KR100429555B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100922074B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20020044682A (ko) | 반도체소자의 소자 격리막 형성 방법 | |
| KR100439108B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR19980065679A (ko) | 얕은 트렌치 절연 형성 방법 | |
| KR100439105B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR100829369B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100228345B1 (ko) | 반도체 장치의 소자분리 방법 | |
| KR0168122B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050003013A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR19990080468A (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| KR20040105980A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR20020001353A (ko) | 얕은 트렌치를 갖는 반도체 소자의 제조 방법 | |
| KR20040004866A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR20040050179A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19991231 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20011122 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020814 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020926 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020927 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20050610 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060630 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070626 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080630 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090918 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100823 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110809 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120827 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |