KR100353580B1 - The method of fabricating amorphous silicon phototransistor array for reading business card - Google Patents
The method of fabricating amorphous silicon phototransistor array for reading business card Download PDFInfo
- Publication number
- KR100353580B1 KR100353580B1 KR1019990061925A KR19990061925A KR100353580B1 KR 100353580 B1 KR100353580 B1 KR 100353580B1 KR 1019990061925 A KR1019990061925 A KR 1019990061925A KR 19990061925 A KR19990061925 A KR 19990061925A KR 100353580 B1 KR100353580 B1 KR 100353580B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- type semiconductor
- electrode layer
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 238000005530 etching Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 claims description 3
- 229920000728 polyester Polymers 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이동 정보 통신용 단말기, 이미지 인식용 단말기, 의료용 단말기 등에서 문서 또는 이미지에 반사되는 반사광을 인식하여 디지털 데이터로 변환시키는 포토트랜지스터 어레이에 관한 것으로, 특히 투명한 기판상에 빛에 반응하는 메트릭스 형태의 포토트랜지스터 어레이를 형성함에 있어서 반도체층이 도너스 형태를 갖고 멀티레이어로 형성되며 초박형으로 제조되는 포토트랜지스터 어레이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phototransistor array for recognizing and converting reflected light reflected from a document or image into digital data in a mobile information communication terminal, an image recognition terminal, a medical terminal, and the like. The present invention relates to a method of manufacturing a phototransistor array in which a semiconductor layer has a donor shape, is formed of a multilayer, and is manufactured in an ultra-thin film in forming a phototransistor array.
Description
본 발명은 이동 정보 통신용 단말기, 이미지 인식용 단말기, 의료용 단말기 등에서 명함을 인식하여 디지털 데이터로 변환시시키는 이미지 입력장치의 포토트랜지스터 어레이에 관한 것으로, 특히 투명한 기판상에 도너스 형태를 갖고 다층으로 형성된 반도체층을 초박형으로 형성하는 비정질 실리콘 포토트랜지스터 어레이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phototransistor array of an image input apparatus for recognizing a business card and converting it into digital data in a mobile information communication terminal, an image recognition terminal, a medical terminal, and the like. The present invention relates to a method for manufacturing an amorphous silicon phototransistor array, which forms ultra thin.
종래의 반도체를 이용한 포토트랜지스터 어레이는 도 1 에 도시된 바와 같이 폴리에스테르계 투명 플라스틱 기판 및 무알칼리 성분의 투명 글라스 등으로 제조된 투명 기판 (1) 상부에 스퍼터링 장치 또는 이-빔(e-Beam) 장치를 이용하여 400Å 내지 500Å의 두께로 제 1 전극층 (2) 을 형성한 다음, 상기 제 1 전극층 (2) 상부에 플라즈마 화학진공증착(Plasma Enhanced Chemical Vapor Deposition; 이하, PECVD) 장치를 사용하여 n(c-Si)형 반도체층, i(a-Si:H)형 반도체층, P(a-Si:H)형 반도체층 (3) 순으로 연속적으로 증착한 것을 나타낸 것이다. 상기 제 1 전극층 (2) 은 ITO, SnO2또는 ZnO 등과 같은 투명한 금속막을 사용한다. 또한, 상기 연속 증착된 n형 반도체층/i형 반도체층/p형 반도체층 (3) 의 각각의 두께는 150Å~250Å, 100Å~200Å 그리고 100Å~200Å로 증착된다. 그 후, p형 반도체층 상부에 이-빔 장치를 사용하여 2000Å ~ 3000Å 두께로 제 2 전극층 (4) 을 형성하는데, 상기 제 2 전극층 (4) 은 제 1 전극층 (2) 의 스트라이프 형태와 직교하는 형태의 스트라이프 형상으로 형성된다.A phototransistor array using a conventional semiconductor is a sputtering apparatus or an e-Beam on top of a transparent substrate 1 made of a polyester-based transparent plastic substrate and an alkali-free transparent glass as shown in FIG. 1. ) Using a device to form a first electrode layer 2 to a thickness of 400 ~ 500Å, and then using a plasma enhanced chemical vapor deposition (hereinafter referred to as PECVD) device on the first electrode layer (2) n ( It shows that it deposited continuously in order of a c-Si) semiconductor layer, an i (a-Si: H) type semiconductor layer, and a P (a-Si: H) type semiconductor layer (3). The first electrode layer 2 uses a transparent metal film such as ITO, SnO 2 or ZnO. In addition, the thickness of each of the continuously deposited n-type semiconductor layer / i-type semiconductor layer / p-type semiconductor layer 3 is deposited to be 150 mW to 250 mW, 100 mW to 200 mW and 100 mW to 200 mW. Thereafter, a second electrode layer 4 is formed on the p-type semiconductor layer with a thickness of 2000 kV to 3000 kV using an e-beam apparatus, and the second electrode layer 4 is orthogonal to the stripe shape of the first electrode layer 2. It is formed in a stripe shape.
도 2 는 도 1 의 n형/i형/p형 반도체층 (3) 의 평면도를 나타낸 것이다(제 1전극층 및 제 2 전극층은 도시되지 않음). 상기 포토트랜지스터 어레이는 도시된 바와 같이 한 화소에 하나의 섬상 반도체층 (3) 이 형성되어 있는 형태를 갖게되므로 입사광이 명함 (7) 등과 같은 문서에 의해 반사되는 반사광 (6) 이 주변의 화소에까지 영향을 미쳐 암전류가 높아진다는 문제점이 있었다.FIG. 2 shows a plan view of the n-type / i-type / p-type semiconductor layer 3 of FIG. 1 (the first electrode layer and the second electrode layer are not shown). The phototransistor array has a form in which one island-like semiconductor layer 3 is formed in one pixel as shown, so that the reflected light 6 reflected by a document such as a business card 7 is reflected to surrounding pixels. There was a problem that the dark current increases due to the influence.
또한, 제 2 전극층에 단선이 발생할 경우 치명적인 선 결함으로 작용한다는 문제점이 있었다.In addition, when disconnection occurs in the second electrode layer, there is a problem that acts as a fatal line defect.
상기와 같은 문제점들에 의해 종래의 포토트랜지스터 어레이로는 고해상도의 이미지 인식장치를 제조할 수 없다는 문제점이 있었다.Due to the above problems, there is a problem in that a high resolution image recognition device cannot be manufactured with a conventional phototransistor array.
본 발명은 상술한 문제점들을 해결하기 위하여, 한 화소 전체에 반도체층과 제 2 전극층을 형성한 다음, 반도체층과 제 2 전극층 중앙에 빛이 통과할 수 있는 홀이 형성된 도너스 형태를 갖도록 함으로써 고 해상도용 포토트랜지스터 어레이를 제공하는 것을 목적으로 한다.In order to solve the above-mentioned problems, the present invention provides a high resolution by forming a semiconductor layer and a second electrode layer in an entire pixel, and then forming a donor shape in which light passes through the center of the semiconductor layer and the second electrode layer. An object of the present invention is to provide a phototransistor array.
도 1 은 종래의 포토트랜지스터 어레이를 나타낸 단면도.1 is a cross-sectional view showing a conventional phototransistor array.
도 2 는 도 1 의 반도체층을 나타낸 평면도.FIG. 2 is a plan view illustrating the semiconductor layer of FIG. 1. FIG.
도 3 내지 도 9 은 본 발명에 따른 명함 인식용 비정질 실리콘 포토트랜지스터 어레이의 제조공정을 순차적으로 나타낸 단면도.3 to 9 are cross-sectional views sequentially showing a manufacturing process of the amorphous silicon phototransistor array for business card recognition according to the present invention.
도 10 은 본 발명에 따른 반도체층과 광 차단막을 나타낸 평면도.10 is a plan view showing a semiconductor layer and a light blocking film according to the present invention.
도 11 은 본 발명에 따른 포토트랜지스터 어레이의 하부에 명함을 위치시키고 입사광과 반사광의 관계를 나타낸 단면도.11 is a cross-sectional view showing the relationship between the incident light and the reflected light after placing the business card in the lower portion of the phototransistor array according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1, 11 : 투명 기판 2, 12 : 제 1 전극층1, 11: transparent substrate 2, 12: first electrode layer
3, 18 : 반도체층 5, 22 : 입사광6, 23 : 반사광 7, 21 : 명함3, 18: semiconductor layer 5, 22: incident light 6, 23: reflected light 7, 21: business card
13, 13' : n형 반도체층 14, 14': i형 반도체층13, 13 ': n-type semiconductor layer 14, 14': i-type semiconductor layer
15 : p형 반도체층 4, 16 : 제 2 전극층15: p-type semiconductor layer 4, 16: second electrode layer
17 : 보호막 19 : 광 투과홀17: protective film 19: light transmitting hole
20 : 광 차단막20: light blocking film
상기 목적을 달성하기 위하여, 본 발명은 투명 기판 상부에 스트라이프 형태로 제 1 전극층을 형성하는 단계와; 상기 제 1 전극층 상부에 상기 제 1 전극층과 평행하게 다중 반도체층을 형성하는 단계와; 상기 제 1 전극층과 다중 반도체층을 화소 단위의 스트라이프 형태로 패턴화하여 식각하는 단계와; 상기 화소 단위로 패턴화된 다중 반도체층 상부와 단위 화소간의 경계상에 노출된 투명 기판의 상부에 i형 반도체층과 n형 반도체층을 순차적으로 형성하는 단계와; 상기 n형 반도체층 상부에 스트라이프 형태의 상기 제 1 전극층과 직교하는 형태로 제 2 전극층을 형성하는 단계와; 상기 제 1 전극층과 제 2 전극층이 겹쳐지는 단위 화소 중앙부에 관통홀이 형성되도록 상기 제 2 전극층의 중앙부를 식각하는 단계와; 상기 식각된 제 2 전극층을 포토마스크로 사용하여 n형 반도체층을 식각하는 단계와; 상기 n형 반도체층 식각에 의해 노출된 제 2 전극층 관통홀 부분의 i형 반도체층과 다중 반도체층을 순차적으로 식각하는 단계와; 상기 식각에 의해 노출된 단위 화소 관통홀 부분의 제 1 전극층 상부와 단위 화소의 제 2 전극층 상부, 그리고 단위 화소 경계부로서 상기 n형 반도체층의 식각에 의해 노출된 i형 반도체층 상부에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 명함 인식용 비정질 실리콘 포토트랜지스터 어레이의 제조방법을 특징으로 한다.이하, 첨부된 도면을 참조로 하여 좀 더 살세히 설명하기로 한다.In order to achieve the above object, the present invention comprises the steps of forming a first electrode layer in the form of a stripe on the transparent substrate; Forming a plurality of semiconductor layers on the first electrode layer in parallel with the first electrode layer; Patterning and etching the first electrode layer and the multi-semiconductor layer in a stripe pattern in pixel units; Sequentially forming an i-type semiconductor layer and an n-type semiconductor layer on the transparent substrate exposed on the boundary between the multi-layered semiconductor layer and the unit pixel patterned in units of pixels; Forming a second electrode layer on the n-type semiconductor layer in a form orthogonal to the first electrode layer having a stripe shape; Etching the central portion of the second electrode layer such that a through hole is formed in the central portion of the unit pixel where the first electrode layer and the second electrode layer overlap; Etching the n-type semiconductor layer by using the etched second electrode layer as a photomask; Sequentially etching the i-type semiconductor layer and the multiple semiconductor layer of the second electrode layer through-hole portion exposed by the n-type semiconductor layer etching; A protective film is formed on an upper portion of the first electrode layer of the unit pixel through-hole portion exposed by the etching, an upper portion of the second electrode layer of the unit pixel, and an upper portion of the i-type semiconductor layer exposed by etching of the n-type semiconductor layer as a unit pixel boundary. A method of manufacturing an amorphous silicon phototransistor array for recognizing a business card, characterized in that it comprises a step of performing. Hereinafter, with reference to the accompanying drawings will be described in more detail.
도 3 내지 도 9 는 본 발명에 따른 비정질 실리콘 포토트랜지스터 어레이의 제조공정을 순차적으로 나타낸 것이다.3 to 9 sequentially illustrate the manufacturing process of the amorphous silicon phototransistor array according to the present invention.
먼저, 도 3 은 폴리에스테르계 투명 플라스틱 기판 및 무알칼리 성분 투명 글라스 등으로 제조된 투명 기판 (11) 상부에 스퍼터링 장치 또는 이-빔(e-Beam) 장치를 이용하여 400Å 내지 500Å의 두께로 스트라이프 형태로 제 1 전극층 (12) 을 형성한 다음, 상기 제 1 전극층 (12) 상부에 상기 제 1 전극층과 평행하게 플라즈마 화학진공증착(PECVD) 장치를 사용하여 n(c-Si)형 반도체층 (13), i(a-Si:H)형 반도체층 (14), P(a-Si:H)형 반도체층 (15) 순으로 연속적으로 증착하는 것을 나타낸다. 상기 제 1 전극층 (12) 은 ITO, SnO2또는 ZnO 등과 같은 투명한 금속막이 사용된다. 또한, 상기 n형 반도체층 (13), i형 반도체층 (14) 그리고 p형 반도체층 (15) 각각의 두께는 150Å~250Å, 100Å~200Å 그리고 100Å~200Å로 증착된다.First, FIG. 3 is a stripe having a thickness of 400 mW to 500 mW using a sputtering device or an e-Beam device on a transparent substrate 11 formed of a polyester-based transparent plastic substrate and an alkali free transparent glass. After forming the first electrode layer 12 in the form, using a plasma chemical vacuum deposition (PECVD) device on the first electrode layer 12 in parallel with the first electrode layer n ( The vapor deposition is sequentially performed in order of the c-Si) semiconductor layer 13, the i (a-Si: H) type semiconductor layer 14, and the P (a-Si: H) type semiconductor layer 15 in this order. As the first electrode layer 12, a transparent metal film such as ITO, SnO 2 or ZnO is used. The n-type semiconductor layer 13, the i-type semiconductor layer 14 and the p-type semiconductor layer 15 each have a thickness of 150 kV to 250 kV, 100 kV to 200 kV, and 100 kV to 200 kV.
도 4 는 p형 반도체층 (15) 상부에 포토마스크로서 상기 제 1 전극층 (12) 의 스트라이프 형태와 직교 형상의 스트라이프형 포토마스크를 사용하여, p형 반도체층 (15), i형 반도체층 (14), n형 반도체층 (13) 그리고 제 1 전극층 (12) 을 순차적으로 식각하여 화소 단위로 스트라이프형 패턴을 형성한 것을 나타낸 것으로, 한 열의 패턴은 단위 화소의 크기를 나타낸다.FIG. 4 shows a p-type semiconductor layer 15 and an i-type semiconductor layer (using a stripe-type photomask having a stripe shape and an orthogonal shape of the first electrode layer 12 as a photomask on the p-type semiconductor layer 15). 14), the n-type semiconductor layer 13 and the first electrode layer 12 are sequentially etched to form a stripe pattern in units of pixels, with one column of patterns representing the size of a unit pixel.
도 5 는 도 4 에 도시된 바와 같이 스트라이프 형태로 패턴화된 반도체층들 (13, 14, 15) 의 상부와 상기 반도체층들이 식각된 부분의 노출된 투명 기판 (11) 상부에 i형 반도체층 (14') 과 n형 반도체층 (13') 을 순차적으로 연속 증착하는 것을 나타낸다. 이때 상기 i형 반도체층 (14') 과 n형 반도체층 (13') 의 두께는 각각 4000Å~6000Å과 250Å~350Å이 되도록 증착된다. 바람직하게는, 상기 i형 반도체층 (14') 은 SiH4, H2및 He 가스의 2:2:50의 혼합비로 250~300℃에서 증착되고, 상기 n형 반도체층 (13') 은 PH3, H2, He 및 SiH4가스의 0.01:30:40:1의 혼합비로 250~300℃에서 증착된다.FIG. 5 shows an i-type semiconductor layer on top of the semiconductor layers 13, 14 and 15 patterned in a stripe shape as shown in FIG. 4 and on the exposed transparent substrate 11 of the portion where the semiconductor layers are etched. (14 ') and the n-type semiconductor layer 13' are sequentially deposited sequentially. At this time, the thicknesses of the i-type semiconductor layer 14 'and the n-type semiconductor layer 13' are deposited to be 4000 kPa to 6000 kPa and 250 kPa to 350 kPa, respectively. Preferably, the i-type semiconductor layer 14 ′ is deposited at 250 to 300 ° C. at a mixing ratio of 2: 2: 50 of SiH 4 , H 2, and He gas, and the n-type semiconductor layer 13 ′ is PH 3 , H 2 , He and SiH 4 gas is deposited at 250 ~ 300 ℃ with a mixing ratio of 0.01: 30: 40: 1.
도 6 은 상기 도 5 에 도시된 n형 반도체층 상부에 이-빔 장치를 사용하여 2000Å ~ 3000Å 두께로 제 2 전극층 (16) 이 형성되는 것을 나타낸다. 상기 제 2 전극층 (16) 은 제 1 전극층 (12) 의 스트라이프 형태와 직교하는 형태의 스트라이프형으로 형성된다. 그 후, 한 열의 제 1 전극층 (12) 과 제 2 전극층 (16) 이 겹쳐지는 부분의 중앙 부분 즉, 한 화소 단위의 중앙 부분을 식각하여 입사광이 투과할 수 있는 홀 (19) 을 형성한다. 이때, 상기 제 2 전극층 (16) 은 알루미늄, Cr, Ti, Ta, Ni, W 또는 Mo 등과 같은 불투명 금속막으로 형성된다.FIG. 6 shows that the second electrode layer 16 is formed on the n-type semiconductor layer shown in FIG. 5 by using a two-beam device with a thickness of 2000 kV to 3000 kPa. The second electrode layer 16 is formed in a stripe shape orthogonal to the stripe shape of the first electrode layer 12. Thereafter, the center portion of the overlapping portion of the first electrode layer 12 and the second electrode layer 16 in one row, that is, the central portion of one pixel unit is etched to form a hole 19 through which incident light can pass. At this time, the second electrode layer 16 is formed of an opaque metal film such as aluminum, Cr, Ti, Ta, Ni, W or Mo.
도 7 은 상기 중앙 부분이 식각된 제 2 전극층 (16) 을 마스크층으로 사용하여 n형 반도체층 (13') 만을 식각한 것을 나타낸 것이다.FIG. 7 shows that only the n-type semiconductor layer 13 'is etched using the second electrode layer 16 having the center portion etched as a mask layer.
도 8 은 제 2 전극층 (16) 중앙에 노출된 다중 반도체층인 i형 반도체층 (14'), p형 반도체층 (15), i형 반도체층 (14) 그리고 n형 반도체층 (13) 을 순차적으로 식각한 것을 나타낸 것이다.8 shows an i-type semiconductor layer 14 ', a p-type semiconductor layer 15, an i-type semiconductor layer 14 and an n-type semiconductor layer 13, which are multiple semiconductor layers exposed in the center of the second electrode layer 16. As shown in FIG. It shows the etching sequentially.
도 9 는 상기 다중 반도체층의 식각에 의해 노출된 제 1 전극층 (12) 상부와, 제 2 전극층 (16) 상부, 그리고 단위 화소의 경계를 이루는 부분으로서 도 7 에서 n형 반도체층 (13') 의 식각에 의해 노출된 i형 반도체층 (14') 상부에 PECVD 장치를 사용하여 보호막 역할을 하는 두께가 2000Å~5000Å인 a-Si:N 또는 SiO2를 사용한 보호막 (17) 을 형성하는 것을 나타낸다.FIG. 9 is a portion forming a boundary between an upper portion of the first electrode layer 12, an upper portion of the second electrode layer 16, and a unit pixel exposed by etching of the multiple semiconductor layer, and an n-type semiconductor layer 13 ′ in FIG. 7. A protective film 17 using a-Si: N or SiO 2 having a thickness of 2000 kPa to 5000 kPa serving as a protective film is formed on the i-type semiconductor layer 14 'exposed by the etching of. .
상기와 같이 형성된 포토트랜지스터 어레이는, 도 10 에 도시된 바와 같이, 화소 단위로 중앙에 입사광 관통홀 (19) 이 형성된 도너스 형태의 화소를 갖게 된다. 또한, 암전류를 극소화하기 위해 보호막 (17) 을 형성한 후 화소와 화소 사이에는 Cr, Al, Ti 등의 불투명 금속을 사용하여 광 차단막 (20) 을 형성한다.As illustrated in FIG. 10, the phototransistor array formed as described above has a donor-shaped pixel in which an incident light through hole 19 is formed at the center in pixel units. In addition, in order to minimize the dark current, after forming the protective film 17, the light blocking film 20 is formed between the pixel and the pixel using an opaque metal such as Cr, Al, Ti, or the like.
즉, 상기 화소의 중앙에 형성된 관통홀로 자연광 등의 입사광이 통과하게 되고, 상기 관통홀을 통과한 입사광이 명함 등과 같은 문서에 반사되는 반사광을 화소 단위 전체로 입력받게 된다.That is, incident light such as natural light passes through the through-hole formed in the center of the pixel, and the incident light passing through the through-hole is reflected in the entire pixel unit by the reflected light reflected in the document such as a business card.
상술한 바와 같이 본 발명에 의해 제조된 포토트랜지스터 어레이는 단위 화소 전체에 반도체층을 형성한 후, 상기 반도층과 제 2 전극층 중앙부에 빛이 통과할 수 있는 관통홀이 형성하여 도너스 형태로 제조함으로써, 한 화소에서 반사되는 반사광이 타 화소에 영향을 미쳐 암전류가 높아지는 것을 방지할 수 있으며, 제 2 전극층의 단선이 발생하지 않아 고해상도의 포토트랜지스터 어레이를 제조할 수 있다.As described above, in the phototransistor array manufactured by the present invention, a semiconductor layer is formed in the entire unit pixel, and through-holes through which light passes through the central portion of the semiconductor layer and the second electrode layer are formed in a donor form. In addition, the reflected light reflected by one pixel may be prevented from affecting the other pixel, thereby increasing the dark current, and since the disconnection of the second electrode layer does not occur, a high resolution phototransistor array may be manufactured.
또한, 적은 마스크 수로 어레이를 제작할 수 있으므로 제조공정을 간소화할 수 있고, 비용을 줄일 수 있다는 장점이 있다.In addition, since the array can be manufactured with a small number of masks, the manufacturing process can be simplified and the cost can be reduced.
또한, 반사광이 입력되는 반도체층이 상대적으로 면적이 크게 형성되어 있으므로 자연광과 같은 약한 입사광으로도 고감도의 어레이를 제조하는 것이 가능하다.In addition, since the semiconductor layer into which the reflected light is input has a relatively large area, it is possible to manufacture a highly sensitive array even with weak incident light such as natural light.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990061925A KR100353580B1 (en) | 1999-12-24 | 1999-12-24 | The method of fabricating amorphous silicon phototransistor array for reading business card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990061925A KR100353580B1 (en) | 1999-12-24 | 1999-12-24 | The method of fabricating amorphous silicon phototransistor array for reading business card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063826A KR20010063826A (en) | 2001-07-09 |
| KR100353580B1 true KR100353580B1 (en) | 2002-09-26 |
Family
ID=19629485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990061925A Expired - Fee Related KR100353580B1 (en) | 1999-12-24 | 1999-12-24 | The method of fabricating amorphous silicon phototransistor array for reading business card |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100353580B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260674A (en) * | 1993-03-05 | 1994-09-16 | Sharp Corp | Phototransistor |
| KR19980014896A (en) * | 1996-08-17 | 1998-05-25 | 구자홍 | Method for manufacturing heterojunction phototransistor |
| JPH10321893A (en) * | 1997-05-21 | 1998-12-04 | Nippon Telegr & Teleph Corp <Ntt> | Phototransistor |
| JPH1117208A (en) * | 1997-06-20 | 1999-01-22 | Nippon Telegr & Teleph Corp <Ntt> | Phototransistor |
-
1999
- 1999-12-24 KR KR1019990061925A patent/KR100353580B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260674A (en) * | 1993-03-05 | 1994-09-16 | Sharp Corp | Phototransistor |
| KR19980014896A (en) * | 1996-08-17 | 1998-05-25 | 구자홍 | Method for manufacturing heterojunction phototransistor |
| JPH10321893A (en) * | 1997-05-21 | 1998-12-04 | Nippon Telegr & Teleph Corp <Ntt> | Phototransistor |
| JPH1117208A (en) * | 1997-06-20 | 1999-01-22 | Nippon Telegr & Teleph Corp <Ntt> | Phototransistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063826A (en) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4522660B2 (en) | Method for manufacturing thin film transistor substrate | |
| CN102034750B (en) | Array substrate and manufacturing method thereof | |
| US8289463B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| CN101825814B (en) | TFT (Thin Film Transistor)-LCD (Liquid Crystal Display) array baseplate and manufacturing method thereof | |
| US20090176325A1 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| KR20000034859A (en) | Liquid Crystal Display and Method Thereof | |
| TW200810129A (en) | Active matrix TFT array substrate and method of manufacturing the same | |
| CN101807549B (en) | TFT-LCD (Thin Film Transistor Liquid Crystal Display) array substrate and manufacture method thereof | |
| KR101212554B1 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| CN210325749U (en) | Array substrate and display panel | |
| US20130140574A1 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN112928134A (en) | Array substrate and display panel | |
| CN109410750B (en) | Display substrate, manufacturing method thereof and display device | |
| CN109727912B (en) | An in-cell touch array substrate and its manufacturing method | |
| KR20010102117A (en) | Method of manufacturing an active matrix device | |
| CN107123687B (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| KR100353580B1 (en) | The method of fabricating amorphous silicon phototransistor array for reading business card | |
| JP3548711B2 (en) | Method of manufacturing matrix substrate for liquid crystal and method of forming contact hole | |
| KR100801522B1 (en) | How to Build a Pixel Structure | |
| CN111863909A (en) | Display substrate, manufacturing method thereof and display device | |
| JPS6367772A (en) | Image sensor and manufacture of same | |
| GB2144266A (en) | Method of manufacture for ultra-miniature thin-film diodes | |
| KR100237684B1 (en) | Thin film transistor substrate and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19991224 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20011214 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020722 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020909 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020910 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20050908 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060829 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20070906 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070906 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |