[go: up one dir, main page]

KR100349030B1 - Plasma Display Panel and Method of Driving the Same - Google Patents

Plasma Display Panel and Method of Driving the Same Download PDF

Info

Publication number
KR100349030B1
KR100349030B1 KR1019990064479A KR19990064479A KR100349030B1 KR 100349030 B1 KR100349030 B1 KR 100349030B1 KR 1019990064479 A KR1019990064479 A KR 1019990064479A KR 19990064479 A KR19990064479 A KR 19990064479A KR 100349030 B1 KR100349030 B1 KR 100349030B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode
auxiliary
pulse
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990064479A
Other languages
Korean (ko)
Other versions
KR20010064311A (en
Inventor
임근수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990064479A priority Critical patent/KR100349030B1/en
Publication of KR20010064311A publication Critical patent/KR20010064311A/en
Application granted granted Critical
Publication of KR100349030B1 publication Critical patent/KR100349030B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 고속 어드레싱을 통해 화면의 휘도를 향상시킬 수 있도록 하는 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.The present invention relates to a plasma display panel and a driving method thereof for improving the brightness of a screen through high speed addressing.

본 발명의 플라즈마 디스플레이 패널은 상부기판에 나란하게 형성되는 스캔전극 및 서스테인전극과, 방전공간을 사이에 두고 상기 상부기판과 대향된 하부기판에 형성되어 어드레스 기간에 상기 스캔전극과 어드레스 방전을 일으키기 위한 데이터전극과, 상부기판에 데이터전극과 나란하게 형성됨과 아울러 어드레스 기간에 스캔전극 및 상기 데이터전극 중 어느하나와 보조 방전을 일으키기 위한 보조전극을 구비한다.The plasma display panel of the present invention is formed on a scan electrode and a sustain electrode which are formed side by side on an upper substrate, and a lower substrate facing the upper substrate with a discharge space therebetween to generate an address discharge with the scan electrode in an address period. A data electrode and an upper electrode are formed in parallel with the data electrode, and an auxiliary electrode for generating an auxiliary discharge with one of the scan electrode and the data electrode in an address period.

본 발명에 의하면, 어드레스 방전시 보조 전극에 펄스를 인가하여 데이터 전극 또는 스캔전극 간에 보조 방전을 일으킨다. 보조 방전에 의해 어드레스 방전시 하전입자들이 충분하게 생성되므로 어드레스 방전 펄스의 펄스폭을 크게 단축시키고 저전압으로 구동시킬 수 있게 된다.According to the present invention, the pulse is applied to the auxiliary electrode during the address discharge to cause the auxiliary discharge between the data electrode and the scan electrode. Since the charged discharge is sufficiently generated during the address discharge by the auxiliary discharge, the pulse width of the address discharge pulse can be greatly shortened and driven at a low voltage.

Description

플라즈마 디스플레이 패널 및 그 구동방법{Plasma Display Panel and Method of Driving the Same}Plasma Display Panel and Method of Driving the Same

본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로, 특히 고속 어드레싱을 통해 화면의 휘도를 향상시킬 수 있도록 하는 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof, and more particularly, to a plasma display panel and a driving method thereof capable of improving brightness of a screen through high speed addressing.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극 선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when ultraviolet light generated by gas discharge excites the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high-definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1은 일반적인 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다.1 is a perspective view showing a discharge cell structure of a typical AC surface discharge PDP.

도 1을 참조하면, 상판(20)과 하판(22)이 일정한 거리를 두고 평행하게 설치되어 있다. 상판(20)을 구성하는 상부기판(24)의 배면에는 교류 구동 신호가 공급되어 서스테인 면방전을 이루는 스캔전극(26)과 서스테인전극(27)이 나란하게 형성된다. 스캔전극(26) 및 서스테인전극(27)은 ITO(Indium Tin Oxide)로 투명하게 형성된 투명전극이다. 스캔전극(26) 및 서스테인전극(27) 각각의 위에는 버스전극(30)이 나란하게 형성된다. ITO가 높은 저항값을 갖기 때문에 버스전극(30)을 통해 교류신호를 공급함으로써 각각의 방전셀에 균일한 전압이 인가되도록 하고 있다. 스캔전극(26) 및 서스테인전극(27)이 형성된 상부기판(24)의 배면에는 상부유전층(28)이 전면에 형성된다. 상부유전층(28)은 방전시 전하를 축적하는 기능을 갖는다. 상부유전층(28) 상에 전면 도포되는 보호층(31)은 방전시 스퍼터링으로부터 상부유전층(28)을 보호하여 화소셀의 수명을 연장시킴과 아울러 2차 전자의 방출효율을 높여 방전효율을 향상시킨다. 하판(22)을 구성하는 하부기판(32) 상에는 어드레스 방전을 위한 데이터전극(34)이 스캔전극(26) 및 서스테인전극(27)과 상호 직각으로 교차되도록 형성된다. 하부기판(32)과 데이터전극(34)상에는 방전시 벽전하 형성을 위한 하부유전층(36)이 전면 도포된다. 또한 상판(20)과 하판(22) 사이에는 격벽(42)이 수직으로 형성된다. 격벽(42)은 상판(20) 및 하판(22)과 함께 셀의 방전공간(38)을 형성하고, 이웃한 방전셀간의 전기적, 광학적 상호 간섭을 차단한다. 하부유전층(36)과 격벽(42)의 표면에는 형광체(40)가 도포된다. 방전공간(38) 내에는 He+Xe 또는 Ne+Xe의 혼합가스가 충전된다.Referring to FIG. 1, the upper plate 20 and the lower plate 22 are provided in parallel with a predetermined distance. An AC driving signal is supplied to the rear surface of the upper substrate 24 constituting the upper plate 20 so that the scan electrode 26 and the sustain electrode 27 forming a sustain surface discharge are formed side by side. The scan electrode 26 and the sustain electrode 27 are transparent electrodes formed transparently from indium tin oxide (ITO). The bus electrodes 30 are formed side by side on each of the scan electrodes 26 and the sustain electrodes 27. Since ITO has a high resistance value, a uniform voltage is applied to each discharge cell by supplying an AC signal through the bus electrode 30. An upper dielectric layer 28 is formed on the front surface of the upper substrate 24 on which the scan electrodes 26 and the sustain electrodes 27 are formed. The upper dielectric layer 28 has a function of accumulating charges during discharge. The protective layer 31 coated on the entire upper dielectric layer 28 protects the upper dielectric layer 28 from sputtering during discharging, thereby extending the life of the pixel cell and increasing discharge efficiency of secondary electrons to improve discharge efficiency. . On the lower substrate 32 constituting the lower plate 22, a data electrode 34 for address discharge is formed to cross at right angles with the scan electrode 26 and the sustain electrode 27. The lower dielectric layer 36 is entirely coated on the lower substrate 32 and the data electrode 34 to form wall charges during discharge. In addition, the partition wall 42 is vertically formed between the upper plate 20 and the lower plate 22. The partition wall 42 forms the discharge space 38 of the cell together with the upper plate 20 and the lower plate 22, and blocks electrical and optical mutual interference between neighboring discharge cells. Phosphor 40 is applied to the surfaces of the lower dielectric layer 36 and the partition 42. The discharge space 38 is filled with a mixed gas of He + Xe or Ne + Xe.

교류 면방전 PDP의 전체적인 전극 라인 및 방전셀의 배치 구조는 도 2에 도시되는 바와 같다.The overall structure of the electrode lines and discharge cells of the AC surface discharge PDP is as shown in FIG.

도 2를 참조하면, 데이터전극라인(X)과 스캔전극라인(Y) 그리고 서스테인전극라인(Z)이 교차하는 부분마다 방전셀(44)이 위치하게 된다. 데이터전극라인(X)은 기수번째 라인들과 우수번째라인들로 분할되어 상하에서 구동되고 있다.Referring to FIG. 2, the discharge cells 44 are positioned at portions where the data electrode line X, the scan electrode line Y, and the sustain electrode line Z cross each other. The data electrode line X is divided into odd-numbered lines and even-numbered lines to be driven up and down.

빛이 방출되는 과정을 간략히 설명하면, 스캔전극(26)과 데이터전극(34) 간에 어드레스 방전이 일어나 상/하부 유전층(28,36)에 벽전하가 형성된다. 형성된 벽전하는 면방전에 필요한 방전전압을 낮추는 역할을 한다. 어드레스 방전에 의해 선택된 셀들에서는 스캔전극(26)과 서스테인전극(27)에 교번적으로 공급되는 교류 신호에 의해 두 전극(26,27) 간에 서스테인 방전이 일어난다. 이 때 방전공간(38)에서는 방전가스가 여기된 후 천이되는 과정에서 자외선이 발생한다. 발생된 자외선은 형광체(40)를 여기시켜 가시광선을 발생시키게 되고, 이로써 PDP의 화상이 구현되어진다. 교류 면방전 PDP는 ADS(Addressing Display Separated : 이하 "ADS"라 함) 구동방법에 의해 화상을 표시한다.Briefly describing the light emission process, an address discharge occurs between the scan electrode 26 and the data electrode 34 to form wall charges in the upper and lower dielectric layers 28 and 36. The formed wall charges lower the discharge voltage required for surface discharge. In the cells selected by the address discharge, a sustain discharge occurs between the two electrodes 26 and 27 by an alternating current signal supplied alternately to the scan electrode 26 and the sustain electrode 27. At this time, ultraviolet rays are generated in the discharge space 38 in the process of transition after the discharge gas is excited. The generated ultraviolet rays excite the phosphor 40 to generate visible light, thereby realizing an image of the PDP. The AC surface discharge PDP displays an image by an ADS (Addressing Display Separated: "ADS") driving method.

도 3은 PDP에서 한 프레임의 계조를 표현하기 위한 ADS 구동방법을 나타내는 도면이다. 16.67ms 동안의 한 프레임은 계조에 따라 8 개의 서브필드(SF1 내지 SF8)로 시분할 되어 구동된다. 각각의 서브필드들(SF1 내지 SF8)은 크게 화면 초기화 및 어드레스 방전이 수행되는 리셋 및 어드레스 기간과, 서스테인 방전이 수행되는 서스테인 기간으로 나뉘어진다. 각각의 서브필드에서 미리 설정된 리셋 및 어드레스 기간의 폭은 동일한 반면에 서스테인 기간의 폭은 서로 다르다. 서스테인 기간은 휘도 상대비에 따라 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가되도록 미리 설정된다.3 is a diagram illustrating an ADS driving method for expressing a gray level of one frame in the PDP. One frame for 16.67 ms is time-divided into eight subfields SF1 to SF8 according to the gradation to be driven. Each of the subfields SF1 to SF8 is largely divided into a reset and address period in which screen initialization and address discharge are performed, and a sustain period in which sustain discharge is performed. In each subfield, the widths of the preset reset and address periods are the same while the widths of the sustain periods are different. The sustain period is set in advance so as to increase at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield according to the luminance relative ratio.

도 4는 종래의 구동방법에 있어서 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도이다.4 is a waveform diagram showing driving waveforms supplied to each electrode line of the PDP in each subfield in the conventional driving method.

도 4를 참조하면, 하나의 서브필드는 전화면을 초기화하는 프라이밍 및 리셋 기간, 전화면을 선순차 방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간 및 유지방전을 소거시키는 소거 기간으로 나뉘어진다. 먼저 리셋 기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 스캔전극라인(Y)과 서스테인전극라인(Z)에 인가되는 방전 펄스로 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 스캔라인별 스캔전극라인(Y)들에 스캔펄스(-Vs)가 순차적으로 인가되고, 스캔펄스에 동기되어 데이터펄스(Vd)가 각 데이터전극라인(X)에 공급된다. 이때, 서스테인전극라인(Z)들에는 소정레벨의 직류전압이 공급되며, 이 직류전압은 데이터전극라인(X)과 스캔전극라인(Y) 사이의 어드레스 방전이 안정적으로 일어날 수 있게 한다. 종래의 구동방법에 있어서 어드레스 방전을 일으키기 위한 방전펄스의 펄스폭(Td)은 2.5㎲ 이상으로 비교적 길다. 서스테인 기간에는 스캔전극라인(Y)과 서스테인전극라인(Z)에 동일한 펄스폭과 전압을 갖는 서스테인 펄스(Vsus)가 교번적으로 인가되어 어드레스 방전에 의해 선택된 방전셀들에 서스테인 면방전을 일으킨다. 소거 기간에는 서스테인전극라인(Z)에 공급되는 소거펄스에 의해 하전입자들이 소멸되면서 서스테인 방전이 소거된다.Referring to FIG. 4, one subfield includes a priming and reset period for initializing the full screen, an address period for writing data while scanning the full screen in a linear order manner, and a sustain period for maintaining the light emission state of the cells in which the data is written. And an erasing period for erasing the sustain discharge. First, during the reset period, the discharge cells are initialized and discharged by discharge pulses applied to the scan electrode line (Y) and the sustain electrode line (Z) to help address discharge, thereby forming priming charged particles and wall charges in the discharge cells. Let's do it. In the address period, scan pulses (-Vs) are sequentially applied to the scan electrode lines Y of each scan line of the PDP, and the data pulses Vd are supplied to each data electrode line X in synchronization with the scan pulses. . At this time, a DC voltage of a predetermined level is supplied to the sustain electrode lines Z, and the DC voltage enables stable address discharge between the data electrode line X and the scan electrode line Y. In the conventional driving method, the pulse width Td of the discharge pulse for causing the address discharge is relatively long, which is 2.5 kHz or more. In the sustain period, a sustain pulse Vsus having the same pulse width and voltage is alternately applied to the scan electrode line Y and the sustain electrode line Z to cause sustain surface discharge in discharge cells selected by the address discharge. In the erase period, the charged particles are extinguished by an erase pulse supplied to the sustain electrode line Z, and the sustain discharge is erased.

이와 같이 구동되는 종래의 교류 면방전 PDP에서는 어드레스 방전시 안정된 방전 특성을 얻기 위하여 각 서브필드 별로 어드레스 방전 펄스폭(Td)을 2.5㎲ 이상으로 길게 하거나 방전 펄스의 전압 레벨을 크게 하는 방법을 사용하고 있다. 어드레스 방전 펄스의 전압 레벨을 낮게 하면 방전의 세기와 생성되는 하전입자의 양이 적어진다. 그리고, 어드레스 방전 펄스의 전압 레벨이 낮은 상태에서 펄스폭(Td)까지 짧게 하게 되면 PDP 고유의 특성인 방전 지연 현상에 의해 오방전이 발생할 우려가 있게 된다. 이러한 문제는 방전 펄스의 펄스폭(Td)을 길게 함으로써 해결될 수 있지만 어드레스 방전 펄스의 펄스폭(Td)을 2.5㎲ 이상으로 길게 할 경우에는 한 프레임의 기간이 16.67㎳로 고정되어 있는 상태에서 실제 화면의 밝기를 좌우하는 서스테인 기간이 한 프레임에서 차지하는 비율이 30% 이하로 떨어져 화면의 휘도가 저하되게 된다. 또한, 현재의 PDP 구동방법에서는 PDP가 가지고 있는 고유의 화질 열화 현상인 컨투어 노이즈(Contour Noise)를 줄이기 위해 한 프레임 동안의 서브필드 수를 종래의 8 개에서 10 ~ 12 개로 증가시키고 있다. 그런데 고정된 한 프레임의 기간동안 서브필드의 수가 증가하게 되면, 각 서브필드의 기간이 그만큼 짧아지게 된다. 이러한 경우에도 안정된 방전을 위해 각 서브필드 별로 어드레스 기간은 고정되고, 서스테인 기간만 짧아지게 됨으로 인해 화면의 휘도가 낮아지게 된다. 그리고 스캔라인수가 늘어나는 고해상도의 PDP에서는 서스테인 기간이 너무 짧아지게 되어 디스플레이 자체가 불가능해지게 된다. 고해상도 PDP에서는 스캔라인의 수가 훨씬 더 많아지기 때문에 각 서브필드마다 스캔라인들이 순차적으로 구동되는 어드레스 기간이 더 길어진다. 이에 따라 고정된 한 프레임의 기간동안에 서스테인 기간이 감소할 수 밖에 없어 휘도가 저하되게 된다. 이러한 문제를 해결하기 위하여 고속 어드레싱이 필요하게 되는데, 종래에는 패널의 스캔라인을 상하로 분할하여 구동하는 방법을 사용하고 있다. 스캔라인의 분할 구동 방식에서는 각 서브필드에서 어드레스 기간을 짧게 하기 위하여 스캔라인들을 상하로 분할하고 서로 다른 두 개의 스캔 드라이버로써 상부 스캔라인과 하부 스캔라인을 별도로 동시에 스캔하게 된다. 이로써 스캔기간 또는 어드레스 기간을 두 배로 단축시키고, 그 만큼 각 서브필드에서 서스테인 기간을 충분히 확보함으로써 화면의 휘도 저하를 방지하고 있다. 하지만, 종래의 분할 구동 방식에서는 스캔 및 데이터 드라이버 IC의 수가 두 배로 증가함으로써 PDP의 제조 원가가 상승되는 단점이 있다.In the conventional AC surface discharge PDP driven as described above, in order to obtain stable discharge characteristics during address discharge, a method of increasing the address discharge pulse width Td to 2.5 m or more for each subfield or increasing the voltage level of the discharge pulse is used. have. When the voltage level of the address discharge pulse is lowered, the intensity of the discharge and the amount of charged particles generated are reduced. When the voltage level of the address discharge pulse is shortened to the pulse width Td, there is a possibility that erroneous discharge may occur due to the discharge delay phenomenon inherent in the PDP. This problem can be solved by increasing the pulse width Td of the discharge pulse. However, when the pulse width Td of the address discharge pulse is longer than 2.5 ms, the actual duration of one frame is fixed to 16.67 ms. The sustain period that determines the brightness of the screen occupies 30% or less in one frame, and the brightness of the screen is lowered. In addition, in the current PDP driving method, the number of subfields during one frame is increased from 8 to 10 to 12 in order to reduce contour noise, which is an inherent image quality degradation phenomenon of the PDP. However, when the number of subfields increases during a fixed frame period, the period of each subfield is shortened by that much. Even in this case, the address period is fixed for each subfield for stable discharge, and only the sustain period is shortened, thereby lowering the brightness of the screen. In high-resolution PDPs with an increased number of scan lines, the sustain period becomes too short and the display itself becomes impossible. In the high resolution PDP, since the number of scan lines is much larger, the address period in which the scan lines are sequentially driven in each subfield is longer. Accordingly, the sustain period is inevitably reduced during the fixed one frame period and the luminance is lowered. In order to solve this problem, high speed addressing is required, and in the related art, a method of dividing and driving a scan line of a panel up and down is used. In the split driving method of the scan line, scan lines are divided up and down in order to shorten an address period in each subfield, and the upper scan line and the lower scan line are separately scanned simultaneously by two different scan drivers. As a result, the scan period or the address period is doubled, and the sustain period is sufficiently secured in each subfield, thereby preventing the screen brightness from being lowered. However, the conventional split driving method has a disadvantage in that the manufacturing cost of the PDP is increased by doubling the number of scan and data driver ICs.

따라서, 본 발명의 목적은 고속 어드레싱을 통해 화면의 휘도를 향상시킬 수있도록 하는 플라즈마 디스플레이 패널 및 그 구동방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a plasma display panel and a driving method thereof capable of improving the brightness of a screen through high speed addressing.

도 1은 종래의 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.1 is a perspective view showing a discharge cell structure of a conventional AC surface discharge plasma display panel.

도 2는 종래의 교류 면방전 플라즈마 디스플레이 패널의 전체적인 전극 라인 및 방전셀의 배치 구조를 도시한 평면도.FIG. 2 is a plan view showing an arrangement structure of electrode lines and discharge cells in a conventional AC surface discharge plasma display panel. FIG.

도 3은 플라즈마 디스플레이 패널에서 한 프레임의 계조를 표현하기 위한 ADS 구동방법을 나타낸 도면.3 is a diagram illustrating an ADS driving method for expressing a gray level of one frame in a plasma display panel;

도 4는 종래의 플라즈마 디스플레이 패널의 구동방법에 있어서 서브필드 별로 플라즈마 디스플레이 패널의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도.FIG. 4 is a waveform diagram showing driving waveforms supplied to respective electrode lines of a plasma display panel for each subfield in the conventional plasma display panel driving method. FIG.

도 5는 본 발명의 제 1 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도 .5 is a perspective view illustrating a discharge cell structure of an AC surface discharge plasma display panel according to a first embodiment of the present invention.

도 6은 본 발명의 제 1 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널의 전체적인 전극 배치 구조를 도시한 패널의 평면도.6 is a plan view of a panel showing the overall electrode arrangement structure of the AC surface discharge plasma display panel according to the first embodiment of the present invention.

도 7은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 각 전극라인에 공급되는 구동 파형을 나타낸 파형도.7 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of the plasma display panel according to the first embodiment of the present invention;

도 8은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 각 전극라인에 공급되는 구동 파형을 나타낸 파형도.8 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of the plasma display panel according to the second exemplary embodiment of the present invention.

도 9는 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 각 전극라인에 공급되는 구동 파형을 나타낸 파형도.9 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of a plasma display panel according to a third exemplary embodiment of the present invention.

도 10은 본 발명의 제 4 실시 예에 따른 플라즈마 디스플레이 패널의 각 전극라인에 공급되는 구동 파형을 나타낸 파형도.10 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of a plasma display panel according to a fourth exemplary embodiment of the present invention.

도 11은 본 발명의 제 5 실시 예에 따른 플라즈마 디스플레이 패널의 각 전극라인에 공급되는 구동 파형을 나타낸 파형도.11 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of the plasma display panel according to the fifth embodiment of the present invention;

도 12는 본 발명의 제 6 실시 예에 따른 플라즈마 디스플레이 패널의 각 전극라인에 공급되는 구동 파형을 나타낸 파형도.12 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of a plasma display panel according to a sixth exemplary embodiment of the present invention.

도 13은 본 발명의 제 7 실시 예에 따른 플라즈마 디스플레이 패널의 각 전극라인에 공급되는 구동 파형을 나타낸 파형도.FIG. 13 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of a plasma display panel according to a seventh exemplary embodiment of the present invention. FIG.

도 14는 본 발명의 제 8 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.14 is a perspective view illustrating a discharge cell structure of an AC surface discharge plasma display panel according to an eighth embodiment of the present invention;

도 15는 본 발명의 제 1 내지 제 8 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널을 구동시키기 위한 구동장치의 블록도.15 is a block diagram of a driving apparatus for driving an AC surface discharge plasma display panel according to the first to eighth embodiments of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

20,50 : 상판 22,52 : 하판20,50: top plate 22,52: bottom plate

24,54 : 상부기판 26,56 : 스캔전극24,54: upper substrate 26,56: scan electrode

27,57 : 서스테인전극 28,58 : 상부유전층27,57: sustain electrode 28,58: upper dielectric layer

30,60 : 버스전극 31,61 : 보호층30,60 bus electrode 31,61 protective layer

32,62 : 하부기판 34,64,69 : 데이터전극32,62: lower substrate 34,64,69: data electrode

36,66 : 하부유전층 38,68 : 방전공간36,66: lower dielectric layer 38,68: discharge space

40,70 : 형광체 42,72 : 격벽40,70 Phosphor 42,72 Bulkhead

44,74 : 방전셀 104 : 플라즈마 디스플레이 패널44,74 discharge cell 104 plasma display panel

65,67 : 보조전극 100 : 영상 신호처리부65, 67: auxiliary electrode 100: image signal processing unit

102 : 프레임 메모리 106 : 데이터 드라이버102: frame memory 106: data driver

108 : 스캔 드라이버 110 : 방전유지전극 드라이버108: scan driver 110: discharge sustain electrode driver

112 : 보조전극 드라이버 114 : 파형발생부112: auxiliary electrode driver 114: waveform generator

116 : 제어부 120,130 : 제 2 유전층116 control unit 120 130 second dielectric layer

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 상부기판에 나란하게 형성되는 스캔전극 및 서스테인전극과, 방전공간을 사이에 두고 상기 상부기판과 대향된 하부기판에 형성되어 어드레스 기간에 상기 스캔전극과 어드레스 방전을 일으키기 위한 데이터전극과, 상부기판에 데이터전극과 나란하게 형성됨과 아울러 어드레스 기간에 스캔전극 및 상기 데이터전극 중 어느하나와 보조 방전을 일으키기 위한 보조전극을 구비한다.In order to achieve the above object, a plasma display panel of the present invention is formed on a scan electrode and a sustain electrode which are formed side by side on an upper substrate, and a lower substrate facing the upper substrate with a discharge space therebetween, so that the scan electrode is formed in an address period. And a data electrode for causing an address discharge, and an upper electrode formed in parallel with the data electrode, and an auxiliary electrode for generating an auxiliary discharge with one of the scan electrode and the data electrode in an address period.

본 발명의 플라즈마 디스플레이 패널의 구동방법은 데이터 전극에 데이터 펄스를 공급하고 스캔 전극에 스캔 펄스를 공급하여 데이터 전극과 스캔 전극간에 어드레스 방전을 일으키는 단계와, 방전공간을 사이에 두고 데이터전극과 나란하게 형성된 보조전극에 보조펄스가 공급되어 어드레스 방전시 스캔전극 및 데이터전극 중 어느 하나와 보조방전을 일으키는 단계를 포함한다.상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.In the method of driving a plasma display panel according to the present invention, a data pulse is supplied to a data electrode and a scan pulse is supplied to the scan electrode to cause an address discharge between the data electrode and the scan electrode, and parallel to the data electrode with a discharge space therebetween. The auxiliary pulse is supplied to the formed auxiliary electrode to generate an auxiliary discharge with any one of the scan electrode and the data electrode during address discharge. Other objects and features of the present invention in addition to the above object are described with reference to the accompanying drawings. Will be made apparent through.

이하, 도 5 내지 도 15을 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 15.

도 5는 본 발명의 제 1 실시 예에 따른 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다.5 is a perspective view illustrating a discharge cell structure of an AC surface discharge PDP according to a first embodiment of the present invention.

도 5를 참조하면, 본 발명의 제 1 실시 예에 따른 교류 면방전 PDP는 데이터전극(64)과 나란한 방향으로 방전공간(68)을 사이에 두고 제 2 유전층(130)에 형성된 보조전극(65)을 구비한다. 이 보조전극(65)은 어드레스 방전시 스캔전극(56)과 함께 보조방전을 일으켜 방전공간(68) 상에 충분한 하전입자들을 생성시켜주는 역할을 하게 된다. 보조전극(65)이 형성되는 것을 제외하고는 다른 구성 및 특징들은 도 1 에 도시된 종래의 교류 면방전 PDP의 경우와 동일하다. 상판(50)을 구성하는 상부기판(54)의 배면에는 보조전극(65)을 형성하기 위한 제 2 유전층(130)이 형성된다. 제 2 유전층(130)에 형성되는 보조전극(65)은 스캔전극(56) 및 서스테인전극(57)과 직교하는 방향으로 나란하게 형성되게 된다. 스캔전극(56) 및 서스테인전극(57)은 ITO(Indium Tin Oxide)로 형성된 투명전극이다. 스캔전극(56) 및 서스테인전극(57) 각각의 위에는 버스전극(60)이 나란하게 형성된다. 스캔전극(56) 및 서스테인전극(57)이 형성된 상부유전층(58)의 전면에는 보호층(61)이 형성된다. 하판(52)을 구성하는 하부기판(62) 상에는 어드레스 방전을 위한 데이터전극(64)이 스캔전극(56) 및 서스테인전극(57)과 직교하는 방향으로 나란하게 형성된다. 데이터전극(64)이 형성된 하부기판(62) 상에는 하부유전층(66)이 전면 도포된다. 그리고 상판(50)과 하판(52) 사이에는 격벽(72)이 수직으로 형성된다. 하부유전층(66)과 격벽(72)의 표면에는 형광체(70)가 도포된다. 방전공간(68) 내에는 He+Xe 또는 Ne+Xe의 혼합가스가 충전된다.Referring to FIG. 5, the AC surface discharge PDP according to the first exemplary embodiment of the present invention includes an auxiliary electrode 65 formed in the second dielectric layer 130 with the discharge space 68 interposed therebetween with the data electrode 64. ). The auxiliary electrode 65 generates an auxiliary discharge together with the scan electrode 56 during the address discharge, thereby generating sufficient charged particles on the discharge space 68. Except that the auxiliary electrode 65 is formed, other configurations and features are the same as in the case of the conventional AC surface discharge PDP shown in FIG. The second dielectric layer 130 for forming the auxiliary electrode 65 is formed on the rear surface of the upper substrate 54 constituting the upper plate 50. The auxiliary electrode 65 formed on the second dielectric layer 130 is formed to be parallel to the scan electrode 56 and the sustain electrode 57 in a direction orthogonal to each other. The scan electrode 56 and the sustain electrode 57 are transparent electrodes formed of indium tin oxide (ITO). Bus electrodes 60 are formed in parallel on each of the scan electrodes 56 and the sustain electrodes 57. A protective layer 61 is formed on an entire surface of the upper dielectric layer 58 on which the scan electrode 56 and the sustain electrode 57 are formed. On the lower substrate 62 constituting the lower plate 52, a data electrode 64 for address discharge is formed in parallel with the scan electrode 56 and the sustain electrode 57. The lower dielectric layer 66 is entirely coated on the lower substrate 62 on which the data electrodes 64 are formed. The partition wall 72 is vertically formed between the upper plate 50 and the lower plate 52. Phosphor 70 is coated on the surfaces of the lower dielectric layer 66 and the partition wall 72. The discharge space 68 is filled with a mixed gas of He + Xe or Ne + Xe.

도 6은 본 발명의 제 1 실시 예에 따른 PDP의 전체적인 전극 배치 구조를 도시한 패널의 평면도이다.6 is a plan view of a panel showing an overall electrode arrangement structure of a PDP according to a first embodiment of the present invention.

도 6을 참조하면, 데이터전극라인(X1내지Xm) 및 보조전극라인(A1내지Am)이 패널의 칼럼(Column) 방향으로 형성되어 있고, 스캔전극라인(Y1내지Yn) 및 서스테인전극라인(Z1내지Zn)이 패널의 로우(Row) 방향으로 형성되어 있다. 그리고, 데이터전극라인(X1내지Xm)과 보조전극라인(A1내지Am)은 수직으로 중첩되어 있다. 데이터전극라인(X1내지Xm) 및 보조전극라인(A1내지Am)이 스캔전극라인(Y1내지Yn) 및 서스테인전극라인(Z1내지Zn)과 교차하는 부분마다 방전셀(74)이 위치하게 된다.Referring to FIG. 6, data electrode lines X1 to Xm and auxiliary electrode lines A1 to Am are formed in the column direction of the panel, and scan electrode lines Y1 to Yn and sustain electrode lines Z1. To Zn are formed in the row direction of the panel. The data electrode lines X1 to Xm and the auxiliary electrode lines A1 to Am vertically overlap each other. The discharge cells 74 are positioned at portions where the data electrode lines X1 to Xm and the auxiliary electrode lines A1 to Am cross the scan electrode lines Y1 to Yn and the sustain electrode lines Z1 to Zn.

도 7은 본 발명의 제 1 실시 예에 따른 교류 면방전 PDP의 구동방법에 있어서 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도이다.FIG. 7 is a waveform diagram illustrating a driving waveform supplied to each electrode line of the PDP in each subfield in the method of driving an AC surface discharge PDP according to the first embodiment of the present invention.

도 7을 참조하면, 하나의 서브필드는 종래의 경우와 마찬가지로 전화면을 초기화하는 프라이밍 및 리셋기간, 전화면을 선순차 방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간 및 서스테인방전을 소거시키는 소거기간으로 나뉘어진다. 먼저 리셋 기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 스캔전극라인(Y)과 서스테인전극라인(Z)에 인가되는 방전 펄스로 방전을 일으켜 각 방전셀들에 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 스캔라인별 스캔전극라인(Y)들에 스캔펄스(-Vs)를 순차적으로 인가하고, 스캔펄스(-Vs)에 동기 되게끔 데이터펄스(Vd)를 각 데이터전극라인(X)에 공급한다. 이때, 데이터펄스(Vd)와 스캔펄스(-Vs)가 동시에 존재하는 방전셀에서는 어드레스 방전이 일어난다. 그런데, 본 발명에서는 어드레스 방전이 일어나는 순간 데이터전극라인(X)과 평행한 보조전극라인(A)에 보조 펄스(-Va)가 공급된다. 보조 펄스(-Va)가 공급된 방전셀에서는 데이터전극라인(X)과 보조전극라인(A) 간에 보조 방전이 발생한다. 보조 방전시 방전셀의 방전공간에는 충분한 하전입자들이 생성되어 어드레스 방전을 돕게 된다. 이에 따라, 어드레스 방전시의 방전펄스의 펄스폭(Td)을 짧게 하고 전압 레벨을 낮추면서도 안정된 어드레스 방전 특성이 얻어지게 된다. 보조 방전을 통해 어드레스 방전 펄스의 펄스폭(Td)을 1㎲ 에 가깝게 단축시킬 수 있다. 방전펄스의 펄스폭(Td)과 전압레벨(Vd)이 감소되지만 보조 방전을 통해 하전입자들이 충분히 생성되므로 방전 지연 현상 및 오방전 현상은 발생하지 않게 된다. 어드레스 방전 펄스의 펄스폭이 짧아짐에 따라 각 서브필드에서의 어드레스 기간이 종래의 두 배 이상 크게 단축된다. 한편, 본 발명에서 보조펄스(-Va)는 데이터펄스(Vd)가 존재하는 방전셀들에만 공급한다. 이렇게 함으로써 어드레스 방전시의 보조방전은 데이터가 기입된 방전셀들에서만 발생한다. 그리하여 보조 방전시에 발생하는 미소 발광에 의해 화면의 콘트라스트가 저하되는 것을 방지한다. 또한 본 발명에서는 보조 방전이 데이터펄스(Vd)와 스캔펄스(-Vs)가 동시에 존재하는 방전셀에서만 발생하게 됨으로 인해 어드레싱 에러는 발생하지 않는다. 서스테인 기간에는 스캔전극라인(Y)과 서스테인전극라인(Z)에 서스테인 펄스(Vsus)가 교번적으로 인가되어 어드레스 방전에 의해 선택된 방전셀들에 서스테인 면방전을 일으킨다. 소거 기간에는 서스테인전극라인(Z)에 공급되는 소거펄스에 의해 하전입자들이 소거되면서 서스테인방전이 소거된다.Referring to FIG. 7, one subfield includes a priming and reset period for initializing a full screen, an address period for writing data while scanning the full screen in a sequential manner, and a light emission state of cells in which data is written. Is divided into a sustain period for maintaining and an erase period for canceling the sustain discharge. First, in the reset period, the discharge cells are initialized and discharged by discharge pulses applied to the scan electrode line (Y) and the sustain electrode line (Z) to form the charged particles and the wall charges in the discharge cells. . In the address period, scan pulses (-Vs) are sequentially applied to scan electrode lines (Y) for each scan line of the PDP, and data pulses (Vd) are applied to each data electrode line (S) to be synchronized with the scan pulse (-Vs). Supply to X). At this time, an address discharge occurs in the discharge cell in which the data pulse Vd and the scan pulse (-Vs) exist at the same time. However, in the present invention, the auxiliary pulse (-Va) is supplied to the auxiliary electrode line (A) parallel to the data electrode line (X) when the address discharge occurs. In the discharge cell supplied with the auxiliary pulse -Va, auxiliary discharge occurs between the data electrode line X and the auxiliary electrode line A. FIG. Sufficient charged particles are generated in the discharge space of the discharge cell during the auxiliary discharge to assist the address discharge. As a result, stable address discharge characteristics can be obtained while shortening the pulse width Td of the discharge pulses during the address discharge and lowering the voltage level. Through the auxiliary discharge, the pulse width Td of the address discharge pulse can be shortened to about 1 ms. Although the pulse width Td and the voltage level Vd of the discharge pulse are reduced, the charged particles are sufficiently generated through the auxiliary discharge, so that the discharge delay phenomenon and the misdischarge phenomenon do not occur. As the pulse width of the address discharge pulse is shortened, the address period in each subfield is significantly shortened by more than twice the conventional one. On the other hand, in the present invention, the auxiliary pulse (-Va) is supplied only to the discharge cells in which the data pulse (Vd) is present. In this way, the auxiliary discharge during address discharge occurs only in the discharge cells to which data is written. Thus, the contrast of the screen is prevented from being lowered by the micro light emission generated during the auxiliary discharge. In addition, in the present invention, since the auxiliary discharge is generated only in the discharge cell in which the data pulse Vd and the scan pulse (-Vs) exist at the same time, an addressing error does not occur. In the sustain period, the sustain pulse Vsus is alternately applied to the scan electrode line Y and the sustain electrode line Z to cause sustain surface discharge in the discharge cells selected by the address discharge. In the erase period, the charged particles are erased by the erase pulse supplied to the sustain electrode line Z, and the sustain discharge is erased.

한편, 본 발명에 따른 PDP에서 보조 펄스의 펄스폭(Ta) 및 위치는 도 7에 도시된 본 발명의 제 1 실시 예와 같은 경우에만 국한되지는 않는다. 방전 특성의 향상을 위해 보조 펄스의 위치나 펄스폭(Ta)이 가변될 수도 있다. 도 8 내지 도 12는 본 발명의 제 2 내지 제 6 실시 예에 따른 교류 면방전 PDP의 구동방법에 있어서 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도이다.On the other hand, the pulse width Ta and position of the auxiliary pulse in the PDP according to the present invention is not limited to the case of the first embodiment of the present invention shown in FIG. In order to improve the discharge characteristic, the position of the auxiliary pulse or the pulse width Ta may be varied. 8 to 12 are waveform diagrams showing driving waveforms supplied to electrode lines of the PDP for each subfield in the method for driving an AC surface discharge PDP according to the second to sixth embodiments of the present invention.

도 8은 본 발명의 제 2 실시 예에 따른 구동 파형을 도시하고 있다.8 illustrates a driving waveform according to a second embodiment of the present invention.

도 8을 참조하면, 본 발명의 제 1 실시 예의 경우와는 달리 보조 펄스의 펄스폭(Ta)이 넓어진다. 보조 펄스의 펄스폭(Ta)이 넓어지면 보조 펄스(-Va)가 공급된 방전셀에서는 데이터전극라인(X)과 보조전극라인(A) 간에 보조 방전이 발생함과 아울러 방전을 지속시켜 충분한 방전특성을 얻을 수 있다. 그밖에 다른 특징들이나 구동방법은 본 발명의 제 1 실시 예의 경우와 동일하므로 이에 대한 설명은 생략하기로 한다.Referring to FIG. 8, unlike in the case of the first embodiment of the present invention, the pulse width Ta of the auxiliary pulse is widened. When the pulse width Ta of the auxiliary pulse becomes wider, in the discharge cell supplied with the auxiliary pulse (-Va), an auxiliary discharge occurs between the data electrode line X and the auxiliary electrode line A, and the discharge is continued to be sufficient. Characteristics can be obtained. Other features and driving methods are the same as in the first embodiment of the present invention, and thus description thereof will be omitted.

도 9 및 도 10은 본 발명의 제 3 및 제 4 실시 예에 따른 구동 파형을 도시하고 있다.9 and 10 illustrate driving waveforms according to third and fourth embodiments of the present invention.

도 9 및 도 10을 참조하면, 본 발명의 제 1 및 제 2 실시 예의 경우와는 달리 보조 펄스(-Va)가 데이터펄스(Vd)보다 소정시간 앞에 인가된다. 보조 펄스(-Va)가 데이터펄스(Vd)보다 먼저 인가되면 방전셀의 방전공간에 하전입자들이 생성되어 어드레스 방전을 돕게된다. 이에 따라, 어드레스 방전시의 방전펄스의 펄스폭(Td)을 짧게 하고 전압 레벨을 낮추면서도 안정된 어드레스 방전 특성이 얻어지게 된다. 도 10은 보조 펄스의 펄스폭(Ta)을 충분히 넓게 하여 하전입자를 생성하는 동시에 방전을 지속시켜 충분한 방전특성을 얻을 수 있다.9 and 10, unlike the first and second exemplary embodiments of the present invention, the auxiliary pulse -Va is applied before the data pulse Vd for a predetermined time. When the auxiliary pulse (-Va) is applied before the data pulse (Vd), charged particles are generated in the discharge space of the discharge cell to help address discharge. As a result, stable address discharge characteristics can be obtained while shortening the pulse width Td of the discharge pulses during the address discharge and lowering the voltage level. 10 shows sufficiently wide pulse width Ta of the auxiliary pulse to generate charged particles and to sustain the discharge to obtain sufficient discharge characteristics.

도 11 및 도 12는 본 발명의 제 5 및 제 6 실시 예에 따른 구동 파형을 도시하고 있다.11 and 12 illustrate driving waveforms according to fifth and sixth embodiments of the present invention.

도 11 및 도 12를 참조하면, 보조펄스(-Va)가 데이터펄스(Vd)와 동시에 인가된다. 보조펄스(-Va)가 데이터펄스(Vd)와 동시에 인가되면 방전셀의 방전공간에 충분한 하전입자들이 생성되어 어드레스 방전을 돕게된다. 이에 따라, 어드레스 방전시의 방전펄스의 펄스폭(Td)을 짧게 하고 전압 레벨을 낮추면서도 안정된 어드레스 방전 특성이 얻어지게 된다. 그밖에 다른 특징들이나 구동방법은 본 발명의제 1 내지 제 4 실시 예의 경우와 동일하므로 이에 대한 설명은 생략하기로 한다. 한편, 본 발명에 따른 PDP에서 보조전극(65)의 위치 및 전압레벨은 도 5 내지 도 12에 도시된 본 발명의 제 1 내지 제 6 실시 예와 같은 경우에만 국한되지는 않는다.11 and 12, the auxiliary pulse -Va is applied simultaneously with the data pulse Vd. When the auxiliary pulse (-Va) is applied simultaneously with the data pulse (Vd), sufficient charged particles are generated in the discharge space of the discharge cell to help address discharge. As a result, stable address discharge characteristics can be obtained while shortening the pulse width Td of the discharge pulses during the address discharge and lowering the voltage level. Other features and driving methods are the same as those of the first to fourth embodiments of the present invention, and thus description thereof will be omitted. On the other hand, the position and voltage level of the auxiliary electrode 65 in the PDP according to the present invention is not limited only to the case of the first to sixth embodiments of the present invention shown in Figs.

도 13은 본 발명의 제 7 실시 예에 따른 교류 면방전 PDP의 구동방법에 있어서 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도이다.FIG. 13 is a waveform diagram illustrating driving waveforms supplied to respective electrode lines of the PDP for each subfield in the AC surface discharge PDP driving method according to the seventh embodiment of the present invention.

도 13을 참조하면, 본 발명의 제 1 내지 제 6 실시 예의 경우 경우와는 달리 보조전극라인(A)의 보조 펄스(Va)가 포지티브(Positive) 극성을 갖는다. 그러하여 본 발명의 제 7 실시 예에서는 데이터전극라인(X)과 스캔전극라인(Y)의 어드레스 방전시 스캔전극라인(Y)과 보조전극라인(A) 사이에 보조방전을 일으킨다. 또한 제 1 내지 제 6 실시 예와 같이 보조펄스의 펄스폭(Ta)과 위치는 가변 될 수 있다. 그 밖에 다른 특징들이나 구동방법은 본 발명의 제 1 및 제 6 실시 예의 경우와 동일하므로 이에 대한 설명은 생략하기로 한다.Referring to FIG. 13, unlike the first to sixth exemplary embodiments, the auxiliary pulse Va of the auxiliary electrode line A has a positive polarity. Thus, in the seventh embodiment of the present invention, an auxiliary discharge is caused between the scan electrode line Y and the auxiliary electrode line A when the address discharge of the data electrode line X and the scan electrode line Y is performed. In addition, as in the first to sixth embodiments, the pulse width Ta and the position of the auxiliary pulse may vary. Other features and driving methods are the same as those of the first and sixth embodiments of the present invention, and thus description thereof will be omitted.

도 14는 본 발명의 제 8 실시 예에 따른 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다.14 is a perspective view illustrating a discharge cell structure of an AC surface discharge PDP according to an eighth embodiment of the present invention.

도 14를 참조하면, 본 발명의 제 8 실시 예에 따른 PDP에서는 보조전극(67)이 형성된 제 2 유전층(120) 상에는 상부유전층(58)이 형성된다. 또한 제 2 유전층(120)의 배면에는 보호층(61)이 형성된다. 그 밖의 다른 구조적인 특성 및 방전 특성은 본 발명의 제 1 내지 제 7 실시 예의 경우와 동일하므로 이에 대한 설명은 생략하기로 한다.Referring to FIG. 14, in the PDP according to the eighth embodiment of the present invention, an upper dielectric layer 58 is formed on the second dielectric layer 120 on which the auxiliary electrode 67 is formed. In addition, a protective layer 61 is formed on the rear surface of the second dielectric layer 120. Other structural and discharge characteristics are the same as those of the first to seventh embodiments of the present invention, and thus description thereof will be omitted.

도 15는 본 발명의 제 1 내지 제 8 실시 예에 따른 교류 면방전 PDP를 구동시키기 위한 구동 장치의 블록도이다. 도 15을 참조하면, 본 발명에 따른 PDP의 구동장치는 영상 데이터를 처리하는 영상 신호처리부(100)와, 영상 신호처리부(100)에서 공급되는 영상 데이터를 프라임 단위로 저장하는 프레임 메모리(102)와, 프레임 메모리(102)에서 전송되는 영상데이터(Vd)를 PDP(104)의 데이터전극라인(X)에 1 스캔 라인분씩 순차적으로 공급하는 데이터 드라이버(106)와, 데이터 드라이버(106)에 동기되어 매 수평주기마다 스캔펄스(-Vs)를 PDP(104)의 스캔전극라인(Y)에 순차적으로 공급함과 아울러 서스테인 펄스(Vsus)를 공급하는 스캔 드라이버(108)와, 서스테인전극라인(Z)에 서스테인 펄스(Vsus)를 공급하는 방전 유지전극 드라이버(110)와, 보조전극라인(A)에 보조펄스(-Va,Va)를 공급하는 보조전극 드라이버(112)를 구비한다. 또한 본 발명의 구동장치는 펄스 파형을 발생시켜 각 드라이버에 공급하는 파형 발생부(114)와, 각 전극라인에 공급되는 펄스의 인가 시점을 제어하기 위하여 프레임 메모리(102) 및 스캔 드라이버(108), 그리고 파형 발생부(114)를 제어하는 제어부(116)를 구비한다. 제어부(116)는 각 서브필드의 어드레스 기간 중에 데이터펄스(Vd)와 스캔펄스(-Vs)가 동시에 존재하는 방전셀에서만 보조 전극 라인에 보조펄스(-Va)가 공급되게끔 파형 발생부(114) 및 보조전극 드라이버(112)를 제어하게 된다.15 is a block diagram of a driving device for driving an AC surface discharge PDP according to the first to eighth embodiments of the present invention. Referring to FIG. 15, an apparatus for driving a PDP according to the present invention includes an image signal processor 100 for processing image data and a frame memory 102 for storing image data supplied from the image signal processor 100 in prime units. And a data driver 106 for sequentially supplying the image data Vd transmitted from the frame memory 102 to the data electrode line X of the PDP 104 one by one scan line and the data driver 106. And a scan driver 108 and a sustain electrode line Z for sequentially supplying scan pulses (-Vs) to the scan electrode lines Y of the PDP 104 at every horizontal period and supplying a sustain pulse Vsus. A discharge sustain electrode driver 110 for supplying a sustain pulse Vsus and an auxiliary electrode driver 112 for supplying auxiliary pulses -Va and Va to the auxiliary electrode line A are provided. In addition, the driving apparatus of the present invention generates a waveform waveform and supplies the waveform generator 114 to each driver, and the frame memory 102 and the scan driver 108 to control the application time of the pulse supplied to each electrode line And a controller 116 for controlling the waveform generator 114. The controller 116 controls the waveform generator 114 to supply the auxiliary pulse (-Va) to the auxiliary electrode line only in the discharge cells in which the data pulse Vd and the scan pulse (-Vs) are present at the same time in each subfield. ) And the auxiliary electrode driver 112.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법에서는 방전셀 내에서 방전공간을 사이에 두고 데이터 전극과 나란한 방향으로 보조전극을 형성시키고, 어드레스 방전시 보조 전극에 펄스를 인가하여 데이터 전극 또는 스캔전극 간에 보조 방전을 일으킨다. 보조 방전에 의해 어드레스 방전시 하전입자들이 충분하게 생성되므로 어드레스 방전 펄스의 펄스폭을 크게 단축시키고 저전압으로 구동시킬 수 있게 된다. 이에 따라, 각 서브필드 별로 어드레스 기간이 종래에 비해 두 배 이상 획기적으로 단축되고, 그 만큼 서스테인 기간이 늘어나 화면의 휘도가 크게 향상된다. 또한 본 발명에서는 패널의 스캔라인들을 분활 구동시키지 않고서도 고속 어드레싱이 가능해지므로 고해상도 패널의 구동 시에도 서브필드의 수를 10개 이상으로 증가시킬 수 있어 화질 저하 현상을 방지할 수 있게 된다. 그리고 분할 구동을 위해 드라이버 집적회로의 수를 늘릴 필요가 없어지므로 제조 단가를 낮출 수 있게 된다.As described above, in the plasma display panel and the driving method thereof, the auxiliary electrode is formed in a direction parallel to the data electrode in the discharge cell with the discharge space therebetween, and the pulse is applied to the auxiliary electrode during the address discharge. An auxiliary discharge is caused between the electrodes or the scan electrodes. Since the charged discharge is sufficiently generated during the address discharge by the auxiliary discharge, the pulse width of the address discharge pulse can be greatly shortened and driven at a low voltage. As a result, the address period for each subfield is drastically shortened by more than twice as compared with the conventional one, and the sustain period is increased by that amount, thereby greatly improving the brightness of the screen. In addition, in the present invention, high-speed addressing is possible without dividing the scan lines of the panel, so that the number of subfields can be increased to 10 or more even when driving a high-resolution panel, thereby preventing the deterioration of image quality. In addition, since the number of driver integrated circuits does not need to be increased for split driving, manufacturing costs can be reduced.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (11)

방전셀을 선택하기 위한 어드레스 기간을 포함하는 플라즈마 디스플레이 패널에 있어서,A plasma display panel comprising an address period for selecting a discharge cell, the plasma display panel comprising: 상부기판에 나란하게 형성되는 스캔전극 및 서스테인전극과,A scan electrode and a sustain electrode formed side by side on the upper substrate; 방전공간을 사이에 두고 상기 상부기판과 대향된 하부기판에 형성되어 상기 어드레스 기간에 상기 스캔전극과 어드레스 방전을 일으키기 위한 데이터전극과,A data electrode formed on a lower substrate facing the upper substrate with a discharge space therebetween to cause the scan electrode and the address discharge in the address period; 상기 상부기판에 상기 데이터전극과 나란하게 형성됨과 아울러 상기 어드레스 기간에 상기 스캔전극 및 상기 데이터전극 중 어느하나와 보조 방전을 일으키기 위한 보조전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an auxiliary electrode formed on the upper substrate to be parallel to the data electrode and to generate an auxiliary discharge with any one of the scan electrode and the data electrode in the address period. 제 1 항에 있어서,The method of claim 1, 상기 보조 전극은 유전층을 사이에 두고 상기 스캔 전극 위에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the auxiliary electrode is formed on the scan electrode with a dielectric layer interposed therebetween. 제 1 항에 있어서,The method of claim 1, 상기 보조 전극은 유전층을 사이에 두고 상기 스캔 전극 아래에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the auxiliary electrode is formed under the scan electrode with a dielectric layer interposed therebetween. 데이터 전극에 데이터 펄스를 공급하고 스캔 전극에 스캔 펄스를 공급하여 상기 데이터 전극과 스캔 전극간에 어드레스 방전을 일으키는 단계와,Supplying a data pulse to a data electrode and supplying a scan pulse to the scan electrode to cause an address discharge between the data electrode and the scan electrode; 방전공간을 사이에 두고 상기 데이터전극과 나란하게 형성된 보조전극에 보조펄스가 공급되어 상기 어드레스 방전시 상기 스캔전극 및 데이터전극 중 어느 하나와 보조방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법And supplying an auxiliary pulse to an auxiliary electrode formed to be parallel to the data electrode with a discharge space therebetween to cause an auxiliary discharge with any one of the scan electrode and the data electrode during the address discharge. How to drive 제 4 항에 있어서,The method of claim 4, wherein 상기 보조 펄스는 어드레스 방전시 선택되는 방전셀들에만 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And wherein the auxiliary pulse is supplied only to discharge cells selected during address discharge. 제 4 항에 있어서,The method of claim 4, wherein 상기 보조 펄스는 상기 데이터 펄스보다 소정시간 앞에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the auxiliary pulse is applied before a predetermined time in advance of the data pulse. 제 4 항에 있어서,The method of claim 4, wherein 상기 보조 펄스는 상기 데이터 펄스와 동시에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the auxiliary pulse is applied simultaneously with the data pulse. 제 4 항에 있어서,The method of claim 4, wherein 상기 보조 펄스는 상기 데이터 펄스보다 소정시간 뒤에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the auxiliary pulse is applied after a predetermined time after the data pulse. 제 6 항 내지 제 8 항중 어느 한 항에 있어서,The method according to any one of claims 6 to 8, 상기 보조 펄스의 폭은 상기 데이터 펄스의 폭보다 좁게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the width of the auxiliary pulse is set to be smaller than the width of the data pulse. 제 6 항 내지 제 8 항중 어느 한 항에 있어서,The method according to any one of claims 6 to 8, 상기 보조 펄스의 폭은 상기 데이터 펄스의 폭과 동일하게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the width of the auxiliary pulse is set equal to the width of the data pulse. 제 6 항 내지 제 8 항중 어느 한 항에 있어서,The method according to any one of claims 6 to 8, 상기 보조 펄스의 폭은 상기 데이터 펄스의 폭보다 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The width of the auxiliary pulse is set to be wider than the width of the data pulse.
KR1019990064479A 1999-12-29 1999-12-29 Plasma Display Panel and Method of Driving the Same Expired - Fee Related KR100349030B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064479A KR100349030B1 (en) 1999-12-29 1999-12-29 Plasma Display Panel and Method of Driving the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064479A KR100349030B1 (en) 1999-12-29 1999-12-29 Plasma Display Panel and Method of Driving the Same

Publications (2)

Publication Number Publication Date
KR20010064311A KR20010064311A (en) 2001-07-09
KR100349030B1 true KR100349030B1 (en) 2002-08-14

Family

ID=19631765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064479A Expired - Fee Related KR100349030B1 (en) 1999-12-29 1999-12-29 Plasma Display Panel and Method of Driving the Same

Country Status (1)

Country Link
KR (1) KR100349030B1 (en)

Also Published As

Publication number Publication date
KR20010064311A (en) 2001-07-09

Similar Documents

Publication Publication Date Title
US6362800B1 (en) Method and apparatus for driving plasma display panel
JP3466098B2 (en) Driving method of gas discharge panel
KR100337882B1 (en) Method for driving plasma display panel
JP2001243882A (en) Plasma display panel and its driving method
EP1748407A1 (en) Plasma display apparatus and driving method of the same
KR100330030B1 (en) Plasma Display Panel and Method of Driving the Same
KR100338519B1 (en) Method of Address Plasma Display Panel
JP4089759B2 (en) Driving method of AC type PDP
JP3787713B2 (en) Plasma display device
EP0923066B1 (en) Driving a plasma display panel
JP2000206926A (en) Plasma display panel drive device
KR100359021B1 (en) Method of Driving Plasma Display Panel
KR100329238B1 (en) Method of Driving Plasma Display Panel
KR100349030B1 (en) Plasma Display Panel and Method of Driving the Same
KR100336606B1 (en) Plasma Display Panel and Method of Driving the Same
KR20010037563A (en) Plasma Display Panel and Method of Driving the Same
US20050168408A1 (en) Plasma display panel and driving method thereof
KR100564300B1 (en) Driving Method of Plasma Display Panel
KR100285763B1 (en) DC plasma display panel and its driving method
KR100667109B1 (en) Plasma Display Panel and Driving Method thereof
KR100359572B1 (en) Plasma Display Panel
KR100336609B1 (en) Method of Driving Plasma Display Panel
JP4055795B2 (en) Driving method of AC type plasma display panel
KR100373529B1 (en) Plasma Display Panel and Driving Method Thereof
KR20010073683A (en) Apparatus and method for driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991229

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010926

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020528

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020803

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020805

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050607

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060616

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20070629

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090710