KR100345456B1 - 마이크로웨이브모노리식집적회로용주파수혼합기 - Google Patents

Abstract

본 발명은 적은 소비전력, 낮은 잡음특성, 높은 이득 및 단자들 간의 우수한 신호 분리성 및 작은 크기를 가진 고주파 대역에서 동작하는 마이크로웨이브 모노리식 집적회로용 주파수 혼합기를 제공하기 위한 것으로, 이를 위해 본 발명은 주파수 혼합기에 있어서, 국부 발진자 신호 및 고주파 신호를 각각 입력받는 제1 및 제2 정합 회로부; 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 중간 주파 신호로 변환 출력하는 주파수 코아 회로부; 및 상기 주파수 코아 회로부로부터 출력되는 중간 주파 신호를 저대역 필터링하여 최종 중간 주파 신호로 출력하는 저대역 여파 회로부를 포함하며, 상기 주파수 코아 회로부는, 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 상기 국부 발진자 신호 및 상기 고주파 신호를 인가받는, 캐스코드 형태로 이루어진 입력 수단; 상기 입력 수단으로부터의 상기 국부 발진자 신호 및 상기 고주파 신호에 응답하여 증폭 동작을 수행한 후 상보적인 상기 중간 주파 신호를 출력하기 위한 증폭 수단; 및 상기 증폭 수단으로부터의 상기 상보적인 중간 주파 신호를 입력받아 동위상 신호를 제거한 후 주파수를 혼합하여 상기 저대역 여파 회로부로 출력하기 위한 출력 정합 수단을 포함한다.

Description

마이크로웨이브 모노리식 집적회로용 주파수 혼합기

본 발명은 크기가 작은 고주파신호(Radio Frequency, 이하 RF라 함)를 신호 크기가 큰 국부 발진자 신호(Local Oscillation signal, 이하 LO라 함)와변조(modulate) 또는 혼합(mix)하여 새로운 주파수 성분을 가지는 신호로 변환하는 주파수 혼합기(frequency mixer)에 관한 것으로, 특히 마이크로웨이브 모노리식 집적회로(Microwave Monolithic Integrated Circuit, 이하 MMIC라 함)용 주파수 혼합 기에 관한 것이다.

잘 알려진 바와 같이, MMIC는 동일 반도체 기판 위에 능동 및 수동 소자들 이 함께 집적된 회로이다. 그러므로, 개별 단위 소자들을 사용하여 회로를 구성할 때보다 회로를 MMIC화(化)하는 경우 소자 간의 간격이 줄어들어 회로의 크기와 무게를 크게 줄일 수 있으며, 또한 단위 소자의 패캐징(packaging)에 기인한 기생 성분들을 원천적으로 제거할 수 있음으로 주파수 대역폭의 성능을 크게 향상 시킬 수 있다. 현재 요구되는 경소단박(輕小短經)한 무선/이동 통신기기(일예로, 이동 통신 단말기)를 값싸고, 재현성을 가지고 대량생산 할 수 있도록 하기 위하여 최근 무선 /이동 통신기기의 고주파 부품을 MMIC화하는 추세이다. MMIC의 제작 단가가 주로 그 크기에 비례하여 높아지므로, MMIC화에서 MMIC의 크기를 줄이는 것이 가장 큰 과제로 대두되고 있다.

한편, 마이크로 웨이브 주파수 혼합기는 송, 수신 단말기의 RF 부품 중에서 가장 효용성이 많은 부품으로, 크기가 작은 RF 신호를 신호 크기가 큰 LO 신호로 변조 또는 혼합하여 RF 신호와 LO 신호 주파수간의 합, 차(즉, 중간 주파 신호-Intermediate Frequency, 이하 IF라 함) 또는 곱의 주파수 성분들을 가지는 신호 로 변환하는 장치이다. 주로 수신단에서는 RF 신호를 IF 신호로 변환하는 다운 변환 혼합기(down conversion mixer)를 사용하고, 송신단에서는 IF 신호를 RF 신호로 변환시키는 업 변환 혼합기(up conversion mixer)를 사용한다.

일반적으로 수신단에 사용되는 마이크로웨이브 주파수 혼합기의 요구특성은 1) 저 잡음 특성, 2) 높은 이득, 3) 낮은 혼변조(cross modulation) 왜곡과 낮은 상호 변조(intermodulation) 왜곡 등으로 나타내는 우수한 선형성, 4) 혼합기의 입력과 출력단자들간의 우수한 신호 분리성(signal isolation), 5) 낮은 제작 단가와 작은 크기, 6) 낮은 소비 전력 등으로 나타내어진다. 이와 같은 특성의 요구는 이동 단말기 무게를 줄이기 위하여 적은 용량의 축전기가 사용되므로 낮은 소비전력으로 동작하는 부품을 사용하는 것이 이동 전화기의 사용 시간을 늘리는데 필수적인 것이 되었고, 값 싸고 경소단박(輕小短薄)한 단말기를 제조하기 위해서는 사용되는 부품의 크기를 줄이는 것이 필연적이다. 또한, 이동전화 가입자수가 증가함에 따라 더 우수한 송, 수신특성(특히 저 잡음 특성과 높은 선형성)을 가지는 단말기를 요구하게 되었기 때문이다.

주파수 혼합기는 크게 단일 출력(single ended)의 혼합기와 밸런스 (balanced) 구조의 혼합기로 분류되고, 밸런스 구조의 혼합기는 다시 단일 밸런스 혼합기와 이중 밸런스 혼합기로 구분된다.

도 1은 이중 밸런스 구조의 주파수 혼합기에 대한 회로도로서, 그 구성과 동작 원리를 다음에 설명한다. LO 신호들(LO+, LO-)이 트랜지스터(106, 112) 및 트 랜지스터(108, 110)의 게이트로 상보적으로 각각 인가되고, 상보된 RF신호들(RF+, RF-)이 트랜지스터(114, 116)의 게이트에 각기 인가된다. 트랜지스터(106, 110)와 트랜지스터(108, 112)의 드레인 단자로부터 IF 신호가 상보적으로 인출되도록 구성된다.

상기와 같은 이중 밸런스 구조의 혼합기는 구조적 특성상 향상된 의사 (spurious) 응답 등으로 인한 우수한 선형성을 가지고, 간단한 정합 회로를 갖는 등의 장점이 있는 반면에, 회로 구성에 많은 소자들이 사용되어 회로의 크기가 크고, 상대적으로 많은 소비 전력을 사용하는 단점을 가진다. 또한, 입력단에 많은 능동소자를 사용하게 되어 잡음 특성이 높다.

한편, 단일 출력 구조의 혼합기는 단일 트랜지스터를 이용하는 혼합기와 캐스코드(cascode) 형식으로 구성된 혼합기로 나뉘어지는데, 단자 간의 분리성과 이득면에서 캐스코드 구조의 혼합기가 우수한 성능을 보인다.

도 2는 캐스코드 구조의 혼합기에 대한 회로도로서, LO 신호가 트랜지스터(204)의 게이트에 인가되고, RF 신호가 트랜지스터(202)의 게이트에 인가되며, IF 신호는 트랜지스터(204)의 드레인에서 인출되도록 구성된다. 도면에서 커패시터(203, 204)는 각각, 국부 발진자 신호 입력용 커패시터, 고주파 입력용 커패시터이다.

상기와 같은 단일 출력 캐스코드 구조의 혼합기는 간단한 구조로 인해 회로의 크기가 작아 상대적으로 적은 소비 전력을 사용하는 반면, 선형성 면에서는 밸런스 구조의 혼합기에 비해 열등한 성능을 보인다, 그러나, 단일 출력 구조의 혼합기는 보통 입력단을 공통 소스단(common source) 구조로 구성함으로써 밸런스 구조의 혼합기에 비해 낮은 잡음 특성을 나타낸다.

따라서, 상기와 같은 밸런스 구조의 혼합기 및 단일 출력 캐스코드 구조의혼합기로는 이동통신기기에 사용되는 마이크로웨이브 주파수 혼합기의 전술한 요구 특성을 모두 만족하기 힘들기 때문에 각각의 장점을 모두 가지는 새로운 구조의 혼합기가 필요하게 되었다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 적은 소비전력, 낮은 잡음특성, 높은 이득 및 단자들 간의 우수한 신호 분리성 및 작은 크기를 가진 고주파 대역(RF frequency range)에서 동작하는 MMIC용 주파수 혼합기를 제공하는데 그 목적이 있다.

도 1은 이중 밸런스 구조의 주파수 혼합기에 대한 회로도.

도 2는 캐스코드 구조의 혼합기에 대한 회로도.

도 3은 본 발명에 따른 주파수 혼합기의 블록 다이어그램도.

도 4는 본 발명에 따른 상기 도 3의 혼합기 코아 회로부에 대한 내부 회로도.

* 도면의 주요 부분에 대한 설명

400 : 캐스코드 형태의 입력부

410 : 게이트 접지형 증폭부

420 : 푸시 풀(push pull) 구조의 출력 정합부

430 : 게이트 바이어스 회로

상기 목적을 달성하기 위한 본 발명은 주파수 혼합기에 있어서, 국부 발진자 신호 및 고주파 신호를 각각 입력받는 제1 및 제2 정합 회로부; 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 중간 주파 신호로 변환 출력하는 주파수 코아 회로부; 및 상기 주파수 코아 회로부로부터 출력되는 중간 주파 신호를 저대역 필터링하여 최종 중간 주파 신호로 출력하는 저대역 여파 회로부를 포함하며, 상기 주파수 코아 회로부는, 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 상기 국부 발진자 신호 및 상기 고주파 신호를 인가받는, 캐스코드 형태로 이루어진 입력 수단; 상기 입력 수단으로부터의 상기 국부 발진자 신호 및 상기 고주파 신호에 응답하여 증폭 동작을 수행한 후 상보적인 상기 중간 주파 신호를 출력하기 위한 증폭 수단; 및 상기 증폭 수단으로부터의 상기 상보적인 중간 주파 신호를 입력받아 동위상 신호를 제거한후 주파수를 혼합하여 상기 저대역 여파 회로부로 출력하기 위한 출력 정합 수단을 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 3은 본 발명에 따른 주파수 혼합기의 블록 다이어그램도이다.

도면에 도시된 바와 같이 본 발명의 주파수 혼합기는 LO 신호 및 RF 신호 를 각각 입력받는 정합회로(301, 302)와, 정합회로(301, 302)로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 신호로 변환 출력하는 혼합기 코아 회로부(303)와, 혼합기 코아 회로부(303)로부터 출력되는 주파수 신호를 저대역 필터링하여 IF 신호로 출력하는 저대역 여파기(304)로 이루어진다. 여기서, 다운 변환 혼합기의 경우에 LO 신호 주파수와 IF 신호 주파수가 상당히 떨어져 있어 크기가 작고 회로가 간단한 저대역 여파기(304)를 사용하여 쉽게 LO 신호를 제거할 수 있다.

도 4는 본 발명에 따른 상기 혼합기 코아 회로부의 내부 회로도이다.

도 4를 참조하면, 본 발명에 따른 혼합기 코아 회로부는 정합 회로(301, 302)로부터 LO 신호 및 RF 신호를 인가받는 캐스코드 형태의 입력부(400)와, IF 상보 신호를 생성하기 위해 서로 다른 게이트 폭을 갖는 게이트 접지형 증폭부(410)와, 혼합기 전체 이득 및 선형성 향상을 위한 푸시 풀(push pull)구조의 출력 정합부(420)와, 상기 입력부(400), 게이트 접지형 증폭부(410) 및 출력 정합부(420)로 입력되는 게이트 바이어스 전압을 생성하는 게이트 바이어스 회로(430)로 이루어진다.

좀 더 구체적으로, 캐스코드 형태의 입력부(400)는 RF 신호를 인가받는 입 력단(401)과, 입력단(401)이 게이트단에 연결되고 소오스단이 접지된 트랜지스터(402)와, LO 신호를 인가받는 입력단(403)과, 소오스단이 트랜지스터(402)의 드레인단에 연결되고 게이트단이 입력단(403)에 연결되는 트랜지스터(404)로 이루어지되, 트랜지스터(402, 404)의 각 게이트단으로 상기 게이트 바이어스 회로(430)로부터 출력되는 게이트 바이어스 전압이 인가된다. 그리고, 입력단(401)과 트랜지스터(402)의 게이트단 사이에는 커패시터(405)가 접속되어 있고, 입력단(403)과 트랜지스터(404)의 게이트단 사이에 역시 커패시터(406)가 접속되어 있다. 이때, 커패시터(405)는 직류전류를 차단하고 고주파성분만을 통과시키는 소위 고주파입력용 커패시터이고, 커패시터(406)는 직류전류를 차단하고 중간 주파 성분만을 통과시키는 소위 중간 주파입력용 커패시터이다.

그리고, 게이트 접지형 증폭부(410)는 소오스단이 트랜지스터(402)의 드레인단 및 트랜지스터(404)의 드레인단에 각각 연결되고 공통의 게이트단으로 게이트 바이어스 회로(430)로부터 출력되는 게이트 바이어스 전압이 인가되는 트랜지스터(411, 412)와, 트랜지스터(411)의 게이트단 및 접지전원단 사이에 접속되는 접지용 커패시터(413)로 이루어지며, 드레인 바이어스 전압(Vdd1)이 인덕터(414, 415)를 통해 트랜지스터(411, 412)의 드레인단에 각각 인가된다.

마지막으로, 푸시 풀(push pull) 구조의 출력 정합부(420)는 트랜지스터(412)의 드레인단이 게이트단에 연결되고 드레인단으로 드레인 바이어스 전압 (Vdd2)이 인가되는 트랜지스터(421)와, 트랜지스터(411)의 드레인단이 게이트단에 연결되고 소스단이 접지전원단에 연결되는 트랜지스터(422)와, IF 신호를 출력하는 출력단(423)으로 이루어지되, 트랜지스터(421)의 소스단 및 트랜지스터(422)의 드레인단에 출력단(423)이 연결된다. 그리고, 출력단(423)과 트랜지스터(421)의 소스단 및 트랜지스터(422)의 드레인단 사이에 커패시터(424)가 접속된다. 또한, 트랜지스터(412)의 드레인단 및 트랜지스터(421)의 게이트단 사이에 커패시터(425)가 접속되고, 트랜지스터(411)의 드레인단 및 트랜지스터(422)의 게이트단 사이에 커패시터(426)가 접속된다.

이때, 게이트 바이어스 회로(430)와 드레인 바이어스 전압(Vdd1)에 의해 트랜지스터(402)는 선형영역에서, 다른 트랜지스터들(404, 412, 411)은 포화영역에서 각각 동작하게 바이어스된다.

본 발명에 따른 주파수 혼합기의 동작 원리를 다음에 설명한다.

LO 신호는 트랜지스터(404)의 게이트 단자에 인가되고, RF 신호는 트랜지스터(402)의 게이트 단자에 인가된다. 서로 상보적인 IF 신호들이 트랜지스터(412, 411)의 드레인 단자들로부터 인출되어 출력 정합부(420)의 트랜지스터(421, 422)의 게이트 단자로 각각 인가됨으로써 트랜지스터(421)의 소오스와 트랜지스터(422)의 드레인이 연결된 부분에서 동 위상으로 변환되고 합해져 출력된다.

구체적으로, 트랜지스터(402)의 게이트 단자에 인가된 RF 신호는 증폭된 후 트랜지스터(402)의 드레인단에서 출력되어 트랜지스터(404)의 소오스 단으로 전달되고, 트랜지스터(404)의 게이트단으로 입력된 LO 신호는 트랜지스터(404)의 소오스 단에 연결된 트랜지스터(402)의 동작점을 변화시킨다. 즉, 트랜지스터(404)의 게이트단으로 양의 주기를 갖는 LO 신호가 입력되면, 트랜지스터(402)의 동작점이 트랜스컨덕턴스가 큰 포화영역으로 움직여 입력된 RF 신호를 크게 증폭하게 되고, 트랜지스터(404)의 게이트 단으로 음의 주기를 갖는 LO 신호가 입력되면, 트랜지스터(402)의 동작점이 트랜스컨덕턴스가 작은 포화영역으로 움직여 입력된 RF 신호를 작게 증폭하게 되어 RF 신호가 LO 신호와 혼합하게 된다. 이때, 트랜지스터(404)의 드레인단에서의 RF 신호와 트랜지스터(402)의 드레인단에서의 RF 신호는 그 위상이 서로 동일한 반면, 트랜지스터(404)의 드레인단에서의 LO 신호와 트랜지스터(402)의 드레인단에서의 LO 신호는 그 위상이 서로 반대가 된다. 따라서, 트랜지스터(404, 402)의 각 드레인단으로 나오는 신호들 중 RF 신호와 LO 신호의 곱으로 결정되는 IF 신호 또한 그 위상이 반대가 된다. 트랜지스터(404)와 트랜지스터(402)의 드레인단에서 각각 인출되는 IF 신호는 그 크기가 서로 다른 데, 이는 트랜지스터(404)가 IF 신호에 대해 게이트 접지형 증폭기로 작용하기 때문이다. 이러한 크기가 서로 다르고 위상이 반대인 IF 신호들을 크기가 같고 위상이 반대인 상보 신호로 만들기 위하여 게이트 접지형 트랜지스터(412, 411)의 게이트 폭의 크기를 조절하여 게이트 접지형 트랜지스터(412, 411)의 증폭율을 조절함으로써, 트랜지스터(412)와 트랜지스터(411)의 드레인 단자들로부터 서로 상보적인 IF 신호들이 인출된다.

푸시 풀 구조의 출력 정합부(420)의 트랜지스터(421) 및 트랜지스터(422)는동위상으로 입력된 신호들을 제거하고, 상보적인 신호들을 서로 합하여 그 크기를 증가시킴으로써 이득과 선형성을 동시에 향상시키는 역할을 수행한다. 따라서, 동위상으로 입력되는 RF 신호들은 효과적으로 감쇄되고, 상보 신호인 IF 신호들은 증폭되어 혼합기 전체의 이득을 높이게 된다.

또한, 본 발명의 주파수 혼합기 회로는 LO 신호와 RF 신호가 각각 서로 다 른 트랜지스터(404, 402)의 게이트단에 인가되도록 구성됨으로써 입력 신호들 간의 신호 분리성이 우수하고, RF 신호가 소오스 접지형 트랜지스터(402)의 게이트에 인가되도록 구성되어 입력 잡음 특성(noise figure) 또한 향상된다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 캐스코드 형태의 입력부, IF 상보 신호를 생성하기 위해 서로 다른 게이트 폭을 가지도록 구성된 게이트 접지형 증폭부 및 주파수 혼합기의 전체 이득 및 선형성 향상을 위한 푸시 풀 구조의 출력 정합부로 구성되어, 적은 소비전력, 낮은 잡음특성, 높은 이득, 단자들간의 우수한 신호 분리성 및 작은 크기를 가지는 주파수 혼합기를 구현할 수 있는 탁월한 효과가 있다.

Claims (13)

1. 주파수 혼합기에 있어서,

   국부 발진자 신호 및 고주파 신호를 각각 입력받는 제1 및 제2 정합 회로부;

   상기 제1 및 제2 정합 회로부로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 중간 주파 신호로 변환 출력하는 주파수 코아 회로부; 및

   상기 주파수 코아 회로부로부터 출력되는 중간 주파 신호를 저대역 필터링하여 최종 중간 주파 신호로 출력하는 저대역 여파 회로부를 포함하며,

   상기 주파수 코아 회로부는,

   상기 제1 및 제2 정합 회로부로부터 각각 출력되는 상기 국부 발진자 신호 및 상기 고주파 신호를 인가받는, 캐스코드 형태로 이루어진 입력 수단;

   상기 입력 수단으로부터의 상기 국부 발진자 신호 및 상기 고주파 신호에 응답하여 증폭 동작을 수행한 후 서로 상보적인 두 개의 중간 주파 신호를 출력하기 위한 증폭 수단; 및

   상기 증폭 수단으로부터의 상기 서로 상보적인 두 개의 중간 주파 신호를 입력받아 동위상 신호를 제거한 후 주파수를 혼합하여 상기 저대역 여파 회로부로 출력하는 푸시-풀 구조의 출력 정합 수단.

   을 포함하여 이루어지는 주파수 혼합기.
2. 제 1 항에 있어서, 상기 주파수 코아 회로부는,

   상기 입력 수단, 상기 증폭 수단 및 상기 출력 정합 수단으로 입력되는 게이트 바이어스 전압을 생성하기 위한 게이트 바이어스 전압 생성 수단을 더 포함하여 이루어지는 주파수 혼합기.
3. 제 2 항에 있어서, 상기 입력 수단은,

   상기 고주파 신호를 인가받는 고주파 신호 입력단;

   게이트단이 상기 고주파 신호 입력단에 연결되고 소오스단이 접지된 제1 트랜지스터;

   상기 국부 발진자 신호를 인가받는 국부 발진자 신호 입력단; 및

   소오스단이 상기 제1 트랜지스터의 드레인단에 연결되고 게이트단이 상기 국부 발진자 신호 입력단에 연결되는 제2 트랜지스터를 포함하며,

   상기 게이트 바이어스 전압 생성 수단으로부터의 게이트 바이어스 전압이 상기 제1 및 제2 트랜지스터의 각 게이트단에 인가되도록 구성됨을 특징으로 하는 주파수 혼합기.
4. 제 3 항에 있어서, 상기 입력 수단은,

   상기 고주파 신호 입력단 및 제1 트랜지스터의 게이트단 사이에 연결되는 제 1 커패시터; 및

   상기 국부 발진자 신호 입력단 및 트랜지스터의 게이트단 사이에 연결되는제2 커패시터

   를 더 포함하여 이루어지는 주파수 혼합기.
5. 제 3 항에 있어서, 상기 증폭 수단은,

   상기 제1 트랜지스터의 드레인단 및 제1 드레인 바이어스 전압단 사이에 연결되며 게이트단이 접지전원단에 연결되는 제3 트랜지스터; 및

   상기 제2 트랜지스터의 드레인단 및 상기 제1 드레인 바이어스 전압단 사 이에 연결되며 게이트단이 접지전원단에 연결되는 제4 트랜지스터를 포함하며,

   상기 제3 및 제4 트랜지스터의 각 게이트단으로 상기 게이트 바이어스 전압 생성 수단으로부터의 게이트 바이어스 전압이 인가되도록 구성됨을 특징으로 하는 주파수 혼합기.
6. 제 5 항에 있어서, 상기 증폭 수단은,

   상기 제3 트랜지스터의 게이트단 및 접지전원단 사이에 접속되는 접지용 커패시터를 더 포함하여 이루어지는 주파수 혼합기.
7. 제 5 항에 있어서, 상기 증폭 수단은,

   상기 제3 트랜지스터의 드레인단 및 상기 제1 드레인 바이어스 전압단 사이에 연결되는 제1 인덕터; 및

   상기 제4 트랜지스터의 드레인단 및 상기 제1 드레인 바이어스 전압단 사이에 연결되는 제2 인덕터

   를 더 포함하여 이루어지는 주파수 혼합기.
8. 제 5 항에 있어서, 상기 증폭수단은,

   상기 제3 및 제4 트랜지스터의 게이트 폭 크기를 조절함으로써 증폭율을 조절하는 것을 특징으로 하는 주파수 혼합기.
9. 제 5 항에 있어서, 상기 출력 정합 수단은,

   제2 드레인 바이어스 전압단 및 접지전원단 사이에 직렬 연결되며, 각각의 게이트단이 상기 제4 트랜지스터의 드레인단 및 상기 제3 트랜지스터의 드레인단에 연결되는 제5 및 제6 트랜지스터; 및

   상기 제5 트랜지스터의 소스단 및 상기 제6 트랜지스터의 드레인단에 연결되어 상기 중간 주파 신호를 출력하는 출력단

   을 포함하여 이루어지는 주파수 혼합기.
10. 제 9 항에 있어서, 상기 출력 정합 수단은,

    상기 제5 트랜지스터의 소스단 및 상기 제6 트랜지스터의 드레인단과 상기 출력단 사이에 연결되는 커패시터

    을 포함하여 이루어지는 주파수 혼합기.
11. 제 9 항에 있어서, 상기 제1 내지 제6 트랜지스터는 각각,

    금속 반도체 전계 효과 트랜지스터(Metal Semiconductor Field-Effect Transistor)인 것을 특징으로 하는 주파수 혼합기.
12. 제 9 항에 있어서, 상기 제1 내지 제6 트랜지스터는 각각,

    금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, Metal Oxide Semiconductor Field-Effect Transistor)인 것을 특징으로 하는 주파수 혼합기.
13. 제 9 항에 있어서, 상기 제1 내지 제6 트랜지스터는 각각,

    바이폴라 트랜지스터(Bipolar transistor)인 것을 특징으로 하는 주파수 혼합기.